KR20130030935A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20130030935A
KR20130030935A KR1020110094541A KR20110094541A KR20130030935A KR 20130030935 A KR20130030935 A KR 20130030935A KR 1020110094541 A KR1020110094541 A KR 1020110094541A KR 20110094541 A KR20110094541 A KR 20110094541A KR 20130030935 A KR20130030935 A KR 20130030935A
Authority
KR
South Korea
Prior art keywords
interposer
semiconductor device
semiconductor
opening
connection members
Prior art date
Application number
KR1020110094541A
Other languages
English (en)
Inventor
이승현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110094541A priority Critical patent/KR20130030935A/ko
Priority to US13/337,197 priority patent/US8975758B2/en
Publication of KR20130030935A publication Critical patent/KR20130030935A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 하부 및 상부에 배치되어 플립 칩 본딩된 기판과 반도체 칩 간의 전기적인 연결을 안정화시킬 수 있는 반도체 장치를 개시한다. 개시된 본 발명에 따른 반도체 장치는, 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지며, 상기 제1 면에 제1 접속부재가 형성된 제1 구조체와, 상기 제1 구조체 상부에 배치되며, 상기 제1 구조체의 제1 면과 마주보는 면에 제2 접속부재가 형성된 제2 구조체 및 상기 제1 구조체와 상기 제2 구조체 사이에 배치되며, 상기 제1 접속부재와 상기 제2 접속부재가 삽입되는 개구부를 구비한 몸체 및 상기 개구부를 매립하도록 형성된 도전막을 포함하는 인터포저를 포함한다.

Description

반도체 장치 {SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게, 하부 및 상부에 배치되어 플립 칩 본딩된 기판과 반도체 칩 간의 전기적인 연결을 안정화시킬 수 있는 반도체 장치에 관한 것이다.
일반적으로, 반도체 패키지는 기판 및 상기 기판 상에 안착된 반도체 칩을 포함하며, 상기 반도체 칩을 상기 기판과 전기적으로 연결시키기 위해 와이어 본딩하는 방식 또는 범프를 형성하는 방식을 적용한다.
상기 와이어 본딩 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 기판 상에 접착제의 개재하에 반도체 칩을 부착하고, 상기 기판과 상기 반도체 칩이 전기적으로 연결되도록 상기 반도체 칩의 본딩 패드와 상기 기판의 본드 핑거를 와이어 본딩 공정을 통해 금속 와이어로 연결한다. 하지만, 상기 와이어 본딩 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 상기 금속 와이어를 통하여 반도체 칩과 기판 간의 전기적인 신호 교환이 이루어지기 때문에 반도체 패키지의 동작속도가 느리며, 많은 수의 와이어가 사용되는 것으로 인해 반도체 칩의 전기적 특성 열화가 발생되는 단점이 있다.
상기 범프를 형성하는 방식을 적용하여 반도체 패키지를 제조하는 경우에는, 기판 상에 금속 범프의 개재 하에 반도체 칩을 플립 칩 본딩함으로써, 상기 기판과 상기 반도체 칩이 상기 범프에 의해 전기적으로 연결된다. 그리고 나서, 상기 반도체 칩과 기판 사이의 공간을 충진하기 위한 언더필 공정을 수행한다.
그런데, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 반도체 칩의 크기에 근접한 반도체 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
이러한 기술의 일환으로, 기판과 반도체 칩 간의 플립 칩 본딩시 미세 피치(pitch)가 가능하도록, 제한된 공간에 보다 많은 수의 전극패드들을 배치하는 기술이 제안된 바 있다. 그러나, 이 경우에는 미세 피치로 구현된 전극패드들 상에 형성되는 범프들 간에 쇼트가 발생되어, 상기 기판과 반도체 칩 간의 전기적인 연결이 불안정해진다.
또한, 상기 범프들 간의 쇼트를 방지하고 패키지 전체의 높이를 감소시키기 기 위해, 상기 기판과 반도체 칩 사이의 높이를 감소시키는 방법이 제안된 바 있다, 그러나, 이 경우에는 상기 기판과 반도체 칩 사이의 공간을 충진하기 위한 언더필(underfill) 공정시 보이드(void)가 발생된다.
따라서, 패키징 기술의 소형화에 부합하여 기판과 반도체 칩 간의 전기적인 연결을 안정화시켜 패키지의 신뢰성을 향상시킬 수 있는 방안이 필요한 실정이다.
본 발명은 하부 및 상부에 배치되어 플립 칩 본딩된 기판과 반도체 칩 간의 전기적인 연결을 안정화시킬 수 있는 반도체 장치를 제공한다.
또한, 본 발명은 패키지의 신뢰성이 향상된 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는, 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지며, 상기 제1 면에 제1 접속부재가 형성된 제1 구조체; 상기 제1 구조체 상부에 배치되며, 상기 제1 구조체의 제1 면과 마주보는 면에 제2 접속부재가 형성된 제2 구조체; 및 상기 제1 구조체와 상기 제2 구조체 사이에 배치되며, 상기 제1 접속부재와 상기 제2 접속부재가 삽입되는 개구부를 구비한 몸체 및 상기 개구부를 매립하도록 형성된 도전막을 포함하는 인터포저를 포함한다.
상기 제1 구조체 및 제2 구조체는 반도체 소자 또는 인쇄회로기판 중 어느 하나일 수 있다. 상기 반도체 소자는 이미지 센서, 메모리 반도체, 시스템 반도체, 수동 소자, 능동 소자 및 센서 반도체 중 선택된 어느 하나일 수 있고, 상기 인쇄회로기판은 모듈 기판, 패키지 기판, 메인 보드 플렉서블 기판 중 선택된 어느 하나일 수 있다.
상기 제1 구조체는 상기 제1 면에 제1 전극패드를 구비하고, 상기 제1 접속부재는 상기 제1 전극패드 상에 형성될 수 있다.
상기 제2 구조체는 상기 제1 구조체의 제1 면과 마주보는 면에 제2 전극패드를 구비하고, 상기 제2 접속부재는 상기 제2 전극패드 상에 형성될 수 있다.
상기 제1 및 제2 접속부재는 각각 범프 또는 도전성 포스트 중 어느 하나를 포함할 수 있다.
상기 제1 및 제2 접속부재는 각각 삼각형, 역삼각형 또는 사각형 형상을 갖도록 형성될 수 있다.
상기 반도체 장치는, 상기 제1 구조체와 인터포저 사이 및 상기 제2 구조체와 인터포저 사이에 각각 형성된 접착제를 더 포함할 수 있다.
상기 인터포저의 몸체는 절연 물질, 열가소성 물질, 에폭시 물질, 레진 물질 및 감광성 물질 중 어느 하나로 이루어질 수 있다.
상기 인터포저의 도전막은 상기 제1 및 제2 접속부재보다 상대적으로 강성이 약한 물질로 형성될 수 있다. 예를 들어, 상기 인터포저의 도전막은 Sn, Sn-Ag 합금, Sn-Bi 합금, Sn-Bi 합금 및 Sn-In 합금 중 어느 하나의 물질로 형성되고, 상기 제1 및 제2 접속부재는 Cu, Ni 및 Au 중 어느 하나의 물질로 형성될 수 있다.
상기 제1 및 제2 접속부재는 상기 인터포저 몸체의 개구부의 폭보다 작은 폭을 가질 수 있다.
상기 반도체 장치는, 상기 제1 구조체의 제1 면을 밀봉하도록 형성된 봉지부재; 및 상기 제1 구조체의 제2 면에 형성된 외부접속단자를 더 포함할 수 있다.
본 발명은 하부에 배치된 기판과 상기 기판 상부에 플립 칩 본딩된 반도체 칩 사이에 개구부 및 상기 개구부를 매립하도록 형성된 금속막을 포함하는 인터포저를 삽입 배치함으로써, 상기 기판과 반도체 칩 간의 전기적인 연결을 안정화시킬 수 있다.
즉, 본 발명에서는 상기 인터포저의 개구부 내에 금속막이 매립되고, 상기 금속막으로 매립된 개구부 내에 상기 기판과 반도체 칩의 각 접속부재들이 삽입됨으로써, 상기 개구부 내에서 기판과 반도체 칩 간의 전기적인 연결이 안정적으로 이루어질 수 있으며, 그래서, 본 발명은 패키지의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에서는 상기 인터포저의 몸체가 절연 물질로 이루어짐으로써, 상기 플립 칩 본딩된 반도체 칩과 기판 사이의 공간을 충진하기 위한 언더필 공정을 생략하는 것이 가능하며, 그래서, 본 발명은 상기 언더필 공정시 발생되는 보이드 불량 없이도 패키지의 제조가 가능하다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 공정별 단면도들이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치를 도시한 단면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도시된 바와 같이, 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖는 제1 구조체(100)의 상기 제1 면 상부에 인터포저(300)의 개재하에 제2 구조체(200)가 배치되어 있다.
상기 제1 구조체(100)는, 예를 들어, 이미지 센서, 메모리 반도체, 시스템 반도체, 수동소자, 능동 소자 및 센서 반도체 등의 반도체 소자이거나, 또는, 모듈 기판, 패키지 기판, 플렉서블 기판, 메인 보드 등의 인쇄회로기판 중 선택된 어느 하나이다. 상기 제2 구조체(200)는, 예를 들어, 반도체 칩 또는 반도체 패키지 중 선택된 어느 하나이다.
이하에서는, 제1 구조체(100)가 인쇄회로기판이고 제2 구조체(200)가 반도체 칩인 경우를 예로 들어 설명하도록 한다.
상기 제1 구조체(100)는 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지며, 상기 제1 면에 제1 전극패드(110)를 구비하고 있고, 상기 제1 전극패드(110) 상에 제1 접속부재(120)가 형성되어 있다. 상기 제1 접속부재(120)는 범프 또는 도전성 포스트 중 어느 하나로 형성되며, 인터포저(300)의 개구부(O/A) 내로 용이하게 삽입될 수 있도록, 끝 부분이 뾰족한 형상, 예컨대, 삼각형 형상을 갖도록 형성되어 있다.
상기 제2 구조체(200)는 상기 제1 구조체(100)의 제1 면 상부에 배치되어 있으며, 상기 제1 구조체(100)의 제1 면과 마주보는 면에 제2 전극패드(210)를 구비하고 있고, 상기 제2 전극패드(210) 상에 제2 접속부재(220)가 형성되어 있다. 상기 제2 접속부재(220)는 범프 또는 도전성 포스트 중 어느 하나로 형성되며, 인터포저(300)의 개구부(O/A) 내로 용이하게 삽입될 수 있도록, 끝 부분이 뾰족한 형상, 예컨대, 역삼각형 형상을 갖도록 형성되어 있다.
상기 제1 구조체(100)와 상기 제2 구조체(200) 사이에 인터포저(300)가 배치되어 있다. 상기 제1 구조체(100)와 인터포저(300) 사이 및 상기 제2 구조체(200)와 인터포저(300) 사이에는 각각 접착제(350)가 형성되어 있다. 상기 인터포저(300)의 몸체는 상기 제1 접속부재(120)와 상기 제2 접속부재(120)가 삽입되는 개구부(O/A)를 구비하고 있으며, 상기 개구부(O/A)를 매립하도록 도전막, 예컨대, 금속막(310)이 형성되어 있다.
상기 인터포저(300)의 몸체는, 예컨대, 절연 물질, 열가소성 물질, 에폭시 물질, 레진 물질 및 감광성 물질 중 어느 하나로 이루어진다. 상기 인터포저(300)의 몸체에 구비된 개구부(O/A)는 상기 제1 및 제2 구조체(100, 200)의 각 제1 및 제2 접속부재(120, 220)와 대응되는 위치에 배치되어 있으며, 상기 제1 및 제2 접속부재(120, 220)는 상기 인터포저(300) 몸체의 개구부(O/A) 내에 삽입될 수 있도록, 상기 개구부(O/A)의 폭보다 작은 폭을 갖는다.
상기 인터포저(300)의 금속막(310)은, 제1 및 제2 접속부재(120, 220)가 개구부(O/A) 내에 용이하게 삽입될 수 있도록, 상기 제1 및 제2 접속부재(120, 220)보다 상대적으로 강성이 약한 물질로 형성되어 있다. 예를 들어, 상기 제1 및 제2 접속부재(120, 220)는 각각 Cu, Ni 및 Au 중 어느 하나의 물질로 형성되어 있으며, 상기 인터포저(300)의 금속막(310)은 상기 제1 및 제2 접속부재(120, 220)보다 상대적으로 무른 금속인 Sn-Ag 합금, Sn-Bi 합금, Sn-Bi 합금 및 Sn-In 합금 중 어느 하나의 물질로 형성되어 있다.
상기 인터포저(300) 및 제2 구조체(200)가 배치된 제1 구조체(100)의 제1 면을 밀봉하도록 봉지부재(130)가 형성되어 있으며, 상기 제1 구조체(100)의 제1 면에 대향하는 제2 면에는 외부접속단자(140)가 형성되어 있다.
본 발명의 실시예에 따르면, 제1 구조체(100) 상부에 제2 구조체(200)가 플립 칩 본딩되어 있고, 상기 제1 구조체(100)와 제2 구조체(200) 사이에 개구부(O/A)를 구비한 인터포저(300)가 삽입 배치되어 있다. 상기 인터포저(300)의 개구부(O/A)는 금속막(310)으로 매립되어 있고 상기 금속막(310)으로 매립된 개구부(O/A) 내에는 상기 제1 및 제2 구조체(100, 200)의 각 제1 및 제2 접속부재(120, 220)가 삽입되어 있다.
그래서, 본 발명의 실시예에서는 상기 제1 구조체(100)의 제1 접속부재(120)와 상기 제2 구조체(200)의 제2 접속부재(220)가 상기 인터포저(300)의 개구부(O/A) 내에서 상기 개구부(O/A)를 매립하도록 형성된 금속막(310)에 의해 상호 전기적으로 연결될 수 있다.
그러므로, 본 발명은 패키징 기술의 소형화에 부합하여 반도체 패키지가 미세 피치로 구현되더라도, 제1 및 제2 접속부재들(120, 220) 간의 전기적인 연결이 상기 인터포저(300)의 개구부(O/A) 내에서 이루어짐에 따라, 상기 제1 및 제2 접속부재들(120, 220) 간의 쇼트가 방지되는 바, 제1 및 제2 구조체(100, 200) 간의 전기적인 연결이 안정적으로 이루어질 수 있으며, 이를 통해, 패키지의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 상기 제1 구조체(100)와 제2 구조체(200) 사이에 배치되는 인터포저(300)의 몸체가 절연성 물질로 이루어짐에 따라, 상기 제1 구조체(100)와 제2 구조체(200) 사이의 공간을 충진하기 위한 언더필 공정을 생략할 수 있으므로, 상기 언더필 공정시 유발되는 보이드의 발생을 억제하고 패키지의 제조 비용을 절감할 수 있다. 특히, 본 발명은 패키지의 제조시 언더필 공정을 생략하는 것이 가능함에 따라, 제1 구조체(100)와 제2 구조체(200) 사이의 높이를 감소시켜 패키지 전체의 사이즈를 줄일 수 있다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 공정별 단면도들이다.
도 2a를 참조하면, 베이스 기판(400) 상에 인터포저(300)의 몸체를 형성한다. 상기 베이스 기판(400)은 전기가 통하는 물질로 이루어진 기판, 예컨대, 동박 기판을 포함하며, 상기 인터포저(300)의 몸체는 절연 물질, 열가소성 물질, 에폭시 물질, 레진 물질 및 감광성 물질 중 어느 하나를 포함한다.
도 2b를 참조하면, 상기 인터포저(300)의 몸체를 식각하여 개구부(O/A)를 형성한다. 상기 개구부(O/A)는 그 아래의 베이스 기판(400) 부분이 노출되는 깊이로 형성되며, 상기 인터포저(300)가 삽입될 구조체들의 전극패드 부분과 대응되는 위치에 배치된다.
도 2c를 참조하면, 상기 개구부(O/A)를 매립하도록 도전막, 예컨대, 금속막(310)을 형성한다. 상기 금속막(310)은 전기 도금 방식으로 형성되며, 상기 인터포저(300)가 삽입될 구조체들의 접속부재보다 상대적으로 무른 금속, 예를 들어, Sn-Ag 합금, Sn-Bi 합금, Sn-Bi 합금 및 Sn-In 합금 중 어느 하나의 물질로 형성된다. 상기 금속막(310)을 형성한 후에, CMP(chemical mechanical polishing) 공정을 수행해서 상기 인터포저(300)의 몸체 상부에 형성된 금속막(310) 부분을 제거하는 것도 가능하다.
도 2d를 참조하면, 상기 금속막(310)이 형성된 인터포저(300)의 몸체로부터 베이스 기판을 제거한 후에, 상기 인터포저(300)의 몸체 상면 및 후면에 각각 접착제(350)를 형성한다. 한편, 상기 인터포저(300)의 몸체가 접착성을 갖는 물질로 이루어진 경우에는, 상기 접착제(350)를 형성하지 않는 것도 가능하다.
도 2e를 참조하면, 제1 구조체(100)와 제2 구조체(200) 사이에 상기 접착제(350)가 형성된 인터포저(300)를 삽입 배치한다. 이때, 상기 제1 구조체(100)의 제1 전극패드(110) 상에 형성된 제1 접속부재(120)와 상기 제2 구조체(200)의 제2 전극패드(210) 상에 형성된 제2 접속부재(220)가 상기 인터포저(300)의 개구부(O/A) 내에 삽입된다. 그리고, 소정 열과 압력을 가하여, 예를 들어, 200～250℃ 정도의 온도로 열을 가하고 20～100MPa 정도의 압력을 가하여, 상기 인터포저(300)의 개재하에 제1 구조체(100)와 제2 구조체(200)를 플립 칩 본딩한다.
이때, 싱기 인터포저(300)의 개구부(O/A) 내에는 상기 제1 및 제2 접속부재(120, 220)보다 상대적으로 무른 재질의 금속막(310)이 형성되어 있으므로, 상기 인터포저(300)의 금속막(310) 내에 상기 제1 및 제2 접속부재(120, 220)가 삽입되는 것이 가능하다. 또한, 상기 금속막(310)은 상기 인터포저(300)의 몸체에 의해 고정된 상태이므로, 상기 제1 및 제2 접속부재(120, 220)가 삽입되는 플립 칩 본딩시 상기 인터포저(300) 몸체의 개구부(O/A) 외부로 넘쳐 흐르지는 않는다.
여기서, 상기 플립 칩 본딩된 제1 구조체(100)와 제2 구조체(200) 사이에는 절연 물질로 이루어진 인터포저(300)가 삽입되어 있으므로, 상기 플립 칩 본딩 후에 제1 구조체(100)와 제2 구조체(200) 사이의 공간을 충진하는 언더필 공정을 수행할 필요가 없다.
상기 제2 구조체(200)가 플립 칩 본딩된 제1 구조체(100)의 제1 면 상에 상기 제1 면을 밀봉하도록 봉지부재(130)를 형성하고, 상기 제1 구조체(100)의 제2 면 상에 외부접속단자(140)를 형성한다.
본 발명은, 제1 구조체(100) 상에 제2 구조체(200)를 플립 칩 본딩하되, 상기 제1 구조체(100)와 제2 구조체(200) 사이에 개구부(O/A)에 금속막(310)이 매립된 인터포저(300)를 삽입함으로써, 상기 인터포저(300)의 개구부(O/A) 내에서 상기 금속막(310)에 의해 제1 구조체(100)와 제2 구조체(200) 간의 전기적인 연결을 이룰 수 있다.
특히, 본 발명은 상기 인터포저(300)의 금속막(310)을 상기 제1 및 제2 구조체(100, 200)의 각 제1 및 제2 접속부재(120, 220)보다 상대적으로 무른 금속으로 형성함으로써, 상기 인터포저(300)의 금속막(310) 내로 상기 제1 및 제2 접속부재(120, 220)가 삽입되는 것이 가능하며, 그래서, 상기 인터포저(300)의 개구부(O/A) 내에서 상기 금속막(310)에 의해 제1 및 제2 구조체(100, 200) 간의 전기적인 연결이 안정적으로 이루어질 수 있는 것이다. 따라서, 본 발명은 제1 및 제2 구조체(100, 200)의 제1 및 제2 전극패드(110, 210)들이 미세 피치로 구현되더라도, 상기 제1 및 제2 구조체(100, 200) 간의 전기적인 연결이 안정적으로 이루어져, 패키지의 신뢰성을 향상시킬 수 있다.
게다가, 본 발명은 상기 인터포저(300)의 몸체가 절연 물질로 이루어짐으로써, 상기 제1 구조체(100)와 제2 구조체(200) 사이의 공간을 충진하기 위한 언더필 공정을 생략하는 것이 가능하다. 그래서, 본 발명은 언더필 공정시 발생되는 보이드(void) 등의 불량을 방지할 수 있으므로, 제1 구조체(100)와 제2 구조체(200) 사이의 간격을 좁혀 패키지 전체의 높이를 줄일 수 있다.
한편, 전술한 본 발명의 실시예에서는 상기 제1 및 제2 구조체의 각 제1 및 제2 접속부재들이 인터포저의 개구부 내로 용이하게 삽입될 수 있도록 삼각형 또는 역삼각형 형상을 갖도록 형성되는 경우에 대해 도시하고 설명하였으나, 본 발명은 이에 한정되지 아니하며, 본 발명의 다른 실시예로서, 상기 제1 및 제2 구조체의 각 제1 및 제2 접속부재가 사각형 형상을 갖도록 형성되는 것도 가능하다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도시된 바와 같이, 제1 구조체(100)와 제2 구조체(200) 사이에 인터포저(300)가 삽입되어 있으며, 상기 제1 구조체(100)의 제1 전극패드(110) 상에는 제1 접속부재(120)가 형성되어 있고, 상기 제2 구조체(200)의 제2 전극패드(210) 상에는 제2 접속부재(220)가 형성되어 있다. 상기 제1 및 제2 접속부재(120, 220)는, 예를 들어, 사각형 형상을 갖는다.
상기 제1 및 제2 접속부재(120, 220)는 인터포저(300)의 개구부(O/A) 내에 삽입되어 있다. 상기 인터포저(300)의 개구부(O/A) 내에는 상기 제1 및 제2 접속부재(120, 220)보다 상대적으로 무른 재질의 금속막(310)이 형성되어 있으므로, 상기 제1 및 제2 접속부재(120, 320)가 상기 개구부(O/A)의 금속막(310) 내로 삽입되는 것이 가능하다. 상기 제1 및 제2 접속부재(120, 220)가 상기 개구부(O/A)의 금속막(310) 내로 보다 용이하게 삽입될 수 있도록, 상기 제1 및 제2 접속부재(120, 220)가 끝 부분의 폭이 더 좁은 사각형 형상을 갖는 것이 바람직하다.
한편, 전술한 본 발명의 실시예 및 다른 실시예에서는 인터포저가 제1 구조체인 인쇄회로기판과 제2 구조체인 반도체 칩 간의 전기적인 연결에 적용되는 경우에 대하여 도시하고 설명하였으나, 본 발명은 이에 한정되는 것이 아니며, 본 발명은 반도체 칩과 반도체 칩 간에 전기적인 연결이 이루어지거나 또는 패키지와 패키지 간의 전기적인 연결에 이루어지는 경우에도 적용 가능하다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
100 : 제1 구조체 110 : 제1 전극패드
120 : 제1 접속부재 130 : 봉지부재
140 : 외부접속단자 200 : 제2 구조체
210 : 제2 전극패드 220 : 제2 접속부재
300 : 인터포저 O/A : 개구부
310 : 금속막

Claims (15)

  1. 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지며, 상기 제1 면에 제1 접속부재가 형성된 제1 구조체;
    상기 제1 구조체 상부에 배치되며, 상기 제1 구조체의 제1 면과 마주보는 면에 제2 접속부재가 형성된 제2 구조체; 및
    상기 제1 구조체와 상기 제2 구조체 사이에 배치되며, 상기 제1 접속부재와 상기 제2 접속부재가 삽입되는 개구부를 구비한 몸체 및 상기 개구부를 매립하도록 형성된 도전막을 포함하는 인터포저;
    를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제1 구조체 및 제2 구조체는 반도체 소자 또는 인쇄회로기판 중 어느 하나인 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 반도체 소자는 이미지 센서, 메모리 반도체, 시스템 반도체, 수동 소자, 능동 소자 및 센서 반도체 중 선택된 어느 하나인 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 인쇄회로기판은 모듈 기판, 패키지 기판, 메인 보드 플렉서블 기판 중 선택된 어느 하나인 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 제1 구조체는 상기 제1 면에 제1 전극패드를 구비하고, 상기 제1 접속부재는 상기 제1 전극패드 상에 형성된 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제2 구조체는 상기 제1 구조체의 제1 면과 마주보는 면에 제2 전극패드를 구비하고, 상기 제2 접속부재는 상기 제2 전극패드 상에 형성된 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 제1 및 제2 접속부재는 각각 범프 또는 도전성 포스트 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 제1 및 제2 접속부재는 각각 삼각형, 역삼각형 또는 사각형 형상을 갖도록 형성된 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 제1 구조체와 인터포저 사이 및 상기 제2 구조체와 인터포저 사이에 각각 형성된 접착제;
    를 더 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제 1 항에 있어서,
    상기 인터포저의 몸체는 절연 물질, 열가소성 물질, 에폭시 물질, 레진 물질 및 감광성 물질 중 어느 하나로 이루어진 것을 특징으로 하는 반도체 장치.
  11. 제 1 항에 있어서,
    상기 인터포저의 도전막은 상기 제1 및 제2 접속부재보다 상대적으로 강성이 약한 물질로 형성된 것을 특징으로 하는 반도체 장치.
  12. 제 11 항에 있어서,
    상기 인터포저의 도전막은 Sn, Sn-Ag 합금, Sn-Bi 합금, Sn-Bi 합금 및 Sn-In 합금 중 어느 하나의 물질로 형성된 것을 특징으로 하는 반도체 장치.
  13. 제 11 항에 있어서,
    상기 제1 및 제2 접속부재는 Cu, Ni 및 Au 중 어느 하나의 물질로 형성된 것을 특징으로 하는 반도체 장치.
  14. 제 1 항에 있어서,
    상기 제1 및 제2 접속부재는 상기 인터포저 몸체의 개구부의 폭보다 작은 폭을 갖는 것을 특징으로 하는 반도체 장치.
  15. 제 1 항에 있어서,
    상기 제1 구조체의 제1 면을 밀봉하도록 형성된 봉지부재; 및
    상기 제1 구조체의 제2 면에 형성된 외부접속단자;
    를 더 포함하는 것을 특징으로 하는 반도체 장치.
KR1020110094541A 2011-09-20 2011-09-20 반도체 장치 KR20130030935A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110094541A KR20130030935A (ko) 2011-09-20 2011-09-20 반도체 장치
US13/337,197 US8975758B2 (en) 2011-09-20 2011-12-26 Semiconductor package having interposer with openings containing conductive layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110094541A KR20130030935A (ko) 2011-09-20 2011-09-20 반도체 장치

Publications (1)

Publication Number Publication Date
KR20130030935A true KR20130030935A (ko) 2013-03-28

Family

ID=47879902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094541A KR20130030935A (ko) 2011-09-20 2011-09-20 반도체 장치

Country Status (2)

Country Link
US (1) US8975758B2 (ko)
KR (1) KR20130030935A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502375B2 (en) 2013-07-16 2016-11-22 Amkor Technology, Inc. Semiconductor device with plated pillars and leads

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113438810A (zh) * 2021-05-18 2021-09-24 深圳市致趣科技有限公司 连接器制作方法、电子设备、连接器及应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770889A (en) 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG130066A1 (en) * 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP4463178B2 (ja) * 2005-09-30 2010-05-12 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JPWO2007126090A1 (ja) * 2006-04-27 2009-09-17 日本電気株式会社 回路基板、電子デバイス装置及び回路基板の製造方法
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
JP5385682B2 (ja) * 2009-05-19 2014-01-08 新光電気工業株式会社 電子部品の実装構造
US8558374B2 (en) * 2011-02-08 2013-10-15 Endicott Interconnect Technologies, Inc. Electronic package with thermal interposer and method of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502375B2 (en) 2013-07-16 2016-11-22 Amkor Technology, Inc. Semiconductor device with plated pillars and leads

Also Published As

Publication number Publication date
US20130069226A1 (en) 2013-03-21
US8975758B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
CN109585390B (zh) 半导体封装件
KR102358323B1 (ko) 반도체 패키지
JP6408986B2 (ja) Ｂｖａインタポーザ
KR100923562B1 (ko) 반도체 패키지 및 그 형성방법
US7790504B2 (en) Integrated circuit package system
US9659851B2 (en) Method and apparatus for improving the reliability of a connection to a via in a substrate
WO2009140244A2 (en) Packaged electronic devices with face-up die having through substrate via connection to leads and die pad
KR20110055973A (ko) 반도체 칩 모듈 및 이를 포함하는 반도체 패키지
CN102646663B (zh) 半导体封装件
KR20150047168A (ko) 반도체 패키지
KR20210013429A (ko) 반도체 패키지 및 그의 제조 방법
CN110875278A (zh) 半导体封装件
KR20120088365A (ko) 적층형 반도체 패키지 및 이의 제조 방법
JP5301126B2 (ja) 半導体装置及びその製造方法
JP4942420B2 (ja) フリップチップボンデッドパッケージ
KR20130030935A (ko) 반도체 장치
KR20130042939A (ko) 연결 범프를 포함하는 전자 소자의 패키지, 전자 시스템 및 제조 방법
KR20090056562A (ko) 스택 패키지
JP2015032697A (ja) 電子回路モジュール、及び電子回路モジュール用基板
JP5434306B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012146882A (ja) 半導体装置
JP4696712B2 (ja) 半導体装置
CN107978584B (zh) 芯片封装结构及其制造方法
KR20080020372A (ko) 듀얼 다이 패키지
JP2009129975A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right