CN110875278A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN110875278A
CN110875278A CN201910789716.7A CN201910789716A CN110875278A CN 110875278 A CN110875278 A CN 110875278A CN 201910789716 A CN201910789716 A CN 201910789716A CN 110875278 A CN110875278 A CN 110875278A
Authority
CN
China
Prior art keywords
substrate
semiconductor chip
interposer
package
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910789716.7A
Other languages
English (en)
Inventor
金知晃
沈钟辅
李元一
李章雨
池永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110875278A publication Critical patent/CN110875278A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装件，其包括：第一基板、安装在第一基板上的第一半导体芯片、堆叠在第一半导体芯片上的插入器基板和芯片封装件、以及密封第一半导体芯片和芯片封装件的第一模塑层。芯片封装件包括插入器基板上的第二半导体芯片。插入器基板具有由硅构成的基底层、基底层的顶表面上的导电图案、以及延伸穿过基底层并连接到导电图案的贯通电极。

Description

半导体封装件
相关申请的交叉引用
本申请要求于2018年8月29日在韩国知识产权局提交的韩国专利申请No.10-2018-0101803的优先权，其全部内容通过引用并入本文。
技术领域
本发明构思涉及半导体封装件。更具体地，本发明构思涉及多芯片堆叠型半导体封装件，例如内嵌封装件(package-in-package)。
背景技术
提供一种半导体封装件，以允许集成电路芯片容易地结合到电子产品中。在一种类型的半导体封装件中，半导体芯片被安装在印刷电路板上，并且接合线或凸块被用于将半导体芯片电连接到印刷电路板。
随着电子工业的不断发展，需要一种在更高速度下工作时提供更高性能并且更紧凑的电子产品。为了满足这种趋势，最近开发了一种封装技术，其中多个半导体芯片被组合在单个封装件中。例如，通过将一个半导体封装件设置在另一个半导体封装件中，已经开发出提供半导体芯片的堆叠的内嵌封装件(PIP)。
当将多个半导体封装件组合在单个封装件中时，通常提供插入器以将半导体封装件彼此电连接。插入器可以容易地将半导体封装件彼此连接，并且可以增加布局半导体封装件的布线的自由度。
发明内容
根据本发明构思，提供了一种半导体封装件，其包括：第一基板；第一半导体芯片，其被安装到所述第一基板；插入器，其堆叠在所述第一半导体芯片上；第二半导体芯片，其堆叠在所述插入器上；以及模塑材料的离散体，其分别密封所述第一基板上的所述第二半导体芯片和所述第一半导体芯片。所述插入器包括：基底层，其由硅构成；导电图案，其位于所述基底层的顶表面上；和贯通电极，其穿过所述基底层竖直地延伸到所述导电图案。
例如，提供了一种半导体封装件，其包括：第一基板；第一半导体芯片，其被安装在所述第一基板上；插入器基板和芯片封装件，所述插入器基板和所述芯片封装件堆叠在所述第一半导体芯片上，所述芯片封装件包括所述插入器基板上的第二半导体芯片；以及第一模塑层，其密封所述第一半导体芯片和所述芯片封装件。所述插入器基板包括：基底层，其由硅构成；导电图案，其位于所述基底层的顶表面上；和贯通电极，其穿透所述基底层并连接到所述导电图案。
根据本发明构思，还提供了一种半导体封装件，其包括：第一封装件，其包括第一基板、安装在所述第一基板上的第一半导体芯片、和覆盖所述第一基板上的所述第一半导体芯片的第一模塑层；第二封装件，其包括第二基板、安装在所述第二基板上的第二半导体芯片、和覆盖所述第二基板上的所述第二半导体芯片的第二模塑层；和插入器，其位于所述第一封装件和所述第二封装件之间。所述插入器包括：硅基底层；贯通电极，其竖直地延伸穿过所述硅基底层；和电连接器，其位于所述硅基底层的底表面上。所述第一模塑层延伸到所述插入器的所述硅基底层的侧表面上，并覆盖所述第二模塑层的侧表面。
根据本发明构思，还提供了一种半导体封装件，其包括：第一基板；第一半导体芯片，其被安装在所述第一基板上；第二封装件，其包括位于所述第一半导体芯片上的插入器，和安装在所述插入器上的第二半导体芯片；和模塑层，其密封所述第一基板上的所述第二封装件。所述插入器包括：基底层，其由硅构成；至少一个贯通电极，其竖直地延伸穿过所述基底层；和至少一个电连接器，其位于所述基底层的底表面上并耦接到所述第一基板，所述至少一个电连接器与所述至少一个贯通电极接触。
附图说明
图1、图2和图3是根据本发明构思的半导体封装件的一个示例的不同版本的截面图。
图4和图5是根据本发明构思的半导体封装件的另一示例的不同版本的截面图。
图6、图7、图8、图9、图10、图11和图12是根据本发明构思的半导体封装件在其制造过程中的截面图，并且一起示出了制造半导体封装件的方法的示例。
图13、图14、图15、图16、图17、图18和图19是根据本发明构思的半导体封装件在其制造过程中的截面图，并且一起示出了制造半导体封装件的方法的另一示例。
具体实施方式
现在将参考附图详细描述根据本发明构思的半导体封装件的示例以及制造该半导体封装件的方法的示例。注意，在整个公开内容中，可以描述或参考单个元件，但是这样的描述或参考不排除其他类似元件的存在，特别是当在附图中示出多个这样的元件时。
图1至图3示出了根据本发明构思的半导体封装件的第一示例的各版本。
参考图1，半导体封装件10a具有内嵌封装件(PIP)结构。半导体封装件10a可以包括安装在第一基板110上的第一半导体芯片120、设置在第一半导体芯片120上的芯片封装件300、以及位于第一基板110上并覆盖第一半导体芯片120和芯片封装件300的第一模塑层130。为了描述的目的，第一封装件100可以被限定为包括第一基板110、第一半导体芯片120和第一模塑层130，第二封装件300可以指芯片封装件300。第一模塑层130可以是模塑材料的离散体(discrete body)。第二封装件300可以设置在第一封装件100的第一模塑层130中。
第一基板110可以具有至少一个绝缘层和布线(例如，导电迹线、焊盘、过孔)，该布线与该至少一个绝缘层是一体的并在该至少一个绝缘层的顶表面和底表面之间提供导电路径(未示出)。第一基板110可以包括印刷电路板(PCB)。替代地，第一基板110可以具有其中至少一个介电层和至少一个布线层(导电迹线层)交替堆叠的结构。第一基板110可以在其顶表面处具有第一基板焊盘114和第二基板焊盘116。
外部端子112可以设置在第一基板110的下方。例如，外部端子112可以设置在端子焊盘(未示出)上，该端子焊盘设置在第一基板110的底表面处。外部端子112可以包括焊球或焊料凸块，并且基于外部端子112的类型，半导体封装件10a可以包括球栅阵列(BGA)、精细球栅阵列(FBGA)、和触点栅格阵列(LGA)中的一种。
第一半导体芯片120可以安装在第一基板110的顶表面上。例如，第一半导体芯片120可以倒装芯片地接合到第一基板110的第一基板焊盘114。第一半导体芯片120可以通过诸如焊球或焊料凸块的第一芯片端子122电连接到第一基板110。然而，本发明构思不限于此。例如，可以使用接合线(未示出)将第一半导体芯片120安装在第一基板110上。在本说明书中，短语“电连接/耦接到”意味着直接或间接电连接/耦接到。第一半导体芯片120可以是例如逻辑芯片或存储器芯片。存储器芯片可以是例如DRAM、NAND闪存、NOR闪存、PRAM、ReRAM、或MRAM。然而，第一半导体芯片120不必是存储器芯片。例如，第一半导体芯片120可以替代地是应用处理器，例如，第一半导体芯片120可以是逻辑芯片。第一半导体芯片120可以通过第一基板110电连接到外部端子112。图1示出了半导体封装件仅具有一个第一半导体芯片120的示例，但是多个第一半导体芯片可以设置为在第一基板110上相对于彼此横向地设置(在相同水平处)。
插入器(在下文中称为“插入器基板200”)被设置在第一半导体芯片120上。插入器基板200可包括基底210、导电图案220、贯通电极230、和连接器240。将进一步详细描述插入器基板200。
基底210包括硅(Si)并且可以由单层硅(Si)构成。因为基底210包括导热率高的硅，所以从第一半导体芯片120产生的热量可以容易地通过插入器基板200被排出。此外，因为硅是相对刚性的材料，所以当遭受到在制造过程期间施加的热量或在操作半导体封装件10a时产生的热量时，插入器基板200不太可能翘曲到很大程度。
导电图案220可以设置在基底210的顶表面210a上。导电图案220可以用作用于第二封装件300的重新分布(布线)层，这将在下面进一步讨论。导电图案220可以具有诸如金属的导电材料。
贯通电极230在基底210中竖直地延伸并且具有插塞或柱的形式。贯通电极230可以从基底210的底表面210b朝向基底210的顶表面210a延伸。贯通电极230可以具有与导电图案220接触的顶表面。贯通电极230可以具有在基底210的底表面210b处暴露的底表面。在本发明构思的示例中，插入器基板200的基底不包括介电层，并且插入器基板200的基底210不包括在其中展开或水平地延伸的导电材料或电路线(导电迹线)；因此，基底210的上部和下部可以具有相似的材料并具有相似的密度。为此，基底210可以被配置为使得其上部和下部关于其中心线CL对称。因此，插入器基板200不容易由于在制造过程中施加的热量或在操作半导体封装件10a时产生的热量而变得翘曲。另外，因为插入器基板200的基底210不包括介电层或者在基底210中展开或水平地延伸的导电材料或电路线，所以基底210可以相对薄。因此，半导体封装件10a可以相对薄且紧凑。
连接器240可以设置在基底210的底表面210b上。当在平面图中观察时，连接器240可以与贯通电极230对准。连接器240可以与贯通电极230接触。连接器240可以通过贯通电极230电连接到导电图案220。多个连接器240可以被用于将插入器基板200安装在第一基板110的第二基板焊盘116上。例如，连接器240可以被设置在基底210和第一基板110之间，并且当在平面图中观察时，可以被设置在第一半导体芯片120旁边。
第二封装件300可以设置在插入器基板200上。第二封装件300可以包括第二基板310、第二半导体芯片320和第二模塑层330。第二模塑层330可以是模塑材料的离散体，即，与第一模塑层130分离的模塑材料体。
第二基板310可以设置在插入器基板200上。第二基板310可以被安装在插入器基板200的导电图案220上。耦接到插入器基板200的导电图案220的基板端子312(例如，焊球或焊料凸块)可以被设置在第二基板310的底表面上。第二基板310可以通过基板端子312电连接到插入器基板200。插入器基板200的导电图案220可以将由例如第一基板110、贯通电极230和连接器240提供的导电路径重新分布到第二基板310的基板端子312。更一般地，插入器基板200的导电图案220可以将信号从第一基板110重新分布到第二半导体芯片320，反之亦然。第二基板310可以包括印刷电路板(PCB)。替代地，第二基板310可以具有其中至少一个介电层和至少一个布线层交替堆叠的结构。底填充层250可以填充插入器基板200和第二基板310之间的空间。底填充层250可以由包含树脂、活化剂和溶剂的焊剂形成，或者由模塑材料形成。溶剂可包括乙二醇醚酯化合物、乙二醇醚化合物、酯化合物、酮化合物、或环酯化合物。
第二半导体芯片320可以被安装在第二基板310的顶表面上。例如，可以以倒装芯片接合的方式或引线接合的方式安装第二半导体芯片320。第二半导体芯片320可以通过诸如焊球或焊料凸块的第二芯片端子322电连接到第二基板310。第二半导体芯片320可以是逻辑芯片或存储器芯片。第二半导体芯片320可以通过第二基板310电连接到插入器基板200。尽管图1示出了半导体封装件10a仅具有两个第二半导体芯片320的示例，但是替代地可以提供仅一个第二半导体芯片320或多于两个第二半导体芯片320。
第二模塑层330可以在第二基板310上密封第二半导体芯片320。例如，第二模塑层330可以覆盖第二半导体芯片320的顶表面。第二模塑层330可以包括介电聚合材料，例如环氧模塑化合物(EMC)。第二封装件300的配置可以不同于上面参考图1所示和所述的第二封装件300的配置。例如，第二封装件300可以是包括芯片的堆叠的芯片堆叠封装件。
第一模塑层130可以设置在第一基板110上。第一模塑层130可以密封第一半导体芯片120。例如，第一模塑层130可以填充第一基板110和第一半导体芯片120之间的空间以及第一基板110和插入器基板200之间的空间，第一模塑层130可以覆盖第一半导体芯片120的侧表面，并且第一模塑层130可以覆盖插入器基板200的连接器240的侧表面240a。连接器240的侧表面240a可以整体与第一模塑层130接触。第一模塑层130可以围绕第二封装件300。例如，第一模塑层130可以从第一基板110延伸到插入器基板200的侧表面、第二基板310的侧表面、以及第二模塑层330的侧表面，插入器基板200的该侧表面对应于基底210的侧表面210c。第一模塑层130可以覆盖插入器基板200的侧表面210c、第二基板310的侧表面、和第二模塑层330的侧表面。因此，第一模塑层130可以保护插入器基板200和第二基板310免受横向施加的冲击。如上所述，第二封装件300可以设置在第一封装件100的第一模塑层130中，因此半导体封装件10a可以具有内嵌封装件(PIP)结构。
因此，本文所使用的术语“密封”描述了这样的关系：其中，密封剂覆盖芯片或封装件的足够表面以将芯片或封装件固定在适当的位置和/或保护芯片或封装件免受外部环境条件的影响。也就是说，术语“密封”并不意味着密封剂完全包围其所密封的一个或多个物体。
在图2所示的版本中，第一模塑层130完全覆盖第二封装件300。更具体地，第一模塑层130覆盖插入器基板200的侧表面210c、第二基板310的侧表面、第二模塑层330的侧表面、和第二模塑层330的顶表面。在这种情况下，第二封装件300也设置在第一封装件100的第一模塑层130内，该配置也提供了PIP型半导体封装件10b。
返回参考图1，可以在第一半导体芯片120和插入器基板200之间设置导热层124。导热层124可以与第一半导体芯片120的顶表面以及插入器基板200的基底210的底表面210b接触。从第一半导体芯片120产生的热量可以通过导热层124传递到插入器基板200。导热层124可以包括导热率高的材料。例如，导热层124可以由诸如导热油脂(thermalgrease)的热界面材料(TIM)形成。因此，插入器基板200可以有效地辐射从第一半导体芯片120产生的热量。导热层124可以将第一半导体芯片120附接到插入器基板200。结果，第一半导体芯片120和插入器基板200可以刚性地附接以增强半导体封装件10a的结构稳定性。然而，导热层124是可选的，即，在根据本发明构思的半导体封装件的其他版本中省略导热层124。在一些示例中，第一半导体芯片120接触插入器基板200的基底210。替代地，第一半导体芯片120与基底210的底部表面210b间隔开，并且第一模塑层130填充第一半导体芯片120和基底210之间的空间。
在根据本发明构思的半导体封装件的该示例的某些版本中，不提供第二基板310。将结合图3详细描述这种形式的半导体封装件10c。第二半导体芯片320可以被安装在插入器基板200上。例如，第二半导体芯片320可以通过第二芯片端子322耦接到插入器基板200的导电图案220。在图3的版本中，可以提供包括插入器基板200、第二半导体芯片320、和第二模塑层330的第二封装件400。插入器基板200可以将信号从第一基板110重新分布到第二半导体芯片320，反之亦然。
图4和图5示出了根据本发明构思的半导体封装件的另一示例的各版本。在下面的描述中，与参考图1至图3讨论的组件类似的组件被分配相同的附图标记，并且为了简洁起见，可以省略或减少对其的详细说明。
参考图4，半导体封装件20a可以包括覆盖第一基板110上的第一半导体芯片120的第一模塑层130以及设置在第一模塑层130上的芯片封装件300。可以利用芯片封装件300的第二模塑层330(其将在下面讨论)来覆盖第一基板110、第一半导体芯片120、和第一模塑层130。为了描述的目的，第一封装件100可以被限定为包括第一基板110、第一半导体芯片120、和第一模塑层130，并且第二封装件可以指的是芯片封装件300。
第一基板110可在其顶表面处具有第一基板焊盘114和第二基板焊盘116。
外部端子112可以被设置在端子焊盘(未示出)上，该端子焊盘被设置在第一基板110的底表面上。
第一半导体芯片120可以被安装在第一基板110的顶表面上。第一半导体芯片120可以倒装芯片地接合到或引线接合到第一基板110的第一基板焊盘114。第一半导体芯片120可以是逻辑芯片或存储器芯片。
第一基板110可以在其上设置有密封第一半导体芯片120的第一模塑层130。例如，第一模塑层130可以覆盖第一半导体芯片120的顶表面。第一模塑层130可以部分地暴露第一基板110的顶表面。例如，第一模塑层130可以暴露第一基板110的第二基板焊盘116。第一模塑层130可以包括介电聚合材料，例如环氧模塑化合物(EMC)。
插入器基板200可以被设置在第一模塑层130上。插入器基板200可包括基底210、导电图案220、贯通电极230和连接器240。基底210包括硅(Si)并且可以由单层硅(Si)构成。导电图案220可以设置在基底210的顶表面210a上。导电图案220可以用作用于第二封装件300的重新分布(布线)层。贯通电极230可以在基底210中竖直地延伸。贯通电极230可以从基底210的底表面210b朝向基底210的顶表面210a延伸。贯通电极230可以具有与导电图案220接触的顶表面。贯通电极230可以具有在基底210的底表面210b处暴露的底表面。连接器240可以设置在基底210的底表面210b上。连接器240可以与贯通电极230接触。多个连接器240可以被用于将插入器基板200安装在第一基板110的第二基板焊盘116上。
第二封装件300可以设置在插入器基板200上。第二封装件300可以包括第二基板310、第二半导体芯片320、和第二模塑层330。
第二基板310可以被安装在插入器基板200的导电图案220上。第二基板310可以在其底部处设置有基板端子312，基板端子312耦接到插入器基板200的导电图案220。插入器基板200的导电图案220可以将信号从第一基板110重新分布到第二半导体芯片320，反之亦然。
多个第二半导体芯片320可以被安装在第二基板310的顶表面上。例如，可以以倒装芯片接合的方式或引线接合的方式安装第二半导体芯片320。第二半导体芯片320可以是逻辑芯片或存储器芯片。
第二基板310可以在其上设置有密封第二半导体芯片320的第二模塑层330。例如，第二模塑层330可以覆盖第二半导体芯片320的顶表面。第二模塑层330可以覆盖插入器基板200的侧表面210c。在该配置中，第二模塑层330可以保护插入器基板200和第二基板310免受横向施加的冲击。第二模塑层330可以延伸到第一基板110上。第二模塑层330可以覆盖第一基板110的顶表面的被第一模塑层130暴露的部分。第二模塑层330可以在插入器基板200和第一基板110之间延伸。连接器240的侧表面240a可以整体与第二模塑层330接触。第二模塑层330可以与第一模塑层130的侧表面接触。因此，第二封装件300可以覆盖第一基板110、第一半导体芯片120、和第一模塑层130。第二模塑层330可以包括介电聚合材料，例如环氧模塑化合物(EMC)。
在根据本发明构思的半导体封装件的该示例的另一版本中，不提供第二基板310。现在将结合图5详细描述这种半导体封装件20b。第二半导体芯片320被安装在插入器基板200上。例如，第二半导体芯片320通过第二芯片端子322耦接到插入器基板200的导电图案220。在图5所示的半导体封装件的版本中，第二封装件400可以包括插入器基板200、第二半导体芯片320和第二模塑层330。插入器基板200可以将信号从第一基板110重新分布到第二半导体芯片320。
图6至图12示出了根据本发明构思的制造半导体封装件的方法。
参考图6，可以提供第一基板110。第一基板110可以是印刷电路板(PCB)。第一基板110可以在其顶表面处具有第一基板焊盘114和第二基板焊盘116。
第一半导体芯片120可以被安装在第一基板110上。第一半导体芯片120可以倒装芯片地接合到第一基板110的相应第一基板焊盘114。例如，可以利用第一半导体芯片120的第一芯片端子122面向第一基板110的顶表面来将第一半导体芯片120定向。可以对第一芯片端子122执行回流工艺，因此第一半导体芯片120可以被安装在第一基板110上。
导热层124可以形成在第一半导体芯片120的顶表面上。例如，可以通过利用导热材料涂覆第一半导体芯片120的顶表面来形成导热层124，或者可以以附接到第一半导体芯片120的顶表面的条带(tape)的形式提供导热层124。导热层124可以包括热界面材料(TIM)，例如导热油脂。
参考图7，提供第二封装件300。例如，第二半导体芯片320可以被安装在第二基板310上。可以利用第二半导体芯片320的第二芯片端子322面向第二基板310的顶表面来将第二半导体芯片320定向。可以对第二芯片端子322执行回流工艺，因此第二半导体芯片320可以被安装在第二基板310上。第二基板310可以设置有模塑材料，以便密封第二半导体芯片320，然后固化该模塑材料以形成第二模塑层330。基板端子312可以附接到第二基板310的底部。
参考图8，提供插入器基板200。例如，可以在硅基底210中形成孔，然后利用导电材料填充孔以形成贯通电极230。导电材料可以被沉积在基底210的顶表面210a上，然后被图案化以形成导电图案220。
第二封装件300可以被安装在插入器基板200上。例如，底填充材料可以被设置在第二封装件300的底表面上，然后第二基板310的底表面上的基板端子312可以被定位为面向插入器基板200的顶表面。可以对基板端子312执行回流工艺，因此第二封装件300可以被安装在插入器基板200上，其中基板端子312接合到导电图案220。当执行回流工艺时，可以使底填充材料固化以形成底填充层250。底填充材料可以包括焊剂材料或模塑材料。
在某些示例中，在将第二封装件300安装在插入器基板200上之后，形成底填充层250。例如，可以将底填充材料注入到插入器基板200和第二基板310之间的空间中，然后固化底填充材料以形成底填充层250。在这种情况下，可以提供焊剂材料或模塑材料作为注入到插入器基板200和第二基板310之间的空间中的底填充材料。当提供模塑材料作为底填充材料时，底填充材料可以包括ABF(Ajinomoto Build-up Film)、诸如环氧聚合物的介电聚合物、或诸如热固性树脂的高分子材料。
连接器240可以附接到插入器基板200的底部。连接器240可以附接到贯通电极230的底表面，贯通电极230的该底表面在基底210的底表面210b处暴露。
参考图7和图8讨论的过程可以在参考图6讨论的过程之前。
在某些示例中，如图9所示，通过将第二半导体芯片320安装在插入器基板200上，然后在插入器基板200上形成第二模塑层330以覆盖第二半导体芯片320，来制造第二封装件400。当如上所述形成第二封装件400时，可以制造图3中的半导体封装件10c。将参考图10至图12详细描述使用图8的结构来形成多个半导体封装件的示例。
参考图10，可以在第一基板110上制造并安装多个根据图8得到的结构。例如，插入器基板200的连接器240可以倒装芯片地接合到第一基板110的相应第二基板焊盘116。各插入器基板200可以被设置在相应的第一半导体芯片120上，并且插入器基板200的连接器240可以被设置在第一半导体芯片120的侧面上。
参考图11，可以形成第一模塑层130。例如，可以利用模塑材料涂覆第一基板110以便密封第一半导体芯片120，然后固化该模塑材料以形成第一模塑层130。这个过程可以包括注塑处理，在该注塑处理中将模塑材料注入到第一基板110和插入器基板200之间的空间中，并且注入到连接器240的周围。模塑材料可以被形成为覆盖插入器基板200的侧表面210c和第二封装件300的侧表面。
根据这样的示例，可以在注塑处理之后进行接合处理。例如，在将第一半导体芯片120和插入器基板200安装在第一基板110上之后，可以形成第一模塑层130。在这种情况下，第二封装件300和插入器基板200的安装过程可以在形成第一模塑层130之前终止。因此，在安装插入器基板200(或第二封装件300)时，不需要单独执行蚀刻第一模塑层130以暴露第一基板110的第二基板焊盘116的蚀刻处理(例如，钻孔处理)。
外部端子112可以附接到第一基板110的底部。例如，外部端子112可以附接到设置在第一基板110的底表面处的端子焊盘(未示出)。外部端子112可包括焊球或焊料凸块。
参考图12，可以切割第一基板110和第一模塑层130以使各第一半导体芯片120彼此分离，使各插入器基板200彼此分离，并且使各第二封装件300彼此分离。例如，第一基板110和第一模塑层130可以经历沿锯线SL执行的分割处理。可以执行该分割处理，使得第一基板110和第一模塑层130被切割成分离的各半导体封装件10a。锯线SL可以在插入器基板200之间延伸。每个半导体封装件10a可以被配置为与图1的半导体封装件10a基本相同。
包括由硅构成的基底210的插入器基板200相当容易受到物理应力或震动的损坏。例如，如果直接对插入器基板200执行锯切处理，则该锯切处理可能毁坏刚性高的基底210。
相反，根据本发明构思，插入器基板200彼此水平地间隔开，并且在分割处理期间不被切割。因此，插入器基板200不会受到由分割处理引起的物理力和应力，因此，制造半导体封装件10a的工艺具有低缺陷率。
图13至图19示出了根据本发明构思的制造半导体封装件的另一种方法。
参考图13，提供第一基板110。第一基板110可以包括印刷电路板(PCB)。第一基板110可以在其顶表面处具有第一基板焊盘114和第二基板焊盘116。
第一半导体芯片120可以被安装在第一基板110上。第一半导体芯片120可以倒装芯片地接合到第一基板110的相应第一基板焊盘114。例如，可以利用第一半导体芯片120的第一芯片端子122面向第一基板110来将第一半导体芯片120定向，然后可以对第一芯片端子122执行回流工艺。
可以利用模塑材料涂覆第一基板110以便密封第一半导体芯片120，然后固化该模塑材料以形成第一模塑层130。第一模塑层130可以密封第一半导体芯片120中的相应第一半导体芯片。第一模塑层130可以部分地暴露第一基板110的顶表面。第二基板焊盘116可以比第一基板焊盘114离第一半导体芯片120更远，并且可以不被第一模塑层130覆盖。
参考图14，提供第二基板310。第二基板310可以包括印刷电路板(PCB)。第二基板310可以在其底表面处具有诸如焊球或焊料凸块的基板端子312。
第二半导体芯片320可以被安装在第二基板310上。第二半导体芯片320可以倒装芯片地接合到第二基板310。例如，可以利用第二半导体芯片320的第二芯片端子322面向第二基板310来将第二半导体芯片320定向，然后可以对第二芯片端子322执行回流工艺。
参考图15，提供插入器基板200。例如，可以穿过硅基底210形成孔，然后利用导电材料填充孔以形成贯通电极230。导电材料可以被沉积在基底210的顶表面210a上，然后被图案化以形成导电图案220。
第二基板310可以被安装在插入器基板200上。例如，第二基板310可以倒装芯片地接合到插入器基板200的导电图案220。可以利用涂覆有底填充材料的第二基板310的基板端子312面向插入器基板200来将涂覆有底填充材料的第二基板310定向，然后可以对基板端子312执行回流工艺。当执行该回流工艺时，可以固化底填充材料以形成底填充层250。
连接器240可以附接到插入器基板200的底部。连接器240可以附接到贯通电极230的底表面，贯通电极230的该底表面在基底210的底表面210b处暴露。
参考图14和图15示出和描述的过程可以在参考图13描述的过程之前。
在某些示例中，如图16所示，第二半导体芯片320被安装在插入器基板200上，然后可以在插入器基板200上形成第二模塑层(参见图5的330)以便密封第二半导体芯片320。当第二半导体芯片320如上所述被直接安装在插入器基板200上时，可以制造图5中的半导体封装件20b。以下将讨论形成图15中所示类型的结构的示例。
参考图17，可以在第一基板110上制造并安装多个根据图15得到的结构。例如，插入器基板200的连接器240可以倒装芯片地接合到第一基板110的相应第二基板焊盘116。插入器基板200可以被设置在相应的第一模塑层130上，并且插入器基板200的连接器240可以被设置在第一模塑层130的侧面上。插入器基板200的基底210的底表面210b可以与第一模塑层130的顶表面接触。
参考图18，可以形成第二模塑层330。例如，可以利用模塑材料涂覆第二基板310以便密封第二半导体芯片320，然后固化该模塑材料以形成第二模塑层330。模塑材料可以覆盖第一基板110。例如，可以通过注塑处理来形成模塑材料，在该注塑处理中模塑材料涂覆插入器基板200的侧表面210c，并且将模塑材料注入到第一基板110和插入器基板200之间的空间中。模塑材料可以围绕连接器240并接触第一模塑层130。
外部端子112可以附接到第一基板110的底部。例如，外部端子112可以附接到设置在第一基板110的底表面处的端子焊盘(未示出)。
参考图19，第一基板110和第二模塑层330可以经历沿锯线SL执行的分割处理。可以执行分割处理，使得第一基板110和第二模塑层330被切割成分离的各半导体封装件20a。锯线SL可以在插入器基板200之间延伸。每个半导体封装件20a可以被配置为与图4的半导体封装件20a基本相同。
根据本发明构思的一个方面，提供了一种半导体封装件，其中热量容易从第一半导体芯片通过插入器基板传递，并且可以减轻由于热量而导致的翘曲。另外，第一模塑层可以保护插入器基板和第二基板免受横向施加的冲击，并且第一半导体芯片和插入器基板可以刚性地粘合以增强半导体封装件的结构稳定性。
此外，插入器基板的基底可以相对薄。因此，半导体封装件可以相对薄且紧凑。
最后，当执行锯切处理时，可以将插入器基板与震动和其他物理力隔离。因此，有助于通过具有高产率的方法来制造半导体封装件，即，可以以低缺陷率生产根据本发明构思的半导体封装件。
尽管以上已经结合本发明构思的某些实施例详细描述了本发明构思，但这些实施例应被认为是说明性的而非限制性的。也就是说，本领域普通技术人员将理解，在不脱离由所附权利要求所限定的本发明构思的精神和范围的情况下，可以对上述示例进行形式和细节上的各种改变。

Claims (20)

1.一种半导体封装件，包括：
第一基板；
第一半导体芯片，其被安装到所述第一基板；
插入器，其堆叠在所述第一半导体芯片上；
第二半导体芯片，其堆叠在所述插入器上；和
模塑材料的离散体，其分别密封所述第一基板上的所述第二半导体芯片和所述第一半导体芯片，
其中，所述插入器包括：
基底层，其由硅构成；
导电图案，其位于所述基底层的顶表面上；和
贯通电极，其穿过所述基底层竖直地延伸到所述导电图案。
2.根据权利要求1所述的半导体封装件，其中，所述插入器还包括位于所述基底层和所述第一基板之间的电连接器，所述电连接器被设置在所述第一半导体芯片旁边。
3.根据权利要求2所述的半导体封装件，其中，所述电连接器与所述贯通电极接触。
4.根据权利要求2所述的半导体封装件，其中，所述模塑材料的离散体中的一个包括填充所述第一基板和所述插入器的所述基底层之间的空间的模塑层，并且所述电连接器的侧表面整体与所述模塑层接触。
5.根据权利要求1所述的半导体封装件，其中，所述模塑材料的离散体中的一个覆盖所述插入器的所述基底层的侧表面，并密封所述第一基板上的所述插入器。
6.根据权利要求5所述的半导体封装件，其中，所述模塑材料的离散体中的所述一个是第一模塑层，并且所述模塑材料的离散体中的另一个是第二模塑层，所述第二模塑层密封所述插入器上的所述第二半导体芯片，所述第二模塑层的侧表面被所述第一模塑层覆盖。
7.根据权利要求1所述的半导体封装件，还包括：
第二基板，其被安装在所述插入器上，
其中，所述第二半导体芯片被安装在所述第二基板的顶表面上。
8.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片的顶表面与所述插入器的所述基底层的底表面接触。
9.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片芯片倒装地接合到所述第一基板。
10.根据权利要求1所述的半导体封装件，还包括：
导热层，其位于所述第一半导体芯片和所述插入器的所述基底层之间。
11.一种半导体封装件，包括：
第一封装件，其包括第一基板、安装在所述第一基板上的第一半导体芯片、和覆盖所述第一基板上的所述第一半导体芯片的第一模塑层；
第二封装件，其包括第二基板、安装在所述第二基板上的第二半导体芯片、和覆盖所述第二基板上的所述第二半导体芯片的第二模塑层；和
插入器，其位于所述第一封装件和所述第二封装件之间，
其中，所述插入器包括：
硅基底层；
贯通电极，其竖直地延伸穿过所述硅基底层；和
电连接器，其位于所述硅基底层的底表面上，并且
其中，所述第一模塑层延伸到所述插入器的所述硅基底层的侧表面上，并覆盖所述第二模塑层的侧表面。
12.根据权利要求11所述的半导体封装件，其中，所述第一基板在其顶表面处具有导电焊盘，并且所述电连接器在所述导电焊盘处耦接到所述第一基板。
13.根据权利要求12所述的半导体封装件，其中，所述电连接器的侧表面整体与所述第一模塑层接触。
14.根据权利要求11所述的半导体封装件，其中，所述第二基板在其底部处具有端子，并且所述电连接器在所述端子处电连接到所述第二基板。
15.根据权利要求14所述的半导体封装件，其中，所述第一模塑层在所述插入器的所述硅基底层与所述第一基板之间延伸，并且与所述第二模塑层的所述侧表面接触。
16.根据权利要求11所述的半导体封装件，其中，所述贯通电极与所述电连接器接触。
17.根据权利要求11所述的半导体封装件，其中，所述插入器还包括位于所述硅基底层的顶表面上的导电图案，并且所述贯通电极电连接到所述导电图案。
18.一种半导体封装件，包括：
第一基板；
第一半导体芯片，其被安装在所述第一基板上；
封装件，其包括位于所述第一半导体芯片上的插入器，和安装在所述插入器上的第二半导体芯片；和
模塑层，其密封所述第一基板上的所述封装件，
其中，所述插入器包括：
基底层，其由硅构成；
至少一个贯通电极，其竖直地延伸穿过所述基底层；和
至少一个电连接器，其位于所述基底层的底表面上并耦接到所述第一基板，所述至少一个电连接器与所述至少一个贯通电极接触。
19.根据权利要求18所述的半导体封装件，其中，所述至少一个电连接器包括多个电连接器，并且
当在平面图中观察时，所述第一半导体芯片被设置在所述多个电连接器的相应组之间。
20.根据权利要求18所述的半导体封装件，其中，所述模塑层是第一模塑层，并且所述封装件还包括：
第二模塑层，其覆盖所述插入器的所述基底层上的所述第二半导体芯片，
其中，所述第二模塑层具有侧表面，并且所述第一模塑层覆盖所述插入器的所述基底层的侧表面和所述第二模塑层的所述侧表面。
CN201910789716.7A 2018-08-29 2019-08-26 半导体封装件 Pending CN110875278A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180101803A KR20200026344A (ko) 2018-08-29 2018-08-29 반도체 패키지
KR10-2018-0101803 2018-08-29

Publications (1)

Publication Number Publication Date
CN110875278A true CN110875278A (zh) 2020-03-10

Family

ID=69642334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910789716.7A Pending CN110875278A (zh) 2018-08-29 2019-08-26 半导体封装件

Country Status (3)

Country Link
US (1) US20200075561A1 (zh)
KR (1) KR20200026344A (zh)
CN (1) CN110875278A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451258A (zh) * 2020-03-27 2021-09-28 南亚科技股份有限公司 半导体封装结构及其制备方法
WO2024060329A1 (zh) * 2022-09-22 2024-03-28 长鑫存储技术有限公司 半导体封装结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335666B2 (en) * 2020-07-09 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244223A1 (en) * 2009-03-25 2010-09-30 Cho Namju Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US9899294B2 (en) * 2013-08-12 2018-02-20 Samsung Electronics Co., Ltd. Thermal interface material layer and package-on-package device including the same
US20180096974A1 (en) * 2016-09-30 2018-04-05 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
TWI649839B (zh) * 2017-03-15 2019-02-01 矽品精密工業股份有限公司 電子封裝件及其基板構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451258A (zh) * 2020-03-27 2021-09-28 南亚科技股份有限公司 半导体封装结构及其制备方法
WO2024060329A1 (zh) * 2022-09-22 2024-03-28 长鑫存储技术有限公司 半导体封装结构及其制备方法

Also Published As

Publication number Publication date
KR20200026344A (ko) 2020-03-11
US20200075561A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
US7339278B2 (en) Cavity chip package
US20050263906A1 (en) Electronic system including a semiconductor device with at least one semiconductor die, a carrier, and an encapsulant that fills a space between the die and the carrier and covers intermediate conductive elements that connect the die and the carrier
CN104051395A (zh) 芯片堆叠封装及其方法
US8536718B2 (en) Integrated circuit packaging system with trenches and method of manufacture thereof
US8399985B2 (en) Mold design and semiconductor package
US11996365B2 (en) Semiconductor package and a method of fabricating the same
US6894229B1 (en) Mechanically enhanced package and method of making same
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
US9633966B2 (en) Stacked semiconductor package and manufacturing method thereof
US8699232B2 (en) Integrated circuit packaging system with interposer and method of manufacture thereof
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
CN110875278A (zh) 半导体封装件
US12062605B2 (en) Semiconductor package including an interposer and method of fabricating the same
US20070052082A1 (en) Multi-chip package structure
CN112420628A (zh) 半导体封装件
US10515883B2 (en) 3D system-level packaging methods and structures
KR20240026722A (ko) 반도체 패키지
KR100836642B1 (ko) 전자 패키지 및 그 제조방법
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US12132003B2 (en) Electronic package and manufacturing method thereof
US20230136541A1 (en) Electronic package and manufacturing method thereof
KR102717843B1 (ko) 반도체 패키지 및 그의 제조 방법
KR100836657B1 (ko) 전자 패키지 및 그 제조방법
KR20040091985A (ko) 볼 그리드 어레이 패키지
KR20090026622A (ko) Ｆｂｇａ 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200310