JP2001044305A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001044305A
JP2001044305A JP11215120A JP21512099A JP2001044305A JP 2001044305 A JP2001044305 A JP 2001044305A JP 11215120 A JP11215120 A JP 11215120A JP 21512099 A JP21512099 A JP 21512099A JP 2001044305 A JP2001044305 A JP 2001044305A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
semiconductor device
shield
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11215120A
Other languages
English (en)
Inventor
Tsutomu Toyoshima
勉 豊嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP11215120A priority Critical patent/JP2001044305A/ja
Publication of JP2001044305A publication Critical patent/JP2001044305A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 半導体素子などから発生する電磁ノイズの半
導体装置外への漏出を防止する。 【解決手段】 基板の一面に搭載された半導体素子７ａ
の周囲にグランドパターン１４を形成し、これらグラン
ドパターン１４間を金属ワイヤからなる遮蔽物１５によ
って格子状に連結し、半導体素子７ａを覆う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
更に詳細には、ＥＭＩを抑制することのできるＢＧＡ
（Ball Grid Array）型の半導体装置に関するものであ
る。
【０００２】
【従来の技術】近年、半導体集積回路の小型化、高集積
化に伴い、ＢＧＡ型半導体装置が各社から提案されてい
る。図４にこのような半導体装置の一例を断面図にて示
す。
【０００３】ここで示す半導体装置１は、絶縁性材料か
らなる基板２の半導体素子搭載面側に配線パターン３が
形成されており、この配線パターン３はその一部がボン
ディングパッド４として機能し、また基板２の配線パタ
ーン３形成面のボンディングパッド４となる部分を除い
た領域には絶縁層５が形成されている。そして基板２の
ほぼ中央部の絶縁層５上には、ペースト状接着剤６を介
して半導体素子７が装着されている。この半導体素子７
の電極パッド８と基板２上のボンディングパッド４とは
ボンディングワイヤ９によって電気的に接続され、また
基板２の半導体素子７搭載面側は、全面が封止樹脂１０
によって樹脂封止されている。更に基板２の半導体素子
７搭載面の裏面側には外部接続端子ランド１１が形成さ
れており、この外部接続端子ランド１１は基板２の半導
体素子７搭載面とその裏面とを貫通するスルーホール１
２を介して配線パターン３と電気的に接続されている。
この外部接続端子ランド１１には、半田ボールなどの外
部接続端子１３が装着されている。このような半導体装
置１によれば、装置の小型化及び高集積化が図れるとと
もに、外部接続端子１３として半田ボールなどを使用し
ているので、実装性も良好であるという利点がある。
【０００４】
【発明が解決しようとする課題】ところで、最近電気通
信機器などにおける、個々の電子部品の半導体素子やボ
ンディングワイヤ、基板の配線などから放出される電磁
ノイズにより、他の電子部品が誤動作したり、人体に悪
影響を及ぼしてしまうという、いわゆるＥＭＩ（Electr
on Magnetic Interference）が問題となっている。
【０００５】しかし半導体素子に対してノイズ対策を行
うことは困難であり、半導体装置搭載基板あるいは半導
体装置構造により解決するしかない。従来は、半導体装
置搭載基板にコンデンサなどを取り付けることによりノ
イズの低減を図ることが主流であったが、近年では、半
導体装置自体に工夫を凝らすことによってノイズ対策を
行う例も見受けられる。
【０００６】このようなＥＭＩ対策を意図した半導体装
置のうち注目されるものとしては、例えば特開平８−１
３０２７２号に開示されたものがある。この方法によれ
ば、確かに優れたノイズ抑制効果を得ることができる
が、基板を多層構造としなければならないために製造コ
ストが増大してしまうという問題点があり、またその構
造上、ＢＧＡ型半導体装置には適用が難しい。このよう
なわけで、ＢＧＡ型半導体装置のＥＭＩ対策は暗礁に乗
り上げた状態であった。
【０００７】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明は、基板の半導体素子搭載面に半導体素
子を取り囲むようにグランドパターンを形成し、このグ
ランドパターンに接続されると共に半導体素子を覆うよ
うに遮蔽物を形成するものである。
【０００８】
【発明の実施の形態】本発明の半導体装置は、絶縁性材
料からなる基板に搭載された半導体素子の周囲にグラン
ドパターンを形成し、このグランドパターン間を連結す
るとともに半導体素子を覆うように形成された導電性材
料からなる遮蔽物とを備えたことを特徴とするものであ
る。
【０００９】このような導電性材料からなる遮蔽物は、
電磁ノイズの漏出を防ぐシールドとしての役割を果た
し、かつグランドパターンと接続されているので、遮蔽
物により捕まえられたノイズを速やかにグランドパター
ンに逃がすことができる。更にこのような遮蔽物は、半
導体素子から発生した熱を良好に基板に逃がすことがで
きるので、その結果放熱効果も向上する。
【００１０】ここで遮蔽物としては、導電性金属からな
る薄板などが適用できる。なお導電性金属の材質として
は、Ｃｕ、Ａｕ、Ａｌなどのあらゆる導電性金属が適用
できる。更に金属に限らず、本発明の目的を達成できる
ならば、その他の導電性物質を適用することもできる。
またグランドパターンの形状としては、半導体素子の周
囲に、通常の配線パターン及びボンディングパッドと同
様の形態で形成し、望ましくは外部接続端子とグランド
パターンとが電気的に接続するように配線を行って、外
部接続端子を通じて半導体装置搭載基板にノイズを逃が
すようにするとよい。その他、基板の絶縁層上に、半導
体素子を取り囲むように、例えば環状にグランドパター
ンを形成するようにしてもよい。
【００１１】また半導体素子は、基板の配線パターンに
フリップチップ接続されることが好ましい。このような
構成によれば、半導体素子と配線パターンとを電気的に
接続する、例えばボンディングワイヤなどの接続手段と
遮蔽物との接触を防止することができる。また、遮蔽物
の高さを低く形成できるので、半導体装置をより薄型に
形成することができる。
【００１２】更に、前記遮蔽物は、格子状または網状に
形成されていることが好ましい。このような構成によれ
ば、例えば半導体素子の周囲を樹脂により被覆する場合
に、半導体素子と遮蔽物との間に樹脂を充填することが
でき、当該部分が中空にならないので、ポップコーンク
ラックの発生などを防止することができ、半導体装置の
信頼性が向上する。
【００１３】更にまた、前記遮蔽物を金属ワイヤにより
構成すれば、通常のボンディングワイヤ及びワイヤボン
ディング装置を転用することにより遮蔽物の形成ができ
るので、遮蔽物の製造や装着に際し特別な材料や工程、
設備などを追加することなく半導体装置を製造でき、よ
ってコストを低減することが可能となる。なお金属ワイ
ヤとしては、通常のボンディングワイヤに用いられるＡ
ｕワイヤやＡｌワイヤなどはもちろんのこと、あらゆる
タイプの導電性材料を使用することができる。
【００１４】
【実施例】以下、本発明について、図面を参照しつつ説
明する。図１に本発明の代表的な実施例の要部拡大図を
示す。本実施例においては、図に示すように、図示しな
い基板の一面に搭載された方形の半導体素子７ａの周囲
を取り囲むように環状にグランドパターン１４を形成
し、このグランドパターン１４の対向する辺間を、本実
施例においては金属ワイヤからなる遮蔽物１５により格
子状に連結し、半導体素子７ａを覆っている。
【００１５】図２は、本発明を従来例に示したタイプの
ＢＧＡ型半導体装置について適用した場合の一例を示す
断面図である。図２に示すような半導体装置１ａを得る
には、まず、ＢＴレジンなどの絶縁性材料からなる基板
２ａの一面に、Ｃｕなどの導電性金属により配線パター
ン３ａを形成する。それから、この配線パターン３ａ形
成面の半導体素子７ａの搭載面及び配線パターン３ａの
ボンディングパッド４ａとなる部分を除く領域を、ソル
ダーレジストなどの絶縁材料により被覆し、絶縁層５ａ
を形成する。
【００１６】次に、絶縁層５ａ上に、Ｃｕなどの導電性
金属により、半導体素子７ａの搭載部を取り囲むように
環状のグランドパターン１４を形成する。そしてボンデ
ィングパッド４ａ上に半導体素子７ａの電極パッド８ａ
を当接させ、半田材、導電ペースト、ＡＣＦなどの周知
の方法により、半導体素子７ａをフリップチップ接続す
る。それからグランドパターン１４の対向する辺同士を
結ぶように、複数のＡｕワイヤからなる遮蔽物１５を格
子状に形成し、半導体素子７ａを覆う。
【００１７】それから、基板２ａの半導体素子７ａ搭載
面側の全面を封止樹脂１０ａによって樹脂封止する。そ
して基板２ａの半導体素子７ａ搭載面側の裏面に形成さ
れた外部接続端子ランド１１ａに、半田ボールからなる
外部接続端子１３ａを装着する。なお、外部接続端子ラ
ンド１１ａと配線パターン３ａとは、基板２ａを貫通す
る、壁面にＣｕなどの導電性金属メッキが施されたスル
ーホール１２ａにより電気的に接続されている。
【００１８】なお、図１または図２に示すように、遮蔽
物１５として金属ワイヤを使用した場合、図３に示すよ
うに、遮蔽物１５となる金属ワイヤ間の間隔ｄによって
捕まえられる周波数が変わるので、逃がしたいノイズの
周波数によって間隔ｄを任意に設定することができる。
また、交差する各金属ワイヤは、互いに接触するように
する方がノイズの逃げ道が確保できるため好ましい。ま
た、本文中には触れなかったが、グランドパターン１４
を、スルーホールやボンディングワイヤなどの周知の接
続手段によって基板２ａ上の配線パターン３ａのいずれ
かと電気的に接続し、外部接続端子１３ａを介してノイ
ズを図示しない搭載基板に逃がすような構造としてもよ
い。
【００１９】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
【００２０】半導体素子及びその周囲を導電性材料から
なる遮蔽物にて覆っているので、半導体素子などから放
出される電磁ノイズの半導体装置外への漏出を防止する
ことができる。更にこのような遮蔽物は、半導体素子か
ら発生した熱を基板に逃がすこともできるので、放熱効
果も向上する。
【００２１】また、遮蔽物を格子状あるいは網状に形成
しているので、半導体素子と遮蔽物間の樹脂の未充填を
防止することができる。更に遮蔽物を金属ワイヤにて構
成しているので、製造コストの低減を図ることができ
る。
【図面の簡単な説明】
【図１】本発明の実施例を示す図。
【図２】本発明の実施例を示す図。
【図３】本発明の実施例を示す図。
【図４】従来の実施例を示す図。
【符号の説明】
１、１ａ 半導体装置 ２、２ａ 基板 ３、３ａ 配線パターン ４、４ａ ボンディングパッド ５、５ａ 絶縁層 ６、６ａ 接着剤 ７、７ａ 半導体素子 ８、８ａ 電極パッド ９、９ａ ボンディングワイヤ １０、１０ａ 封止樹脂 １１、１１ａ 外部接続端子ランド １２、１２ａ スルーホール １３、１３ａ 外部接続端子 １４ グランドパターン １５ 遮蔽物

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性材料からなる基板に搭載された半
    導体素子と、基板上に形成された、半導体素子と電気的
    に接続される配線パターンと、半導体素子の周囲に形成
    されたグランドパターンと、このグランドパターン間を
    連結するとともに半導体素子を覆うように形成された導
    電性材料からなる遮蔽物とを備えたことを特徴とする半
    導体装置。
  2. 【請求項２】 前記半導体素子が、前記基板の配線パタ
    ーンにフリップチップ接続されてなることを特徴とする
    請求項１に記載の半導体装置。
  3. 【請求項３】 前記遮蔽物が、格子状または網状に形成
    されていることを特徴とする請求項１ないし請求項２の
    いずれか１項に記載の半導体装置。
  4. 【請求項４】 前記遮蔽物が、金属ワイヤにより構成さ
    れることを特徴とする請求項１ないし請求項３のいずれ
    か１項に記載の半導体装置。
JP11215120A 1999-07-29 1999-07-29 半導体装置 Pending JP2001044305A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11215120A JP2001044305A (ja) 1999-07-29 1999-07-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11215120A JP2001044305A (ja) 1999-07-29 1999-07-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2001044305A true JP2001044305A (ja) 2001-02-16

Family

ID=16667079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11215120A Pending JP2001044305A (ja) 1999-07-29 1999-07-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2001044305A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111600A (ja) * 2002-09-18 2004-04-08 Mitac Internatl Corp Ｉｃに内蔵されたｅｍｉ消去回路
US7576382B2 (en) 2005-02-02 2009-08-18 Ricoh Company, Ltd. Semiconductor integrated device and method of providing shield interconnection therein
KR20170105796A (ko) * 2016-03-10 2017-09-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP2017212287A (ja) * 2016-05-24 2017-11-30 Tdk株式会社 電子部品パッケージ
WO2019156051A1 (ja) * 2018-02-08 2019-08-15 株式会社村田製作所 高周波モジュール
JPWO2019098316A1 (ja) * 2017-11-20 2020-11-19 株式会社村田製作所 高周波モジュール
WO2021020331A1 (ja) * 2019-08-01 2021-02-04 株式会社村田製作所 モジュール
WO2021060161A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュール

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111600A (ja) * 2002-09-18 2004-04-08 Mitac Internatl Corp Ｉｃに内蔵されたｅｍｉ消去回路
US7576382B2 (en) 2005-02-02 2009-08-18 Ricoh Company, Ltd. Semiconductor integrated device and method of providing shield interconnection therein
KR20170105796A (ko) * 2016-03-10 2017-09-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR102025460B1 (ko) * 2016-03-10 2019-09-25 앰코테크놀로지코리아(주) 반도체 디바이스
JP2017212287A (ja) * 2016-05-24 2017-11-30 Tdk株式会社 電子部品パッケージ
JPWO2019098316A1 (ja) * 2017-11-20 2020-11-19 株式会社村田製作所 高周波モジュール
US11602089B2 (en) 2017-11-20 2023-03-07 Murata Manufacturing Co., Ltd. High-frequency module
WO2019156051A1 (ja) * 2018-02-08 2019-08-15 株式会社村田製作所 高周波モジュール
JPWO2019156051A1 (ja) * 2018-02-08 2021-01-07 株式会社村田製作所 高周波モジュール
US11476172B2 (en) 2018-02-08 2022-10-18 Murata Manufacturing Co., Ltd. Radio frequency module
WO2021020331A1 (ja) * 2019-08-01 2021-02-04 株式会社村田製作所 モジュール
WO2021060161A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュール

Similar Documents

Publication Publication Date Title
US5668406A (en) Semiconductor device having shielding structure made of electrically conductive paste
US7161239B2 (en) Ball grid array package enhanced with a thermal and electrical connector
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
US7132744B2 (en) Enhanced die-up ball grid array packages and method for making the same
US5640047A (en) Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function
US8866280B2 (en) Chip package
KR100404159B1 (ko) 반도체장치
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
EP1333490A2 (en) Ball grid array package with patterned stiffener layer
JP2001060648A (ja) リードフレーム及びその製造方法並びに半導体装置
JPH11312776A (ja) 集積回路パッケージ
JP2001044305A (ja) 半導体装置
JPH03120746A (ja) 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
TWI811764B (zh) 半導體電磁干擾屏蔽元件、半導體封裝結構及其製造方法
JP4813786B2 (ja) 集積回路および集積回路アセンブリ
JPH088355A (ja) 半導体装置
JPS63244631A (ja) 混成集積回路装置の製造方法
JP2011049243A (ja) 半導体装置
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JPH11204565A (ja) 半導体装置