JP6812722B2 - 積層セラミック電子部品の内部電極膜の評価方法、並びに、積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の内部電極膜の評価方法、並びに、積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP6812722B2
JP6812722B2 JP2016192660A JP2016192660A JP6812722B2 JP 6812722 B2 JP6812722 B2 JP 6812722B2 JP 2016192660 A JP2016192660 A JP 2016192660A JP 2016192660 A JP2016192660 A JP 2016192660A JP 6812722 B2 JP6812722 B2 JP 6812722B2
Authority
JP
Japan
Prior art keywords
internal electrode
electrode film
laminated
electronic component
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016192660A
Other languages
English (en)
Other versions
JP2018056433A (ja
Inventor
納谷 匡邦
匡邦 納谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2016192660A priority Critical patent/JP6812722B2/ja
Publication of JP2018056433A publication Critical patent/JP2018056433A/ja
Application granted granted Critical
Publication of JP6812722B2 publication Critical patent/JP6812722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層された複数のセラミック層の間に内部電極膜が形成されている構造の積層セラミック電子部品における、前記内部電極膜を評価するための方法に関する。また、本発明は、かかる評価方法を利用した、積層セラミック電子部品の製造方法に関する。
現在、携帯電話やデジタル機器などの小型化が進む電子機器では、チップ部品として、小型で高容量の積層セラミックコンデンサ(MLCC)を含む、多くの積層セラミック電子部品が用いられている。電子機器の軽量化、薄型化、および小型化が進むにつれて、積層セラミック電子部品についても、さらなる小型化、高容量化、および高性能化が要求されている。
代表的な積層セラミック電子部品であるMLCCは、一般的に次のようにして製造される。まず、誘電体層を形成するために、チタン酸バリウム(BaTiO)とポリビニルブチラールなどの樹脂バインダとからなる誘電体グリーンシートを準備し、この誘電体グリーンシート上に、樹脂バインダおよび溶剤を含むビヒクルに、Niなどの導電性粉末を分散させた導電性ペーストを用いて、所定のパターンを印刷した後、印刷パターンを乾燥して溶剤を除去し、内部電極膜用の乾燥膜を形成する。次に、内部電極膜用の乾燥膜が形成された誘電体グリーンシートを、多層に積み重ねた状態で加熱圧着し、所定のサイズのチップ状に切断し、酸化性雰囲気または不活性雰囲気中にて、500℃以下の温度の熱処理で脱バインダを行い、内部電極膜を形成する。その後、内部電極膜が酸化しないように、還元雰囲気中にて1300℃程度の温度で加熱焼成を行い、セラミックスと内部電極膜とを一体化させる。さらに、焼成の終わったチップの両端面に、外部電極を形成する導電性ペーストを塗布し、800℃程度の温度で焼き付けを行った後、形成された外部電極上にニッケル(Ni)めっきなどを施して、MLCCを完成させる。
積層セラミック電子部品に要求される小型化、高容量化、および高性能化を実現するための最も効果的な手段としては、内部電極膜と誘電体層とをより薄型化して、その多層化を図ることが挙げられる。たとえば、導電性粉末としてNiなどを用いた内部電極膜については、緻密かつ連続性に優れた内部電極膜の薄層化が、セラミック誘電体材料およびそれを用いた誘電体層については、高誘電率化および薄層化がそれぞれ検討されている。
導電性粉末としてNiを用いたNi内部電極膜は、導電性ペーストであるNiペーストを焼成して、Niを焼結収縮させることにより形成される。Niの焼結は単体では600℃程度から開始される一方、誘電体の焼結は1100℃以上から開始するため、Niペーストと誘電体グリーンシートとの焼成時の収縮挙動のミスマッチにより、誘電体層とNi内部電極膜との間に剥離を生じたり、Ni内部電極膜に亀裂を生じたりするなどの構造上の欠陥を生じる場合がある。また、Niの焼結時に、Ni粉末の存在が少ない場所にあるNi粉末は、Ni粉末が多く存在する場所におけるNiの焼結に取り込まれ、過焼結と呼ばれる状態が生じて、Ni内部電極膜にNiの存在しない大きな孔が形成されてしまう場合がある。特に、誘電体層および内部電極膜のいずれについても1μm以下の厚さが要求されているため、このような欠陥が生じやすく、かつ、大きな問題となる。
すなわち、Ni内部電極膜に大きな孔が多数形成されてしまうと、Ni内部電極膜の導電性が悪化し、最悪の場合は、導通がとれなくなってしまったり、所望の静電容量が得られなかったりして、MLCCがコンデンサとして十分に機能しない場合がある。コンデンサの静電容量は、Ni内部電極膜の有効面積に左右されるため、Ni内部電極膜に生成される亀裂や大きな孔などの欠陥が少ないほど、内部電極膜としては良好であるといえる。
Niの焼結開始温度と誘電体の焼結開始温度とをマッチングさせ、焼成時の収縮挙動のミスマッチに起因してNi内部電極膜に欠陥が生じることを抑制するため、共材と呼ばれる、誘電体層を構成する材料と同じチタン酸バリウムの微小粉末をNiペーストに添加することにより、Niの焼結を遅らせる手段が採られている。共材を用いる場合、使用するNiペーストに応じて、共材の粒径および添加量を最適化させる必要がある。共材の粒径および添加量が最適化されていないと、静電容量が十分に得られないか、あるいは、構造欠陥が発生するといった問題を生じる場合がある。したがって、Niペーストに添加される共材は、Ni粉末との最適化を行う必要がある。
内部電極膜用Niペーストに添加された共材は、Niが焼成され、内部電極膜を形成する際に誘電体層へ焼結吸収される。したがって、最終的に内部電極膜は、Niのみからなる焼結膜により構成される。しかしながら、使用する共材の粒径が小さすぎる場合には、誘電体層への吸収が比較的低温度から生じてしまい、Niの焼結を遅らせる効果が小さくなってしまう。一方、共材の粒径が大きすぎる場合には、Ni粒子間の間隔が広くなりすぎてしまい、十分に焼結が進まなかったり、共材が誘電体層へ吸収された際に空隙を生じて、内部電極膜中の孔が多くなってしまったりする場合がある。
以上のように、従来からNiペーストに対して、焼成時に亀裂や大きな孔の少ない内部電極膜を形成し、高い静電容量を示すMLCCを実現しうる特性が要求されている。Niペーストの評価方法として、たとえば熱機械分析(TMA)によりNiペーストの収縮挙動を測定する方法が考えられる、この測定方法では、共材の焼結吸収による影響などを測定することができず、また、形成後の内部電極膜の状態を評価することは困難である。
このように、積層セラミック電子部品の小型化および大容量化に対応するため、内部電極膜には、緻密かつ優れた連続性という特性が要求されており、高い静電容量を示すMLCCを提供するためにも、内部電極膜の緻密さと連続性とを評価することは重要である。このような緻密さと連続性とに関する内部電極膜の評価方法として、次のような評価方法が提案されている。
たとえば、特開2010−114097号公報に開示された評価方法では、MLCCを内部電極膜に直交する面で切断し、その断面を研磨した後、その断面写真をもとに、観察した内部電極膜の全長に対して途切れた断線部分を差し引いた長さの割合を百分率で算出したものを用いて、内部電極膜の連続性を評価している。この方法は簡便であり、広く一般的に使用されている。しかしながら、この方法では、その断線部分が平面方向にどのように連続しているかについては判断することができず、実際の被覆面積率と乖離する場合があるほか、MLCCの断面を出すための作業やその前処理に工数を要するという問題がある。また、断面研磨時に内部電極膜の一部が脱落してしまい、評価を誤ってしまう可能性もある。
また、特開2008−277066号公報には、Niペーストをスクリーン印刷によりアルミナ基板上に印刷し、乾燥後、不活性雰囲気下で焼成した後のNi内部電極膜のNiの被覆面積を画像解析装置で測定し、この被覆面積を有効電極面積として電極膜の連続性を評価する方法が記載されている。この方法では、電極膜の連続性を平面で評価することが可能であるが、あくまでも印刷後の状態で積層することなく焼成して得られた電極膜の評価となっている。MLCCの内部電極膜は、乾燥電極膜を有するグリーンシートを加圧積層した後、脱バインダを行い、その状態で同時焼成して得られるものである。そのため、基板に印刷して積層せずに焼成して得られる電極膜は、実際のMLCCの内部電極膜と比べ、加圧積層時の影響、焼成時の周囲の拘束条件などが異なっており、実際の内部電極膜の状態を正しく評価できないという問題がある。
さらに、特開2012−221640号公報には、その詳細な説明はないものの、MLCCを内部電極膜に沿って剥離し、露出させた内部電極膜を光学顕微鏡で観察して、画像処理により求めた内部電極膜の被覆面積から被覆面積率を算出することが示されている。しかしながら、MLCCは、積層した各層が剥離しないようにしっかり焼成された電子部品であり、内部電極膜に沿って剥離するのが著しく困難であって、かつ、剥離する際に内部電極膜が剥離時の応力で欠損したりしてしまい、積層時の状態のままで内部電極膜を露出させることが困難であるという問題がある。
特開2010−114097号公報 特開2008−277066号公報 特開2012−221640号公報
本発明の目的は、内部電極膜の連続性を従来よりも簡便かつ正確に把握する評価方法を提供することにある。また、本発明の目的は、その評価方法を用いて、連続性に優れた内部電極膜用ペーストを製造し、それにより内部電極膜の連続性に優れ、不良品の発生を抑えた信頼性の高い積層セラミック電子部品を提供することにある。
本発明の積層セラミック電子部品の内部電極膜の評価方法は、導電性ペーストが印刷されていない1枚以上の誘電体グリーンシートの上に導電性ペーストが印刷された誘電体グリーンシートを1枚以上積層し、さらにその上に導電性ペーストが印刷されていない誘電体グリーンシートを1枚以上積層して積層体を形成し、該積層体を圧着した後、焼成することにより得られた、内部電極膜とセラミック層とを含む構造体に、前記誘電体グリーンシートの積層方向一方側から透過光を照射し、前記構造体の表面のうち、前記積層方向他方側の面(観察面)に投影された明暗パターンを用いて、前記内部電極膜の連続性を評価することを特徴とする。
本発明において、代替的に、導電性ペーストが印刷された1枚以上の誘電体グリーンシートの上に、導電性ペーストが印刷されていない誘電体グリーンシートを1枚以上積層して積層体を形成し、該積層体を圧着した後、焼成することにより得られた、内部電極膜とセラミック層とを含む構造体に、前記誘電体グリーンシートの積層方向一方側から透過光を照射し、前記構造体の表面のうち、前記積層方向他方側の面に投影された明暗パターンを用いて、前記内部電極膜の連続性を評価することもできる。
いずれの態様においても、前記明暗パターンを用いて測定された前記内部電極膜の被覆面積率に基づいて、該内部電極膜の連続性を評価することが好ましい。この場合、前記明暗パターンを撮像して得られる画像を、明度が高い前記セラミック層に相当する部分と、明度が低い前記内部電極膜に相当する部分とに2値化処理し、観察面積中の前記内部電極膜に相当する部分の面積比率を、前記内部電極膜の被覆面積率として算出することが好ましい。
また、いずれの態様においても、前記構造体に前記透過光を照射して前記明暗パターンを得る際には、前記構造体を、前記積層方向が鉛直方向に一致し、かつ、前記内部電極膜が前記構造体の鉛直方向中央位置よりも上方に配置されるように設置し、前記構造体の下方から前記透過光を照射することが好ましい。
さらに、前記構造体の厚みを50μm〜350μmの範囲とすることが好ましい。
また、前記構造体のうち、前記内部電極膜よりも前記透過光の進行方向前側(観察面側)に存在する前記セラミック層の厚みを1.5μm〜20μmの範囲とすることが好ましい。
本発明の積層セラミック電子部品の製造方法は、樹脂バインダおよび溶剤を含むビヒクルに、所定の平均粒径を有する導電性粉末および共材として所定の平均粒径を有するセラミック粉末を所定量ずつ分散させて、導電性ペーストを得て、該導電性ペーストを誘電体グリーンシートに所定のパターンで印刷した後、印刷後の導電性ペーストを乾燥して前記溶剤を除去することにより、内部電極膜用の乾燥膜とし、該内部電極膜用の乾燥膜が形成された誘電体グリーンシートを積層して、加熱圧着した後、所定サイズのチップ状に切断し、酸化性雰囲気または不活性雰囲気中にて、500℃以下の温度の熱処理で前記バインダを除去して、内部電極膜を形成し、その後、還元雰囲気中にて、1250℃〜1350℃程度の温度で加熱焼成を行い、セラミックスと内部電極膜とを一体化させる工程を有する。
特に、本発明の積層セラミック電子部品の製造方法は、導電性ペーストが印刷されていない1枚以上の誘電体グリーンシートの上に導電性ペーストが印刷された誘電体グリーンシートを1枚以上積層し、さらにその上に導電性ペーストが印刷されていない誘電体グリーンシートを1枚以上積層して積層体を形成し、該積層体を圧着した後、焼成するか、あるいは、1枚以上の導電性ペーストが印刷された誘電体グリーンシートの上に導電性ペーストが印刷されていない誘電体グリーンシートを1枚以上積層して積層体を形成し、該積層体を圧着した後、焼成することにより得られた、内部電極膜とセラミック層とを含む構造体に、前記誘電体グリーンシートの積層方向一方側から透過光を照射し、前記構造体の表面のうち、前記積層方向他方側の面に投影された明暗パターンを用いて、前記内部電極膜の連続性を評価し、該評価結果に応じて、前記共材の平均粒径および添加量を調整することを特徴とする。
本発明によれば、積層セラミック電子部品における内部電極膜の連続性を、製造条件と同様の条件下で、簡便かつ正確に評価することが可能となり、本発明の評価方法による評価の結果、優れた連続性を示した条件と同様の製造条件、たとえば、同様の共材の粒径と添加量を採用して、積層セラミック電子部品を製造することにより、製品レベルにおいて、優れた連続性を確実に有する信頼性の高い積層セラミック電子部品を提供することが可能となる。
本発明の一実施形態における、複層のセラミック層の上に内部電極膜が形成され、該内部電極膜上に1層のセラミック層が被覆された構造からなる構造体(評価試料)の模式図である。 本発明の別実施形態における、1層のセラミック層の上に内部電極膜が形成され、該内部電極膜上に複層のセラミック層が形成された構造からなる構造体(評価資料)の模式図である。
1.積層セラミックス電子部品の内部電極膜の評価方法
本発明の積層セラミック電子部品の内部電極膜の評価方法は、導電性ペーストが印刷された1枚以上の誘電体グリーンシートと、導電性ペーストが印刷されていない1枚以上の誘電体グリーンシートとを積層して、得られた積層体を加熱プレスにより圧着した後、焼成することにより得られた、内部電極膜とセラミック層とを含む構造体に、前記誘電体グリーンシートの積層方向一方側から透過光を照射し、前記構造体の表面のうち、前記積層方向他方側の面である観察面に投影された明暗パターンを用いて、内部電極膜の連続性を評価することを特徴とする。
第1の実施態様では、導電性ペーストが印刷されていない1枚以上の誘電体グリーンシートの上に導電性ペーストが印刷された誘電体グリーンシートを1枚以上積層し、さらにその上に導電性ペーストが印刷されていない誘電体グリーンシートを1枚以上積層して積層体を形成し、該積層体を圧着した後、焼成することにより得られた、内部電極膜と誘電体層とを含む構造体に、前記誘電体グリーンシートの積層方向一方側から透過光を照射し、前記構造体の表面のうち、前記積層方向他方側の面である観察面に投影された明暗パターンを用いて、前記内部電極膜の連続性を評価する。
本発明においては、導電性ペーストが印刷されていない誘電体グリーンシートの積層枚数を調整することにより、焼成後の内部電極膜を挟み込む誘電体層の厚さを、任意の厚みとすることができる。このため、目的とする積層セラミック電子部品(製品)の実際の厚さ、すなわち、この積層セラミック電子部品を製造するために必要とされる実際の誘電体グリーンシートの積層枚数に応じて、評価試料についても、誘電体グリーンシートの積層枚数を調節することで、目的とする製品に応じた厚みを採用して、適切な評価を行うことができる。
第1の実施態様では、評価試料となる構造体の厚さに応じて、この構造体に透過光を照射する際に、内部電極膜よりも透過光の進行方向後側(光源側)に配置されるセラミック層を構成する、導電性ペーストが印刷されていない誘電体グリーンシートを複数枚積層してその厚さを調整し、その上に導電性ペーストが印刷された誘電体グリーンシートを1枚積層し、さらにその上に、構造体に透過光を照射する際に、前記内部電極膜よりも透過光の進行方向前側(観察面側)に配置されるセラミックス層を構成する、導電性ペーストが印刷されていない誘電体グリーンシートを1枚積層して積層体を形成することが好ましい。また、前記構造体に透過光を照射する際には、前記誘電体グリーンシートの積層方向が鉛直方向に一致し、かつ、前記内部電極膜が前記構造体の鉛直方向中央位置よりも上方に配置されるように前記構造体を設置し、該構造体の下方から前記透過光を照射し、前記構造体の上面に明暗パターンを投影することが好ましい。
透過光による観察を考慮すると、内部電極膜を構成する導電性ペーストが印刷された誘電体グリーンシートを1枚とすることが好ましい。ただし、内部電極膜が透過光の進行方向に対して重畳しないように、導電性ペーストが印刷された複数枚の誘電体グリーンシートを積層することもできる。また、同様に透過光による観察を考慮すると、導電性ペーストが印刷された誘電体グリーンシートよりも透過光の進行方向前側(観察面側)に積層される、導電性ペーストが印刷されていない誘電体グリーンシートは薄い方が好ましく、誘電体グリーンシートを1枚設けるだけでも十分である。ただし、透過光により観察が阻害されない範囲で、観察面側に積層される導電性ペーストが印刷されていない誘電体グリーンシートを2枚以上とすることもできる。
第2の実施態様では、導電性ペーストが印刷された1枚以上の誘電体グリーンシートの上に導電性ペーストが印刷されていない誘電体グリーンシートを1枚以上積層して積層体を形成し、該積層体を圧着した後、焼成することにより得られる、内部電極膜とセラミック層とを含む構造体に、前記誘電体グリーンシートの積層方向一方側から透過光を照射し、前記構造体の表面のうち、前記積層方向他方側の面である観察面に投影された明暗パターンを用いて、前記内部電極膜の連続性を評価する。
第2の実施態様では、1枚の導電性ペーストが印刷された誘電体グリーンシートの上に、評価試料となる構造体の厚さに応じて、導電性ペーストが印刷されていない誘電体グリーンシートを複数枚積層して積層体を形成することが好ましい。第2の実施態様においても、前記構造体に透過光を照射する際には、前記誘電体グリーンシートの積層方向が鉛直方向に一致し、かつ、前記内部電極膜が鉛直方向中央位置よりも上方に配置されるように前記構造体を設置し、該構造体の下面側から前記透過光を照射し、前記構造体の上面に明暗パターンを投影することが好ましい。
内部電極膜の連続性の評価方法については、前記明暗パターンを撮像して得られた画像に、任意かつ適切な画像処理を施すことにより、内部電極膜の被覆面積率を評価することにより行うことができる。
より具体的には、前記画像について画像処理することにより取得された観察面積をX、画像処理により取得された面積のうち、内部電極膜を構成する焼成後の金属粉末の焼結体が存在している面積をYとした場合に、Y/Xで定義される内部電極膜の被覆面積率を用いて、導電性ペーストの焼成により形成された内部電極膜の連続性を評価することが可能である。
好ましくは、前記画像を、明度が高いセラミック層に相当する部分と、明度が低い内部電極膜に相当する部分とに2値化処理し、観察面積中の前記内部電極膜に相当する部分の面積比率を、前記内部電極膜の被覆面積率として算出することができる。
なお、観察光源に落射光を用いた場合、誘電体グリーンシートが焼成されて内部電極膜上に形成されたセラミック層(誘電体層)の表面で反射を生じ、そのセラミック層の下に存在する内部電極膜の形状を詳細に観察することが困難になる可能性がある。このため、本発明では観察光源として透過光を用いることが好ましい。
また、本発明において、評価に供する構造体の厚みは、構造体の表面のうち、光源と反対側の面である観察面で透過光が観察できる程度の厚みであれば、特に規定されることはないが、50μm〜350μmの範囲とすることが好ましく、100μm〜150μmの範囲とすることがより好ましい。構造体の厚みが50μmに満たないと、構造体の剛性が十分得られず、焼成後に構造体にゆがみが発生する場合がある。一方、構造体の厚みが300μmより厚くなると、透過光が構造体を通過しにくくなり、鮮明な明暗パターンが得られない場合がある。
構造体に透過光を照射して明暗パターンを得る際には、この構造体を、誘電体グリーンシートの積層方向が鉛直方向に一致するように設置し、構造体のうちで内部電極膜よりも鉛直方向上方に存在するセラミック層の厚みが、好ましくは1.5μm〜20.0μmの範囲、より好ましくは1.5μm〜6.0μmの範囲となるように、導電性ペーストが印刷されていない誘電体グリーンシートの積層枚数を調整することが好ましい。内部電極膜よりも鉛直方向上方に存在するセラミック層の厚さが20.0μmを超えると、透過光により得られる明暗パターンの境界が不鮮明となり、内部電極膜の形状を鮮明に観察できない場合がある。一方、内部電極膜よりも鉛直方向上方に存在するセラミック層の厚さが1.5μm以下では、脱バインダ時に酸素が誘電体グリーンシートを透過し、導電性ペーストの金属成分であるNiを酸化させてしまうため、形成される内部電極膜の形状が、通常の製造条件で得られる内部電極膜の形状と異なってしまう場合がある。
MLCCを製造する際に、本発明の評価方法で得られる被覆面積率を60%以上とすることが好ましく、75%以上とすることがより好ましい。被覆面積率を60%以上にすれば、小型化、高容量化、および高性能化のすべてを兼ね備えた積層セラミック電子部品を高い歩留まりで提供することが可能となる。
本発明の積層セラミック電子部品の内部電極膜の測定方法は、内部電極膜を構成する金属成分によっては限定されることなく、Ni、Cu、Ag、Pdなどのいずれの金属成分からなる内部電極膜の評価についても適用することができる。
2.積層セラミック電子部品の製造方法
本発明の積層セラミック電子部品の製造方法は、従来と同様に、チタン酸バリウム(BaTiO)とポリビニルブチラールなどの樹脂バインダとからなる誘電体グリーンシートを準備し、樹脂バインダおよび溶剤を含むビヒクルに、所定の平均粒径を有するNiなどの導電性粉末および共材として所定の平均粒径を有するセラミック粉末を所定量ずつ分散させて、導電性ペーストを得て、該導電性ペーストを前記誘電体グリーンシートに所定のパターンで印刷した後、印刷後の導電性ペーストを乾燥して前記溶剤を除去して、内部電極膜用の乾燥膜とし、該内部電極膜用の乾燥膜が形成された誘電体グリーンシートを積層して、加熱圧着した後、所定サイズのチップ状に切断し、酸化性雰囲気または不活性雰囲気中にて、500℃以下の温度の熱処理で前記バインダを除去して、内部電極膜を形成し、その後、還元雰囲気中にて、1250℃〜1350℃程度の温度で加熱焼成を行い、セラミックスと内部電極膜とを一体化させる工程を有する。
特に、本発明の積層セラミック電子部品の製造方法では、目的とする積層セラミック電子部品の構造および大きさに応じて、1枚以上の導電性ペーストが印刷されていない誘電体グリーンシートの上に導電性ペーストが印刷された誘電体グリーンシートを1枚以上積層し、さらにその上に導電性ペーストが印刷されていない誘電体グリーンシートを1枚以上積層して積層体を形成し、該積層体を圧着した後、焼成するか、あるいは、1枚以上の導電性ペーストが印刷された誘電体グリーンシートの上に導電性ペーストが印刷されていない誘電体グリーンシートを1枚以上積層して積層体を形成し、該積層体を圧着した後、焼成することにより得られた、内部電極膜とセラミック層とを含む構造体に、前記誘電体グリーンシートの積層方向一方側から透過光を照射し、前記構造体の表面のうち、前記積層方向他方側の面である観察面に投影された明暗パターンを用いて、前記内部電極膜の連続性を評価し、該評価結果に応じて、前記共材の平均粒径および添加量を調整することを特徴とする。
3.積層セラミック電子部品
本発明の積層セラミック電子部品の製造方法により、セラミックシート積層体と、その内部に存在する内部電極膜と、外部電極とを備え、前記内部電極膜の面積被覆率が60%以上、好ましくは75%以上である、積層セラミック電子部品を、製品レベルで確実に提供することが可能となる。製品レベルでは、積層セラミック電子部品の内部電極膜の面積被覆率は、60%以上であることが要求されている。内部電極膜の被覆面積率が60%に満たない場合、内部電極膜の連続性が低くなり過ぎ、MLCCを含む積層セラミックス電子部品の所望の電気特性、すなわち、静電容量や絶縁破壊電圧などが得られず、また、その信頼性を十分に確保することができず、完成後の製品を破棄する必要があり、積層セラミックス電子部品の歩留まりなどを低下させることになる。
本発明の評価方法および製造方法を適用することにより、本発明の積層セラミック電子部品は、製造ロットごとの実質的に全量について、その内部電極膜の面積被覆率を好適とされる75%以上に確実にすることができる。よって、本発明により、小型化、高容量化、および高性能化のすべてを兼ね備えた積層セラミック電子部品を、高い歩留まりで提供することが可能となる。
以下、本発明について、より具体的な実施例に基づいて詳細に説明する。なお、本発明はこれらの実施例によって何ら限定されるものではない。
[試験1]
(1)導電性ペーストの製造
導電性ペーストの材料である、導電性粉末として、平均粒径が0.3μmのNi粉末を、共材のセラミック粉末として、平均粒径が0.1μmのチタン酸バリウム粉末を、ビヒクルとして、樹脂成分であるエチルセルロース9質量%、および、有機溶剤であるターピネオール91質量%を60℃の温度で加熱混合して得たものを、粘度調整剤として、ミネラルスピリットをそれぞれ用いた。Ni粉末45質量%、セラミック粉末7質量%、ビヒクル35質量%、粘度調整剤13質量%を、3本ロールミルを用いて、混練することにより、導電性ペーストであるNiペーストを得た。
(2)評価試料Aの作製
図1に示した構造と同様に、1層の厚さが2μmである39層〜350層のチタン酸バリウム(BaTiO)とポリビニルブチラールとを用いて作製した誘電体グリーンシートからなる下側誘電体層4の上に、同様の誘電体グリーンシート3に導電性ペーストを表1に示したNi塗布量(0.065mg/cm〜0.125mg/cm)で印刷し、乾燥させて形成した導電体層2を積層し、さらに、その上に同様の誘電体グリーンシートからなる上側誘電体層1を1層〜25層積層し、得られた積層体を圧着した後、個々の電子部品相当になるサイズに切断して、3.2mm×1.6mmサイズのチップを作製した。このチップを脱バインダ後に、弱還元雰囲気下にて1240℃で焼成し、評価試料を得た(試料1〜試料7、試料12〜試料15)。なお、チタン酸バリウムは、圧着および焼成により収縮するため、評価試料中の各誘電体グリーンシートの厚さは、圧着前よりも薄くなる。
(3)評価試料Bの作製
図2に示した構造と同様に、チタン酸バリウム(BaTiO)とポリビニルブチラールとを用いて作製した誘電体グリーンシート3上に、導電性ペースト1を0.090mg/cmのNi塗布量で印刷し、乾燥させて導電体層2を形成した後に、さらに、その上に240層の同様の誘電体グリーンシートからなる上側誘電体層1を重ねて圧着した後、個々の電子部品相当になるサイズに切断し、3.2mm×1.6mmサイズのチップを作製した。このチップを脱バインダ後に、弱還元雰囲気下にて1240℃で焼成し、評価試料を得た(試料8)。
(4)評価試料Cの作製
アルミナ基板上に、導電性ペーストを、表1に示したNi塗布重量(0.065mg/cm〜0.125mg/cm)で印刷し、乾燥させて、3.2mm×1.6mmサイズのチップを作製し、このチップを脱バインダ後に、弱還元雰囲気下にて1240℃で焼成し、評価試料を得た(試料9〜試料11)。
(5)MLCCの作製
表1に示したように、170層のチタン酸バリウム(BaTiO)とポリビニルブチラールとを用いて作製した誘電体グリーンシートからなる下側誘電体層、同様の誘電体グリーンシートに導電性ペーストを表1に示したNi塗布量(0.065mg/cm〜0.125mg/cm)で印刷し、乾燥させた導電体層を6層、さらに下側誘電体層と同様の誘電体グリーンシートからなる上側誘電体層を積層し、圧着した後、個々の電子部品になるようにチップ状に切断した。このチップを脱バインダ後に、弱還元雰囲気下にて1240℃で焼成し、外部電極を形成させ、比較試料としてそれぞれのNi塗布量についてMLCC20個を作製した(試料16〜試料18)。
(6)静電容量の測定
得られたそれぞれのMLCCに対し、25℃でデジタルLCRメータ(YHP社製4278A)を用いて、周波数1kHz、測定電圧1Vrmsを印加した条件下で静電容量を測定した。その結果を表1に示す。
(7)連続性の評価
上記製法にて得た評価試料AおよびBを、誘電体グリーンシート1、4の積層方向が鉛直方向に一致し、かつ、内部電極膜層が評価試料AおよびBの鉛直方向中央位置よりも上側に存在するように設置した。すなわち、評価試料Aについては、上側誘電体層1が上側(観察側)となるように設置し、評価資料Bについては、誘電体グリーンシート3が最上部に位置するように設置した。
設置した試料1〜8、および試料12〜15に対して、透過光を下方より照射し、光学顕微鏡(株式会社ニコン製、LV100)にて上面の任意の場所を撮影し、得られた画像を、明度が高い下地の誘電体層が観察される部分と、明度が低い内部電極膜が観察される部分とに2値化処理にて仕分けを行い、観察面積中の内部電極膜が観察される部分の面積比率を被覆面積率として算出した。光源には50Wのハロゲンランプを用いた。
2値化処理は、Image−Jという画像処理ソフトを用いて行った。2値化処理の閾値は、得られた画像から仮の閾値を設定して背景部分(誘電体層が観察される部分)と対象部分(内部電極膜が観察される部分)とに分けて、それぞれの平均輝度値を求め、その平均値を求める。
平均値=(背景の平均輝度値+対象部分の平均輝度値)/2
この平均値を仮の閾値に設定し、背景部分と対象部分とに分けて、それぞれの平均輝度値を求め、その平均値を求める処理を、この平均値が収束するまで行い、収束値を閾値とした。
また、上記製法にて得た評価試料Cは、内部電極膜が鉛直方向上側となるように設置し、試料9〜試料11に対して、通常の落射光を照射し、光学顕微鏡にて上面の任意の箇所を撮影し、得られた画像を下地の誘電体層が観察される部分と電極膜が観察される部分とに2値化処理にて仕分けを行い、観察面積中の電極膜の面積比率を被覆面積率として算出した。
比較試料であるMLCCは、内部電極膜層が1層になるまで研磨した後、誘電体の積層方向が鉛直方向に一致し、かつ、内部電極膜層がMLCCの鉛直方向中央位置よりも上側に存在するように設置し、試料16〜試料18に対して、透過光を下方より照射し、光学顕微鏡にて上面の任意の箇所を撮影し、得られた画像を下地の誘電体層が観察される部分と内部電極膜が観察される部分とに2値化処理にて仕分けを行い、観察面積中の内部電極膜の面積比率を被覆面積率として算出した。
連続性の評価方法の有効性は、Ni塗布量が等しい値の上記評価試料と比較試料のMLCCの、それぞれの被覆面積率を比較し、評価試料の被覆面積率の差が10%以内の値が得られた評価方法を○(良好)として評価した。評価結果を表1に示す。
[試験2]
導電性ペーストの材料における共材のセラミック粉末として、平均粒径が0.02μm(試料19および21)および平均粒径が0.07μm(試料20および22)のチタン酸バリウム粉末を用いたこと以外は、試料2および試料17と同様にして、表2に示す試料19〜22を作製した。作製した試料19〜22の被覆面積率を試験1と同様にして評価した。
Figure 0006812722
Figure 0006812722
以上のように、本発明の評価方法で評価した試料1〜8は、それぞれの比較試料16〜18で算出された被覆面積率に対して、10%以内の値を得ることができ、良好に評価できることが確認できた。また、比較試料16は、被覆面積率が低く、静電容量がNGレベルの製品であるが、同等のレベルである試料1も本評価方法でほぼ同等の被覆率が観察されており、問題なく良品と不良品を判別できることが確認できた。
これに対し、アルミナ基板上に電極膜を形成して評価した試料9〜11は、それぞれの比較試料16〜18で算出された被覆面積率よりも20%以上小さな値となってしまい、十分に評価できないことが確認された。また、内部電極膜上のグリーンシートが薄すぎる試料12は、内部電極膜が酸化されることにより焼成が進み過ぎて被覆面積率が小さくなり過ぎ、実際の内部電極膜の状態と乖離した状態が形成されてしまうことが確認された。内部電極膜上のグリーンシートが厚すぎる試料13は、観察される内部電極の形状の境界部がぼやけてしまい、2値化が困難であり、かつ境界が実際よりも小さく選定されてしまい、比較試料17で算出された被覆面積率よりも14%も小さな値となってしまった。
焼成された構造体の厚みが49.5μmと薄い試料14は、試料が変形してしまい、内部電極膜の観察が上手くできず、被覆面積率を算出することができなかった。焼成された構造体の厚みが360.5μmと厚すぎる試料15は、試料下部から照射した光が試料上部まで十分到達することができず、観察画面が暗くなりすぎて内部電極の境界を同定することができず、被覆面積率を算出することができなかった。
また、共材の粒径が試料2と比較して小さな試料19および20は、試料2との比較においては、被覆面積率が悪化している。特に、共材の粒径が小さすぎる試料19では、十分な被覆面積率が得られないことが確認された。したがって、平均粒径が0.3μmのNi粉末を導電性粉末として用いる場合であって、共材のセラミックス粉末としてチタン酸バリウム粉末を用いる場合には、平均粒径が0.07μm以上、好ましくは約0.1μm以上である粉末を用いることが好適であることが、本発明の評価方法により、簡易かつ明確に理解することができ、当該評価に基づいて、実際の積層セラミック電子部品の製造工程において、容易かつ適切に共材の選択をすることが可能となる。
以上から、本発明の条件下で内部電極の連続性を評価することにより、従来よりも簡易でより正確に被覆率を評価することが可能であり、かつ、この評価方法で十分な被覆面積率が得られた導電性ペーストの性状、特に、共材であるセラミック粉末のサイズおよび添加量を調整することにより、良好な連続性を有する内部電極膜を備えた、高容量かつ信頼性の高い積層セラミック電子部品を、工業的生産過程で歩留まりよく製造することが可能となることが理解される。

Claims (8)

  1. セラミックシート積層体と、該セラミックシート積層体の内部に存在する内部電極膜と、外部電極とを備える積層セラミック電子部品において、該内部電極膜の連続性を予め評価するための積層セラミック電子部品における内部電極膜の評価方法であって、
    導電性ペーストが印刷されていない1枚以上の誘電体グリーンシートの上に、導電性ペーストが印刷された誘電体グリーンシートを1枚以上積層し、さらにその上に導電性ペーストが印刷されていない誘電体グリーンシートを複数枚積層して、前記積層セラミック電子部品に応じた任意の厚みを有し、かつ、前記複数枚の積層側が前記1枚以上の積層側よりも厚い積層体を形成し、該積層体を圧着した後、焼成することにより得られた、内部電極膜とセラミック層とを含む構造体に、前記構造体の表面のうち、前記複数枚の積層側である前記誘電体グリーンシートの積層方向一方側の面から透過光を照射し、前記1枚以上の積層側である前記積層方向他方側の面に投影された明暗パターンを用いて、前記内部電極膜の連続性を評価する、積層セラミック電子部品の内部電極膜の評価方法。
  2. セラミックシート積層体と、該セラミックシート積層体の内部に存在する内部電極膜と、外部電極とを備える積層セラミック電子部品において、該内部電極膜の連続性を予め評価するための積層セラミック電子部品における内部電極膜の評価方法であって、
    導電性ペーストが印刷された1枚以上の誘電体グリーンシートの上に、導電性ペーストが印刷されていない誘電体グリーンシートを複数枚積層することにより、前記積層セラミック電子部品に応じた任意の厚みを有し、かつ、前記複数枚の積層側が前記1枚以上の積層側よりも厚い積層体を形成し、該積層体を圧着した後、焼成することにより得られた、内部電極膜とセラミック層とを含む構造体に、前記構造体の表面のうち、前記複数の積層側である前記誘電体グリーンシートの積層方向一方側の面から透過光を照射し、前記内部電極膜が存在する側である前記積層方向他方側の面に投影された明暗パターンを用いて、前記内部電極膜の連続性を評価する、積層セラミック電子部品の内部電極膜の評価方法。
  3. 前記明暗パターンを用いて測定された前記内部電極膜の被覆面積率に基づいて、該内部電極膜の連続性を評価する、請求項1または2に記載の積層セラミック電子部品の内部電極膜の評価方法。
  4. 前記明暗パターンを撮像して得られる画像を、前記セラミック層に相当する部分と前記内部電極膜に相当する部分とに2値化処理し、観察面積中の前記内部電極膜に相当する部分の面積比率を、前記内部電極膜の被覆面積率として算出する、請求項3に記載の積層セラミック電子部品の内部電極膜の評価方法。
  5. 前記構造体に前記透過光を照射して前記明暗パターンを得る際に、前記積層方向が鉛直方向に一致し、かつ、前記内部電極膜が前記構造体の鉛直方向中央位置よりも上方に配置されるように前記構造体を設置し、該構造体の下方から前記透過光を照射する、請求項1〜4のいずれかに記載の積層セラミック電子部品の内部電極膜の評価方法。
  6. 前記構造体の厚みを50μm〜350μmの範囲とする、請求項1〜5のいずれかに記載の積層セラミック電子部品の内部電極膜の評価方法。
  7. 前記構造体のうち、前記透過光の進行方向前側に存在する前記セラミック層の厚みを1.5μm〜20μmの範囲とする、請求項1〜6のいずれかに記載の積層セラミック電子部品の内部電極膜の評価方法。
  8. 樹脂バインダおよび溶剤を含むビヒクルに、所定の平均粒径を有する導電性粉末および共材として所定の平均粒径を有するセラミック粉末を所定量ずつ分散させて、導電性ペーストを得て、該導電性ペーストを誘電体グリーンシートに所定のパターンで印刷した後、印刷後の導電性ペーストを乾燥して前記溶剤を除去することにより、内部電極膜用の乾燥膜とし、該内部電極膜用の乾燥膜が形成された誘電体グリーンシートを積層して、加熱圧着した後、所定サイズのチップ状に切断し、酸化性雰囲気または不活性雰囲気中にて、500℃以下の温度の熱処理で前記バインダを除去して、内部電極膜を形成し、その後、還元雰囲気中にて、1250℃〜1350℃程度の温度で加熱焼成を行い、セラミックスと内部電極膜とを一体化させる工程を有し、セラミックシート積層体と、該セラミックシート積層体の内部に存在する前記内部電極膜と、外部電極とを備える、積層セラミック電子部品の製造方法であって、
    導電性ペーストが印刷されていない1枚以上の誘電体グリーンシートの上に導電性ペーストが印刷された誘電体グリーンシートを1枚以上積層し、さらにその上に導電性ペーストが印刷されていない誘電体グリーンシートを複数枚積層して、前記積層セラミック電子部品に応じた任意の厚みを有し、かつ、前記複数枚の積層側が前記1枚以上の積層側よりも厚い積層体を形成し、該積層体を圧着した後、焼成するか、あるいは、導電性ペーストが印刷された1枚以上の誘電体グリーンシートの上に、導電性ペーストが印刷されていない誘電体グリーンシートを複数枚積層することにより、前記積層セラミック電子部品に応じた任意の厚みを有し、かつ、前記複数枚の積層側が前記1枚以上の積層側よりも厚い積層体を形成し、該積層体を圧着した後、焼成することにより得られた、内部電極とセラミック層とを含む構造体に、前記構造体の表面のうち、前記複数の積層側である前記誘電体グリーンシートの積層方向一方側から透過光を照射し、前記1枚以上の積層側あるいは前記内部電極膜が存在する側である前記積層方向他方側の面に投影された明暗パターンを用いて、前記内部電極膜の連続性を評価し、該評価結果に応じて、前記積層セラミック電子部品の製造に供される前記導電性ペーストにおける、前記共材の平均粒径および添加量を調整する、積層セラミック電子部品の製造方法。
JP2016192660A 2016-09-30 2016-09-30 積層セラミック電子部品の内部電極膜の評価方法、並びに、積層セラミック電子部品の製造方法 Active JP6812722B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016192660A JP6812722B2 (ja) 2016-09-30 2016-09-30 積層セラミック電子部品の内部電極膜の評価方法、並びに、積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016192660A JP6812722B2 (ja) 2016-09-30 2016-09-30 積層セラミック電子部品の内部電極膜の評価方法、並びに、積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2018056433A JP2018056433A (ja) 2018-04-05
JP6812722B2 true JP6812722B2 (ja) 2021-01-13

Family

ID=61836046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016192660A Active JP6812722B2 (ja) 2016-09-30 2016-09-30 積層セラミック電子部品の内部電極膜の評価方法、並びに、積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP6812722B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023003087A (ja) 2021-06-23 2023-01-11 太陽誘電株式会社 セラミック電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61235738A (ja) * 1985-04-12 1986-10-21 Rohm Co Ltd 基板のパタ−ン検査方法
JP2963108B2 (ja) * 1989-07-27 1999-10-12 ティーディーケイ株式会社 コンデンサ、多層混成回路素子及びその方向性識別方法
JPH03243807A (ja) * 1990-02-22 1991-10-30 Nippon Steel Corp セラミックと内部電極とからなる積層体の品質評価方法
JPH0715101A (ja) * 1993-06-25 1995-01-17 Shinko Electric Ind Co Ltd 酸化物セラミック回路基板及びその製造方法
JPH11154805A (ja) * 1997-09-22 1999-06-08 Tdk Corp 積層セラミック部品
JP3555467B2 (ja) * 1998-10-26 2004-08-18 株式会社村田製作所 電子部品用セラミック材の加工方法及び加工装置
JP5188544B2 (ja) * 2010-06-30 2013-04-24 京セラ株式会社 圧電アクチュエータ、液体吐出装置及び電子機器
JP2015083714A (ja) * 2013-09-18 2015-04-30 株式会社村田製作所 複合粉末の製造方法およびこの製造方法により得られた複合粉末を用いた導電性厚膜ペーストおよび積層セラミック電子部品
JP2016076627A (ja) * 2014-10-07 2016-05-12 住友金属鉱山株式会社 積層セラミックコンデンサ用内部電極材料

Also Published As

Publication number Publication date
JP2018056433A (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
KR101862396B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP5271377B2 (ja) 積層セラミックコンデンサ
KR101771728B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9870865B2 (en) Multilayer ceramic capacitor including a perovskite compound
KR101771724B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9424989B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
US20140160627A1 (en) Ceramic electronic component
JP2007036003A (ja) 積層コンデンサ
KR20130084852A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US11264177B2 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
US9226401B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
US7799409B2 (en) Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
US20170330690A1 (en) Conductive paste and manufacturing method therefor
JP2020167231A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5040983B2 (ja) 電子部品の製造方法及び電子部品
KR20160071335A (ko) 도전성 페이스트 및 세라믹 전자 부품
KR100676035B1 (ko) 적층 세라믹 콘덴서
JP6812722B2 (ja) 積層セラミック電子部品の内部電極膜の評価方法、並びに、積層セラミック電子部品の製造方法
KR20080026065A (ko) 전극 단차 흡수용 유전체 페이스트 및 적층 세라믹 전자부품의 제조 방법
JP2003347146A (ja) 積層セラミックコンデンサおよびその製造方法
JP2003115416A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4702972B2 (ja) 積層型電子部品およびその製法
JP4150246B2 (ja) セラミック積層体の製法
JP2008124276A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201130

R150 Certificate of patent or registration of utility model

Ref document number: 6812722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150