KR101771728B1 - 적층 세라믹 전자부품 및 이의 제조방법 - Google Patents

적층 세라믹 전자부품 및 이의 제조방법 Download PDF

Info

Publication number
KR101771728B1
KR101771728B1 KR1020120079526A KR20120079526A KR101771728B1 KR 101771728 B1 KR101771728 B1 KR 101771728B1 KR 1020120079526 A KR1020120079526 A KR 1020120079526A KR 20120079526 A KR20120079526 A KR 20120079526A KR 101771728 B1 KR101771728 B1 KR 101771728B1
Authority
KR
South Korea
Prior art keywords
layer
dielectric
ceramic
grain size
average grain
Prior art date
Application number
KR1020120079526A
Other languages
English (en)
Other versions
KR20140012493A (ko
Inventor
윤석현
이병화
김창훈
권상훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120079526A priority Critical patent/KR101771728B1/ko
Publication of KR20140012493A publication Critical patent/KR20140012493A/ko
Application granted granted Critical
Publication of KR101771728B1 publication Critical patent/KR101771728B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

본 발명은 적층 세라믹 전자부품 및 이의 제조방법에 관한 것으로, 본 발명은 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극;을 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 세라믹 본체의 두께를 t라 하고 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 액티브층 유전체 그레인의 평균 입경을 Da라 하고 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족하는 적층 세라믹 전자부품을 제공한다. 본 발명에 따르면 유전체층의 그레인의 평균 입경을 조절하여 내습성이 우수한 고용량 적층 세라믹 전자부품의 구현이 가능하다.

Description

적층 세라믹 전자부품 및 이의 제조방법{Laminated ceramic electronic parts and fabricating method thereof}

본 발명은 내습성이 우수한 고용량 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.

최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.

이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.

또한, 유전체층의 박막화를 위해 최근에 미세한 세라믹 분말을 사용하여 유전체층을 형성한 세라믹 전자 부품들이 제조되고 있다.

또한, 전자 부품의 소형 고용량 추세에 따라 용량 비형성부인 커버층의 두께 역시 작아지고 있는 추세이다.

이는 적층 세라믹 전자 부품의 내습 특성에 문제를 야기하게 되어 신뢰성이 저하되는 문제가 있다.

또한, 내습 특성에 문제가 발생함으로 인하여, 적층 세라믹 전자 부품의 가속 수명도 저하되는 문제가 생길 수 있다.

본 발명은 내습성이 우수한 고용량 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.

본 발명의 일 실시형태는 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극;을 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 세라믹 본체의 두께를 t라 하고 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 액티브층 유전체 그레인의 평균 입경을 Da라 하고 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족하는 적층 세라믹 전자부품을 제공한다.

본 발명의 일 실시예에서, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라고 하고 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.11 ≤ Dc1/Dc2 ≤ 2.91을 만족할 수 있다. 본 발명의 일 실시예에서, 상기 Dc1 및 Dc2의 비는 1.56 ≤ Dc1/Dc2 ≤ 2.63을 만족할 수도 있다.

본 발명의 일 실시예에서, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라 하고 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족할 수 있다. 본 발명의 일 실시예에서, 상기 Dc1 및 Dc3의 비는 1.74 ≤ Dc1/Dc3 ≤ 3.59을 만족할 수도 있다.

본 발명의 다른 실시형태는 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극;을 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 세라믹 본체의 두께를 t라 하고 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라 하고 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.11 < Dc1/Dc2 < 2.91을 만족하는 적층 세라믹 전자부품을 제공한다.

본 발명의 일 실시예에서, 상기 Dc1 및 Dc2의 비는 1.56 ≤ Dc1/Dc2 ≤ 2.63을 만족할 수도 있다.

본 발명의 일 실시예에서, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족할 수 있다. 본 발명의 일 실시예에서, 상기 Dc1 및 Dc3의 비는 1.74 ≤ Dc1/Dc3 ≤ 3.59을 만족할 수도 있다.

본 발명의 일 실시예에서, 상기 Dc1 및 Dc2는 1.56 ≤ Dc1/Dc2 ≤ 2.63을 만족하고, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족할 수 있다. 본 발명의 일 실시예에서, 상기 액티브층 유전체 그레인의 평균 입경을 Da라고 하고 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족할 수 있다.

본 발명의 다른 실시형태는 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극;을 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 세라믹 본체의 두께를 t라 하고 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라 하고 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족하는 적층 세라믹 전자부품을 제공한다.

본 발명의 일 실시예에서, 상기 Dc1 및 Dc3의 비는 1.74 ≤ Dc1/Dc3 ≤ 3.59을 만족할 수 있다.

본 발명의 일 실시예에서, 상기 세라믹 본체의 두께를 t라고 하고, 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 액티브층 유전체 그레인의 평균 입경을 Da라 하고 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족할 수 있다.

본 발명의 일 실시예에서, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1 및 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.11 ≤ Dc1/Dc2 ≤ 2.91을 만족할 수 있다. 본 발명의 일 실시예에서, 상기 Dc1 및 Dc2의 비는 1.56 ≤ Dc1/Dc2 ≤ 2.63을 만족할 수도 있다.

본 발명의 다른 실시형태는 세라믹 분말 및 첨가제를 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련하는 단계; 도전성 금속 페이스트를 이용하여 상기 세라믹 그린시트 상에 내부전극 패턴을 형성하는 단계; 및 상기 세라믹 그린시트를 적층하고 소결하여, 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 세라믹 본체의 두께를 t라 하고 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 액티브층 유전체 그레인의 평균 입경을 Da라 하고 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족하는 적층 세라믹 전자부품의 제조 방법을 제공한다.

본 발명의 일 실시예에서, 상기 첨가제의 조성을 조절하여 상기 커버층의 유전체 그레인의 평균 입경을 조절할 수 있다.

본 발명의 일 실시예에서, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라고 하고 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.11 ≤ Dc1/Dc2 ≤ 2.91을 만족할 수 있다.

본 발명의 일 실시예에서, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라고 하고 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족할 수 있다.

상기 커버층은 세라믹 분말 및 첨가제를 포함하며, 상기 첨가제의 조성을 조절함으로써 상기 커버층의 유전체 그레인의 평균 입경을 조절할 수 있다.

본 발명에 따르면 유전체층의 그레인의 평균 입경을 조절하여 내습성이 우수한 고용량 적층 세라믹 전자부품의 구현이 가능하다.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도이다.
도 3은 도 2에서 S 영역의 확대도이다.
도 4는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조 공정도이다.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.

도 2는 도 1의 B-B' 단면도이다.

도 3은 도 2에서 S 영역의 확대도이다.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(1)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(21, 22);을 포함하며, 상기 세라믹 본체(10)는 용량 형성부인 액티브층(A)과 상기 액티브층(A)의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층(C)을 포함하며, 상기 세라믹 본체(10)의 두께를 t라고 하고 상기 커버층(C)의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 액티브층(A) 유전체 그레인의 평균 입경을 Da라 하고 상기 커버층(C)의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족할 수 있다.

이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(1)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(21, 22);을 포함하며, 상기 세라믹 본체(10)는 용량 형성부인 액티브층(A)과 상기 액티브층(A)의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층(C)을 포함하며, 상기 세라믹 본체(10)의 두께를 t 및 상기 커버층(C)의 두께를 T라 할 때, T ≤ t × 0.05를 만족할 수 있다.

상기 유전체층(1)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.

상기 유전체층(1)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(10)의 두께를 t 및 상기 커버층(C)의 두께를 T라 할 때, T ≤ t × 0.05를 만족할 수 있다.

즉, 상기 커버층(C)의 두께는 상기 세라믹 본체(10)의 두께 대비 5% 미만으로서, 초소형 고용량 적층 세라믹 커패시터 구현을 위해 커버층(C)의 두께가 작게 형성될 수 있다.

본 발명의 일 실시형태에서는 상기 커버층(C)의 두께가 상기 세라믹 본체(10)의 두께 대비 5% 미만일 경우에도 내습 특성이 우수한 적층 세라믹 커패시터의 구현이 가능하다.

반면, 상기 커버층(C)의 두께가 상기 세라믹 본체(10)의 두께 대비 5% 이상의 경우에는 커버층(C)의 두께가 충분히 두꺼우므로, 내습 특성 및 가속 수명에 있어서 문제가 발생하지 않을 수 있다.

상기 제1 및 제2 내부전극층(21, 22)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.

한편, 정전 용량 형성을 위해 외부전극(31, 32)이 상기 세라믹 본체(10)의 외측에 형성될 수 있으며, 상기 내부전극층(21, 22)과 전기적으로 연결될 수 있다.

상기 외부전극(31, 32)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.

상기 외부전극(31, 32)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 액티브층(A) 유전체 그레인의 평균 입경을 Da 및 상기 커버층(C)의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족할 수 있다.

상기 액티브층(A) 유전체 그레인의 평균 입경(Da) 및 상기 커버층(C)의 유전체 그레인의 평균 입경(Dc)은 상기 세라믹 본체(10)를 유전체층(1)의 적층 방향으로 절단하여, 도 2에 도시된 주사전자현미경(SEM)으로 추출된 유전체층의 단면 사진을 분석하여 측정할 수 있다. 

예를 들어, ASTM(American Society for Testing and Materials) E112에서 규정하는 평균 그레인 사이즈 표준 측정 방법을 지원하는 그레인 사이즈 측정 소프트웨어를 이용하여 액티브층(A) 유전체 그레인의 평균 입경(Da) 및 커버층(C)의 유전체 그레인의 평균 입경(Dc)을 측정할 수 있다.

상기 액티브층(A) 유전체 그레인의 평균 입경(Da) 및 커버층(C)의 유전체 그레인의 평균 입경(Dc)이 0.7 ≤ Dc/Da ≤ 1.5를 만족하도록 조절함으로써, 본 발명의 일 실시형태에 따른 고용량 적층 세라믹 커패시터는 내습 특성이 우수할 수 있다.

또한, 상기 고용량 적층 세라믹 커패시터는 내습 특성이 우수할 뿐만 아니라 가속 수명도 길어져 신뢰성이 우수할 수 있다.

상기 액티브층(A) 유전체 그레인의 평균 입경(Da) 및 커버층(C)의 유전체 그레인의 평균 입경(Dc)의 비(Dc/Da)가 0.7 미만일 경우에는, 커버층(C)의 유전체 그레인의 평균 입경(Dc)이 작아짐에 따라 소결 개시 온도가 늦어져서 크랙 불량이 발생할 수 있다.

상기 액티브층(A) 유전체 그레인의 평균 입경(Da) 및 커버층(C)의 유전체 그레인의 평균 입경(Dc)의 비(Dc/Da)가 1.5를 초과하는 경우에는 얇은 두께의 커버층(C) 내의 유전체 그레인의 평균 입경(Dc)이 커서 내습 특성이 저하되는 문제가 있을 수 있다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 커버층(C)을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라 하고 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.11 ≤ Dc1/Dc2 ≤ 2.91을 만족할 수 있다.

본 발명의 일 실시형태에서는 상기 커버층(C)을 두께 방향으로 3등분하였으나, 반드시 이에 제한되는 것은 아니며 복수 등분하는 것도 가능할 수 있다.

상기 최외곽층 영역의 유전체 그레인의 평균 입경(Dc1) 및 중간층 영역의 유전체 그레인의 평균 입경(Dc2)의 비가 1.11 ≤ Dc1/Dc2 ≤ 2.91을 만족하도록 조절함으로써, 내습 특성이 우수한 고용량 적층 세라믹 커패시터의 구현이 가능할 수 있다.

또한, 상기 Dc1 및 Dc2의 비가 1.56 ≤ Dc1/Dc2 ≤ 2.63을 만족할 경우, 상기 고용량 적층 세라믹 커패시터는 내습 특성이 우수할 뿐만 아니라 가속 수명도 더욱 길어져 신뢰성이 우수할 수 있다.

상기 최외곽층 영역이라 함은 상기 커버층(C)을 두께 방향으로 3등분하였을 때, 두께 방향의 외측 즉, 상기 세라믹 본체(10)의 상면측에 접하는 일 영역을 의미할 수 있다.

상기 최외곽층 영역의 유전체 그레인의 평균 입경(Dc1) 및 중간층 영역의 유전체 그레인의 평균 입경(Dc2)의 비(Dc1/Dc2)가 1.11 미만일 경우에는 최외곽층 영역의 유전체 그레인의 평균 입경과 중간층 영역의 유전체 그레인의 평균 입경 사이의 차이가 크지 않아, 크랙 불량이 발생할 수 있어 문제가 될 수 있다.

반면, 상기 최외곽층 영역의 유전체 그레인의 평균 입경(Dc1) 및 중간층 영역의 유전체 그레인의 평균 입경(Dc2)의 비(Dc1/Dc2)가 2.91 초과일 경우에는 최외곽층 영역의 유전체 그레인의 평균 입경과 중간층 영역의 유전체 그레인의 평균 입경 사이의 차이가 너무 커서, 내습 특성이 저하되는 문제가 있을 수 있다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 커버층(C)을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라 하고 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족할 수 있다.

상기 최외곽층 영역의 유전체 그레인의 평균 입경(Dc1) 및 최하부층 영역의 유전체 그레인의 평균 입경(Dc3)의 비가 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족하도록 조절함으로써, 내습 특성이 우수한 고용량 적층 세라믹 커패시터의 구현이 가능할 수 있다.

또한, 상기 Dc1 및 Dc3의 비가 1.74 ≤ Dc1/Dc3 ≤ 3.59을 만족하는 경우, 상기 고용량 적층 세라믹 커패시터는 내습 특성이 우수할 뿐만 아니라 가속 수명도 길어져 신뢰성이 우수할 수 있다.

상기 최하부층 영역이라 함은 상기 커버층(C)을 두께 방향으로 3등분하였을 때, 두께 방향의 내측 즉, 상기 세라믹 본체(10)의 용량 형성부인 액티브층(A)에 인접하는 일 영역을 의미할 수 있다.

상기 최외곽층 영역의 유전체 그레인의 평균 입경(Dc1) 및 최하부층 영역의 유전체 그레인의 평균 입경(Dc3)의 비(Dc1/Dc3)가 1.13 미만일 경우에는 최외곽층 영역의 유전체 그레인의 평균 입경과 최하부층 영역의 유전체 그레인의 평균 입경 사이의 차이가 크지 않아, 크랙 불량이 발생할 수 있어 문제가 될 수 있다.

반면, 상기 최외곽층 영역의 유전체 그레인의 평균 입경(Dc1) 및 최하부층 영역의 유전체 그레인의 평균 입경(Dc3)의 비(Dc1/Dc3)가 4.88 초과일 경우에는 최외곽층 영역의 유전체 그레인의 평균 입경과 최하부층 영역의 유전체 그레인의 평균 입경 사이의 차이가 너무 커서, 내습 특성이 저하되는 문제가 있을 수 있다.

상기 커버층(C)은 특별히 제한되지 않으나, 예를 들어 세라믹 분말 및 첨가제를 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 커버층(C)의 각 영역의 유전체 그레인의 평균 입경을 조절하는 방법은 상기 첨가제의 조성을 조절함으로써 수행될 수 있으나, 이에 제한되는 것은 아니다.

한편, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(1)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(21, 22);을 포함하며, 상기 세라믹 본체(10)는 용량 형성부인 액티브층(A)과 상기 액티브층(A)의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층(C)을 포함하며, 상기 세라믹 본체(10)의 두께를 t라 하고 상기 커버층(C)의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 커버층(C)을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라 하고 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.11 ≤ Dc1/Dc2 ≤ 2.91을 만족할 수 있다.

상기 커버층은 세라믹 분말 및 첨가제를 포함할 수 있으며, 상기 첨가제의 조성을 조절함으로써 상기 커버층의 유전체 그레인의 평균 입경을 조절할 수 있다.

본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품에 있어서, 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 설명과 중복된 부분은 여기서 생략하도록 한다.

본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(1)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(21, 22);을 포함하며, 상기 세라믹 본체(10)는 용량 형성부인 액티브층(A)과 상기 액티브층(A)의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층(C)을 포함하며, 상기 세라믹 본체(10)의 두께를 t라 하고 상기 커버층(C)의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 커버층(C)을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라 하고 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족할 수 있다.

상기 액티브층(A) 유전체 그레인의 평균 입경을 Da 및 상기 커버층(C)의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족하며, 상기 커버층(C)의 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.11 ≤ Dc1/Dc2 ≤ 2.91을 만족할 수 있다.

본 발명의 다른 실시형태에 따르면, 상기 세라믹 본체(10)의 두께를 t 및 상기 커버층(C)의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 0.7 ≤ Dc/Da ≤ 1.5의 관계를 만족하며, 1.11 ≤ Dc1/Dc2 ≤ 2.91의 관계 및 1.13 ≤ Dc1/Dc3 ≤ 4.88의 관계를 만족함으로써, 내습 특성이 우수한 고용량 적층 세라믹 커패시터를 구현할 수 있다.

또한, 1.56 ≤ Dc1/Dc2 ≤ 2.63의 관계 및 1.74 ≤ Dc1/Dc3 ≤ 3.59의 관계를 만족함으로써, 상기 고용량 적층 세라믹 커패시터는 내습 특성이 우수할 뿐만 아니라 가속 수명도 길어져 신뢰성이 더 우수할 수 있다.

상기 커버층(C)은 세라믹 분말 및 첨가제를 포함할 수 있으며, 상기 첨가제의 조성을 조절함으로써 상기 커버층의 유전체 그레인의 평균 입경을 조절할 수 있다.

본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품에 있어서, 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 설명과 중복된 부분은 여기서 생략하도록 한다.

도 4는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조 공정도이다.

도 4를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 세라믹 분말 및 첨가제를 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련하는 단계; 도전성 금속 페이스트를 이용하여 상기 세라믹 그린시트 상에 내부전극 패턴을 형성하는 단계; 및 상기 세라믹 그린시트를 적층하고 소결하여, 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 세라믹 본체의 두께를 t라 하고 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 액티브층 유전체 그레인의 평균 입경을 Da라 하고 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족할 수 있다.

본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 우선 세라믹 분말 및 첨가제를 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련할 수 있다.

상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.

다음으로, 도전성 금속 페이스트를 이용하여 상기 세라믹 그린시트 상에 내부전극 패턴을 형성할 수 있다.

다음으로, 상기 내부전극 패턴이 형성된 그린시트를 적층하고 소결하여, 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하는 세라믹 본체를 형성할 수 있다.

본 발명의 다른 실시형태에 따른 제조방법에 의해 제조된 적층 세라믹 전자부품의 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 세라믹 본체의 두께를 t 및 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 액티브층 유전체 그레인의 평균 입경을 Da 및 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족할 수 있다.

상기 커버층은 세라믹 분말 및 첨가제를 포함할 수 있으며, 상기 첨가제의 조성을 조절함으로써 상기 커버층의 유전체 그레인의 평균 입경을 조절할 수 있다.

그 외 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.

이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.

본 실시예는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하는 적층 세라믹 캐패시터에 대해, 세라믹 본체의 두께(t), 커버층의 두께(T), 액티브층 유전체 그레인의 평균 입경(Da), 커버층의 유전체 그레인의 평균 입경(Dc) 및 Dc1, Dc2, Dc3 값에 따른 내습 특성 및 고온 가속 수명 향상 여부를 시험하기 위해 수행되었다.

본 실시예에 따른 적층 세라믹 캐패시터는 하기와 같은 단계로 제작되었다.

우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층(1)을 형성하게 된다.

다음으로, 내부전극용 도전성 페이스트를 마련한 후, 상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 190 내지 250층 적층하여 적층체를 만들었다.

특히, 상기 그린시트 내에 티탄산바륨(BaTiO3)과 함께 포함되는 첨가제의 조성을 조절함으로써 커버층의 유전체 그레인의 평균 입경을 다양하게 변화시켜 조절하면서 상기 적층체를 제작하였다.

이후 압착, 절단하여 0603 규격의 Size의 칩을 만들며, 상기 칩을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.

다음으로, 외부전극, 도금 등의 공정을 거쳐 적층 세라믹 캐패시터로 제작하였다.

아래의 표 1은 커버층의 두께(T)와 세라믹 본체의 두께(t)의 비에 따른 크랙 발생 여부, 내습 특성 및 고온 가속 수명을 비교한 표이다.

시료 N0. 커버층의 두께(T) / 세라믹 본체의 두께(t) Dc/Da Dc1
(nm)
Dc2
(nm)
Dc3
(nm)
Dc1/Dc2 Dc1/Dc3 크랙
발생
여부
내습 특성 고온 가속 수명
*1 0.040 1.53 72.6 72.8 71.4 0.997 1.017 O NG 4h *2 0.045 1.59 640.0 200.0 182.9 1.002 1.007 O NG 5h *3 0.050 1.57 250.0 200.0 45.5 1.034 1.019 O NG 4h *4 0.060 1.63 312.5 250.0 71.4 0.995 1.011 X OK 12h *5 0.070 1.72 800.0 250.0 228.6 1.033 1.024 X OK 13h *6 0.080 1.69 312.5 250.0 56.8 0.988 1.016 X OK 13h

상기 [표 1]을 참조하면, 커버층의 두께(T)와 세라믹 본체의 두께(t)의 비가 0.05 이하인 시료 1 내지 3의 경우 Dc/Da 의 비가 1.5를 초과하여 본 발명의 수치 범위를 벗어나는 경우 내습특성이 저하됨을 알 수 있다. 또한, Dc1/Dc2 및 Dc1/Dc3의 비가 본 발명의 수치 범위를 벗어나는 경우 크랙이 발생하고 가속 수명이 단축되는 문제가 있음을 알 수 있다.

반면, 상기 커버층의 두께(T)와 세라믹 본체의 두께(t)의 비가 0.05 초과인 시료 4 내지 6의 경우 Dc/Da, Dc1/Dc2 및 Dc1/Dc3의 비가 본 발명의 수치 범위를 벗어나는 경우에도 크랙, 내습 특성 및 고온 가속 수명에서 문제가 없음을 알 수 있다.

본 발명의 특징은 커버층의 두께가 상대적으로 얇아서 커버층의 두께(T)와 세라믹 본체의 두께(t)의 비(T/t)가 0.05 이하인 경우에 Dc/Da, Dc1/Dc2 및 Dc1/Dc3의 비를 조절하여 적층 세라믹 전자부품의 크랙 발생을 방지하고, 내습 특성 및 고온 가속 수명을 향상시키는 것이다.

아래의 표 2는 커버층의 두께(T)와 세라믹 본체의 두께(t)의 비(T/t)가 0.05 이하인 경우에 Dc/Da, Dc1/Dc2 및 Dc1/Dc3의 비에 따른 크랙 발생 여부, 내습 특성 및 고온 가속 수명을 비교한 표이다.

시료 N0. 커버층의 두께(T) / 세라믹 본체의 두께(t) Dc/Da Dc1
(nm)
Dc2
(nm)
Dc3
(nm)
Dc1/Dc2 Dc1/Dc3 크랙
발생
여부
내습 특성 고온 가속 수명
*7 0.04 0.5 289 86.8 52.6 3.329 5.494 O OK 3.5h *8 0.04 0.6 288 92.2 57.1 3.124 5.044 O OK 4.5h 9 0.04 0.7 291 128 63.9 2.273 4.554 X OK 125h 10 0.04 1.0 288 132 71.2 2.182 4.045 X OK 12.5h 11 0.04 1.3 336 144 89.8 2.333 3.742 X OK 12h 12 0.04 1.5 375 147 94.5 2.551 3.968 X OK 13h *13 0.04 1.7 487 151 96.7 3.225 5.036 X NG 4.0h *14 0.04 1.8 529 162 97.1 3.265 5.448 X NG 3.5h 15 0.048 0.7 83.2 75.2 73.1 1.106 1.138 X OK 10h 16 0.048 0.9 127.4 81.8 73.2 1.557 1.740 X OK 12h 17 0.048 1.0 169.2 83.4 73.7 2.029 2.296 X OK 12h 18 0.048 1.1 181.3 84.8 73.9 2.138 2.453 X OK 13.5h 19 0.048 1.3 267.4 101.4 74.4 2.637 3.594 X OK 12.5h 20 0.048 1.4 348.1 121.6 76.3 2.863 4.562 X OK 11h 21 0.048 1.5 379.7 130.3 77.8 2.914 4.880 X OK 11h *22 0.048 1.6 422.6 139.2 77.3 3.036 5.467 X NG 4.5h *23 0.048 1.7 467.9 144.3 76.9 3.243 6.085 X NG 4.0h *24 0.048 1.7 534.5 151.7 77.3 3.523 6.915 X NG 4.5h *25 0.048 1.8 613.3 178.8 77.4 3.430 7.924 X NG 3.5h

*: 비교예

상기의 [표 2]를 통해서 알 수 있듯이, Dc/Da, Dc1/Dc2 및 Dc1/Dc3의 비가 본 발명의 상기의 [표 2]를 참조하면, 본 발명의 일 실시예에 따른 시료 9 내지 12의 경우, 0.7 ≤ Dc/Da ≤ 1.5를 만족하며, 크랙이 발생하지 않고, 내습 특성이 우수하고, 고온 가속 수명도 양호함을 알 수 있다.

반면, Dc/Da가 0.7 미만인 비교예에 해당하는 시료 7 및 8의 경우, 내습 특성은 양호하였으나, 크랙이 발생하고 가속 수명이 단축되어 신뢰성이 낮음을 알 수 있다.

또한, Dc/Da가 1.5 초과인 비교예에 해당하는 시료 13 및 14의 경우, 크랙은 발생하지 않았으나, 내습 특성이 불량하고 가속 수명이 짧아서 신뢰성이 낮음을 알 수 있다.

한편, 1.11 ≤ Dc1/Dc2 ≤ 2.91의 관계 또는 1.13 ≤ Dc1/Dc3 ≤ 4.88의 관계를 만족하는 본 발명의 일실시예에 따른 시료 15 내지 21의 경우, 내습 특성이 우수한 고용량 적층 세라믹 커패시터를 구현할 수 있다.

특히, 1.56 ≤ Dc1/Dc2 ≤ 2.63의 관계 및 1.74 ≤ Dc1/Dc3 ≤ 3.59의 관계를 만족하는 시료 16 내지 19의 경우, 내습 특성이 우수할 뿐만 아니라 가속 수명도 상대적으로 더 길어져서 신뢰성이 더 우수함을 알 수 있다.

반면, Dc1/Dc2가 2.91을 초과하고, Dc1/Dc3가 4.88을 초과하는 시료 22 내지 25의 경우, 크랙은 발생하지 않았지만, 내습 특성이 불량하고 가속 수명이 짧아서 신뢰성에 문제가 있음을 알 수 있다.

결론적으로, 세라믹 본체의 두께(t) 및 커버층의 두께(T)의 비가 T ≤ t × 0.05를 만족할 경우, 0.7 ≤ Dc/Da ≤ 1.5의 관계를 만족하거나, 1.11 ≤ Dc1/Dc2 ≤ 2.91의 관계 또는 1.13 ≤ Dc1/Dc3 ≤ 4.88의 관계를 만족하는 본 발명의 실시예들에 따르면, 크랙 발생을 방지하고, 내습 특성이 우수한 고용량 적층 세라믹 커패시터를 구현할 수 있다.

또한, 상기 고용량 적층 세라믹 커패시터는 내습 특성이 우수할 뿐만 아니라 가속 수명도 길어져 신뢰성이 우수할 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

1: 유전체 층 21, 22: 제1 및 제2 내부전극
31, 32: 외부 전극 10: 세라믹 본체
A: 액티브층 C: 커버층
T: 커버층의 두께 t: 세라믹 본체의 두께
Da: 액티브층의 유전체 그레인의 평균 입경
Dc: 커버층의 유전체 그레인의 평균 입경
Dc1: 커버층의 최외곽층 영역의 유전체 그레인의 평균 입경
Dc2: 커버층의 중간층 영역의 유전체 그레인의 평균 입경
Dc3: 커버층의 최하부층 영역의 유전체 그레인의 평균 입경

Claims (20)

  1. 유전체층을 포함하는 세라믹 본체; 및
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극;을 포함하며,
    상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 세라믹 본체의 두께를 t라 하고 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 액티브층 유전체 그레인의 평균 입경을 Da라 하고 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족하고,
    상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라고 하고 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.106 ≤ Dc1/Dc2 ≤ 2.914을 만족하는 적층 세라믹 전자부품.
  2. 삭제
  3. 제1항에 있어서,
    상기 Dc1 및 Dc2의 비는 1.56 ≤ Dc1/Dc2 ≤ 2.63을 만족하는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라 하고 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족하는 적층 세라믹 전자부품.
  5. 제4항에 있어서,
    상기 Dc1 및 Dc3의 비는 1.74 ≤ Dc1/Dc3 ≤ 3.59을 만족하는 적층 세라믹 전자부품.
  6. 유전체층을 포함하는 세라믹 본체; 및
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극;을 포함하며,
    상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 세라믹 본체의 두께를 t라고 하고 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라고 하고 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.106 ≤ Dc1/Dc2 ≤ 2.914을 만족하는 적층 세라믹 전자부품.
  7. 제6항에 있어서,
    상기 Dc1 및 Dc2의 비는 1.56 ≤ Dc1/Dc2 ≤ 2.63을 만족하는 적층 세라믹 전자부품.
  8. 제6항에 있어서,
    상기 커버층을 두께 방향으로 3등분하였을 경우, 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족하는 적층 세라믹 전자부품.
  9. 제8항에 있어서,
    상기 Dc1 및 Dc3의 비는 1.74 ≤ Dc1/Dc3 ≤ 3.59을 만족하는 적층 세라믹 전자부품.
  10. 제6항에 있어서,
    상기 Dc1 및 Dc2는 1.56 ≤ Dc1/Dc2 ≤ 2.63을 만족하고,
    상기 커버층을 두께 방향으로 3등분하였을 경우, 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족하는 적층 세라믹 전자부품.
  11. 제10항에 있어서,
    상기 액티브층 유전체 그레인의 평균 입경을 Da라고 하고 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족하는 적층 세라믹 전자부품.
  12. 유전체층을 포함하는 세라믹 본체; 및
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극;을 포함하며,
    상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라고 하고 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족하는 적층 세라믹 전자부품.
  13. 제12항에 있어서,
    상기 Dc1 및 Dc3의 비는 1.74 ≤ Dc1/Dc3 ≤ 3.59을 만족하는 적층 세라믹 전자부품.
  14. 제12항에 있어서,
    상기 세라믹 본체의 두께를 t라고 하고, 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 액티브층 유전체 그레인의 평균 입경을 Da라 하고 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족하는 적층 세라믹 전자부품.
  15. 제12항에 있어서,
    상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1 및 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.11 ≤ Dc1/Dc2 ≤ 2.91을 만족하는 적층 세라믹 전자부품.
  16. 제15항에 있어서,
    상기 Dc1 및 Dc2의 비는 1.56 ≤ Dc1/Dc2 ≤ 2.63을 만족하는 적층 세라믹 전자부품.
  17. 세라믹 분말 및 첨가제를 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련하는 단계;
    도전성 금속 페이스트를 이용하여 상기 세라믹 그린시트 상에 내부전극 패턴을 형성하는 단계; 및
    상기 세라믹 그린시트를 적층하고 소결하여, 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하는 세라믹 본체를 형성하는 단계;를 포함하며,
    상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 세라믹 본체의 두께를 t라 하고 상기 커버층의 두께를 T라 할 때, T ≤ t × 0.05를 만족하고, 상기 액티브층 유전체 그레인의 평균 입경을 Da라 하고 상기 커버층의 유전체 그레인의 평균 입경을 Dc라 할 때, 0.7 ≤ Dc/Da ≤ 1.5를 만족하고,
    상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라고 하고 중간층 영역의 유전체 그레인의 평균 입경을 Dc2라 할 때, 1.106 ≤ Dc1/Dc2 ≤ 2.914을 만족하는 적층 세라믹 전자부품의 제조 방법.
  18. 제17항에 있어서,
    상기 첨가제의 조성을 조절하여 상기 커버층의 유전체 그레인의 평균 입경을 조절하는 적층 세라믹 전자부품의 제조 방법.
  19. 삭제
  20. 제17항에 있어서,
    상기 커버층을 두께 방향으로 3등분하였을 경우, 최외곽층 영역의 유전체 그레인의 평균 입경을 Dc1이라고 하고 최하부층 영역의 유전체 그레인의 평균 입경을 Dc3라 할 때, 1.13 ≤ Dc1/Dc3 ≤ 4.88을 만족하는 적층 세라믹 전자부품의 제조 방법.
KR1020120079526A 2012-07-20 2012-07-20 적층 세라믹 전자부품 및 이의 제조방법 KR101771728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120079526A KR101771728B1 (ko) 2012-07-20 2012-07-20 적층 세라믹 전자부품 및 이의 제조방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120079526A KR101771728B1 (ko) 2012-07-20 2012-07-20 적층 세라믹 전자부품 및 이의 제조방법
JP2012269549A JP2014022721A (ja) 2012-07-20 2012-12-10 積層セラミック電子部品及びその製造方法
CN201210532183.2A CN103578762B (zh) 2012-07-20 2012-12-11 层压式陶瓷电子元件及其制造方法
US13/839,781 US9076596B2 (en) 2012-07-20 2013-03-15 Laminated ceramic electronic component having a cover layer with dielectric grains and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20140012493A KR20140012493A (ko) 2014-02-03
KR101771728B1 true KR101771728B1 (ko) 2017-08-25

Family

ID=49946372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120079526A KR101771728B1 (ko) 2012-07-20 2012-07-20 적층 세라믹 전자부품 및 이의 제조방법

Country Status (4)

Country Link
US (1) US9076596B2 (ko)
JP (1) JP2014022721A (ko)
KR (1) KR101771728B1 (ko)
CN (1) CN103578762B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5271377B2 (ja) * 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
JP5462962B1 (ja) * 2013-01-31 2014-04-02 太陽誘電株式会社 積層セラミックコンデンサ
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
JP6374237B2 (ja) * 2014-07-01 2018-08-15 太陽誘電株式会社 積層コンデンサ
JP6585340B2 (ja) * 2014-10-09 2019-10-02 京セラ株式会社 積層型電子部品およびその実装構造体
JP6525669B2 (ja) 2015-03-27 2019-06-05 Tdk株式会社 積層セラミック電子部品
JP6578703B2 (ja) * 2015-03-31 2019-09-25 Tdk株式会社 積層セラミック電子部品
KR101963281B1 (ko) * 2016-12-14 2019-03-28 삼성전기주식회사 인덕터
KR20180071842A (ko) * 2016-12-20 2018-06-28 삼성전기주식회사 전자부품
JP2019029422A (ja) 2017-07-26 2019-02-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2019033243A (ja) 2017-08-08 2019-02-28 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6469899B2 (ja) * 2018-01-15 2019-02-13 太陽誘電株式会社 積層コンデンサ
KR102121580B1 (ko) 2018-10-02 2020-06-10 삼성전기주식회사 적층 세라믹 커패시터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032833A (ja) * 2007-07-26 2009-02-12 Taiyo Yuden Co Ltd 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
WO2012077585A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354370A (ja) * 1998-06-10 1999-12-24 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP2003133164A (ja) * 2001-10-29 2003-05-09 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
US6780494B2 (en) * 2002-03-07 2004-08-24 Tdk Corporation Ceramic electronic device and method of production of same
JP2003309039A (ja) * 2002-04-17 2003-10-31 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および積層セラミック電子部品
KR101108958B1 (ko) * 2003-02-25 2012-01-31 쿄세라 코포레이션 적층 세라믹 콘덴서 및 그 제조방법
JP4182007B2 (ja) * 2004-01-30 2008-11-19 Tdk株式会社 積層セラミックコンデンサ
JP4859593B2 (ja) * 2005-09-27 2012-01-25 京セラ株式会社 積層セラミックコンデンサおよびその製法
JP2007173480A (ja) * 2005-12-21 2007-07-05 Tdk Corp 積層型電子部品およびその製造方法
JP2007243040A (ja) * 2006-03-10 2007-09-20 Tdk Corp 積層セラミック電子部品
KR20110065623A (ko) * 2009-12-10 2011-06-16 삼성전기주식회사 적층 세라믹 커패시터
JP5141708B2 (ja) * 2010-03-29 2013-02-13 Tdk株式会社 電子部品および電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032833A (ja) * 2007-07-26 2009-02-12 Taiyo Yuden Co Ltd 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
WO2012077585A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層セラミック電子部品

Also Published As

Publication number Publication date
JP2014022721A (ja) 2014-02-03
CN103578762A (zh) 2014-02-12
CN103578762B (zh) 2018-05-04
KR20140012493A (ko) 2014-02-03
US20140022692A1 (en) 2014-01-23
US9076596B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
KR101892792B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6812477B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP6632808B2 (ja) 積層セラミックコンデンサ
US9129752B2 (en) Ceramic electronic component and method of manufacturing the same
KR102202487B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9036328B2 (en) Multilayer ceramic electronic component
US8390983B2 (en) Multilayer ceramic capacitor
US10340086B2 (en) Multilayer ceramic capacitor and board having the same
KR100351039B1 (ko) 모놀리식 세라믹 전자부품 및 상기 모놀리식 세라믹전자부품의 제조방법
KR101570459B1 (ko) 세라믹 전자부품의 제조방법 및 세라믹 전자부품
KR101141417B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101843182B1 (ko) 적층 세라믹 전자부품
US10373762B2 (en) Multilayer ceramic capacitor and board having the same
US7859823B2 (en) Multi-layered ceramic electronic component
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
CN104103419B (zh) 多层陶瓷电容器及其制造方法
KR20030029499A (ko) 도전성 페이스트, 적층 세라믹 전자부품의 제조방법 및적층 세라믹 전자부품
US9087639B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN108257779B (zh) 层叠陶瓷电子部件
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
US9502177B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
JP5930705B2 (ja) 積層セラミック電子部品及びその製造方法
US8437115B2 (en) Multilayer ceramic electronic component
JP6370744B2 (ja) 積層セラミックコンデンサ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant