KR20220121025A - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20220121025A
KR20220121025A KR1020210024912A KR20210024912A KR20220121025A KR 20220121025 A KR20220121025 A KR 20220121025A KR 1020210024912 A KR1020210024912 A KR 1020210024912A KR 20210024912 A KR20210024912 A KR 20210024912A KR 20220121025 A KR20220121025 A KR 20220121025A
Authority
KR
South Korea
Prior art keywords
capacitor
dielectric layer
electronic component
internal electrode
margin
Prior art date
Application number
KR1020210024912A
Other languages
English (en)
Inventor
안혁순
백승인
홍지수
장은하
전희선
박재성
이제희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210024912A priority Critical patent/KR20220121025A/ko
Priority to US17/500,203 priority patent/US11791103B2/en
Priority to CN202111579198.XA priority patent/CN114974887A/zh
Publication of KR20220121025A publication Critical patent/KR20220121025A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 제1 방향으로 서로 대향하는 제1 면 및 제2 면, 제2 방향으로 서로 대향하는 제3 면 및 제4 면 및 제3 방향으로 서로 대향하는 제5 면 및 제6 면을 포함하고, 유전체층 및 상기 유전체층을 사이에 두고 제3 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하는 용량부 및 상기 용량부의 제3 면 상에 배치되는 제1 마진부 및 상기 용량부의 제4 면 상에 배치되는 제2 마진부를 포함하는 세라믹 바디; 상기 제1 내부 전극과 연결되는 제1 외부 전극; 및 상기 제2 내부 전극과 연결되는 제2 외부 전극;을 포함하며, 하기 일반식 1을 만족할 수 있다.
[일반식 1]
-0.1 ≤ (Tm-Ta)/Ta
상기 일반식 1에서 Tm은 마진부의 중앙 영역의 평균 높이이고, Ta는 용량부의 제2 방향의 외각 영역의 평균 높이이다.

Description

적층 세라믹 전자부품{MULTI-LAYER CERAMIC ELECTRONIC COMPONENT}
본 발명은 적층 세라믹 전자부품에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 전자부품도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
적층 세라믹 전자부품은 유전체 세라믹, 내부 전극 및 외부 전극을 포함하며, 동시 소성에 의해 제조하는 것이 일반적이다. 하지만, 동시 소성을 통해 적층 세라믹 전자부품을 제조하는 경우, 유전체층의 세라믹 성분과 내부 전극의 금속 성분은 소성 과정에서 서로 상이한 거동을 보이게 된다. 구체적으로 세라믹 성분과 금속 성분은 소성 시 수축 개시 온도가 서로 상이하며, 수축율 또한 상이한 경우가 많다.
이러한 소성 수축의 차이는 전자부품의 형상 변형을 야기하게 되며, 이로 인해 쇼트나 마진부 등의 들뜸 등의 불량이 발생할 수 있음은 물론, 용량을 형성하는 유전체층의 그레인 및 그레인 바운더리 등에 영향을 미쳐 적층 세라믹 전자부품의 전기적 특성을 저하시킬 수 있다. 이는 적층 세라믹 전자부품의 크기가 작아질수록 더욱 큰 문제를 야기하게 되며, 신뢰성과 품질 및 수율 저하를 발생시키는 문제점이 있다.
본 발명의 여러 목적 중 하나는 적층 세라믹 전자부품의 구조 상의 변형을 억제하는 것이다.
본 발명의 여러 목적 중 하나는 적층 세라믹 전자부품의 쇼트율을 저감시키는 것이다.
본 발명의 여러 목적 중 하나는 내전압 특성이 향상된 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 여러 목적 중 하나는 신뢰성이 우수한 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 제1 방향으로 서로 대향하는 제1 면 및 제2 면, 제2 방향으로 서로 대향하는 제3 면 및 제4 면 및 제3 방향으로 서로 대향하는 제5 면 및 제6 면을 포함하고, 유전체층 및 상기 유전체층을 사이에 두고 제3 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하는 용량부 및 상기 용량부의 제3 면 상에 배치되는 제1 마진부 및 상기 용량부의 제4 면 상에 배치되는 제2 마진부를 포함하는 세라믹 바디; 상기 제1 내부 전극과 연결되는 제1 외부 전극; 및 상기 제2 내부 전극과 연결되는 제2 외부 전극;을 포함하며, 하기 일반식 1을 만족할 수 있다.
[일반식 1]
-0.1 ≤ (Tm-Ta)/Ta
상기 일반식 1에서 Tm은 마진부의 중앙 영역의 평균 높이이고, Ta는 용량부의 제2 방향의 외각 영역의 평균 높이이다.
본 발명의 여러 효과 중 하나는 적층 세라믹 전자부품의 구조적 변형을 억제할 수 있는 것이다.
본 발명의 여러 효과 중 하나는 적층 세라믹 전자부품의 쇼트율을 저감시킬 수 있는 것이다.
본 발명의 여러 효과 중 하나는 내전압 특성이 향상된 적층 세라믹 전자부품을 제공할 수 있는 것이다.
본 발명의 여러 효과 중 하나는 적층 세라믹 전자부품의 신뢰성을 향상시킬 수 있는 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 2는 도 1의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 3은 도 1의 I-I'에 따른 단면도이다.
도 4는 도 1의 II-II'에 따른 단면도이다.
도 5는 도 4의 A 영역에 대한 확대도이다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 적층 세라믹 전자부품의 (Tm-Ta)/Ta의 변화에 따른 내전압 및 용량부의 중앙 영역의 유전체층의 그레인의 평균 입경의 관계를 나타내는 그래프이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 이는 본 명세서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시예의 다양한 변경 (modifications), 균등물 (equivalents), 및/또는 대체물 (alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조부호가 사용될 수 있다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명할 수 있다.
본 명세서에서, "가진다", "가질 수 있다", "포함한다", 또는 "포함할 수 있다" 등의 표현은 해당 특징 (예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
본 명세서에서, "A 또는 B", "A 또는/및 B 중 적어도 하나", 또는 "A 또는/및 B 중 하나 또는 그 이상" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B", "A 및 B 중 적어도 하나", 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.
도면에서, X 방향은 제1 방향, L 방향 또는 길이 방향, Y 방향은 제2 방향, W 방향 또는 폭 방향, Z 방향은 제3 방향, T 방향 또는 두께 방향으로 정의될 수 있다.
본 발명은 적층 세라믹 전자부품(100)에 관한 것이다. 도 1 내지 도 5는 본 발명의 일 실시예에 따른 적층 세라믹 전자부품(100)을 개략적으로 나타내는 도면이다. 도 1 내지 도 5를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 제1 방향으로 서로 대향하는 제1 면 및 제2 면, 제2 방향으로 서로 대향하는 제3 면 및 제4 면 및 제3 방향으로 서로 대향하는 제5 면 및 제6 면을 포함하고, 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 제3 방향으로 적층된 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하는 용량부(120) 및 상기 용량부(120)의 제3 면 상에 배치되는 제1 마진부(113) 및 상기 용량부(120)의 제4 면 상에 배치되는 제2 마진부(112)를 포함하는 세라믹 바디(110); 상기 제1 내부 전극(121)과 연결되는 제1 외부 전극(131); 및 상기 제2 내부 전극(122)과 연결되는 제2 외부 전극(132);을 포함할 수 있다.
이 때, 상기 적층 세라믹 전자부품(100)은 하기 일반식 1을 만족할 수 있다.
[일반식 1]
-0.1 ≤ (Tm-Ta)/Ta
상기 일반식 1에서 Tm은 마진부의 중앙 영역의 평균 높이이고, Ta는 용량부의 제2 방향의 외각 영역의 평균 높이이다.
본 명세서에서, 마진부의 「중앙 영역」이란, 마진부의 제2 방향의 중앙 영역을 의미할 수 있으며, 마진부의 외측면으로부터 상기 마진부의 제2 방향의 평균 두께의 1/2만큼 내측으로 들어간 영역을 의미할 수 있다. 도 4는 도 1의 II-II'에 대한 단면도이고, 도 5는 도 4의 A 영역의 확대도이다. 도 4 및 도 5를 참조하면, 마진부(113, 112)의 평균 두께를 2×W라 하면 상기 마진부(113, 112)의 외측면으로부터 W의 거리의 지점(m)을 지나는 가상선과 세라믹 바디의 중심을 지나는 Y축 방향의 가상선(CY)가 만나는 마진부(113, 112)의 영역을 마진부의 중앙 영역이라 할 수 있다. 또한, 본 명세서에서 용량부의 「외각 영역」이란, 상기 용량부의 제2 방향의 양 면 측으로 치우친 영역을 의미할 수 있으며, 상기 용량부의 제2 방향의 어느 한 면으로부터 W 만큼 내측으로 들어간 지점(a)을 지나는 가상선 상의 영역을 의미할 수 있다. 도 5를 참조하면, 상기 용량부의 제1 내부 전극(121) 및 제2 내부 전극(122)의 제2 방향의 끝단을 이은 가상의 선으로부터 W의 거리에 위치하는 용량부의 영역을 용량부의 외각 영역이라 할 수 있다.
본 명세서에서 마진부(113, 112)의 중앙 영역의 높이는 상기 마진부(113, 112)의 중앙 영역에 대해 제3 방향(Z 방향)으로 측정한 값일 수 있으며, 제3 방향(Z 방향)의 일측으로부터 제3 방향(Z 방향)의 타측으로의 최단 수직 거리를 의미할 수 있다. 또한 상기 중앙영역의 평균 높이는 Y축에 대하여 수직이며, 상기 마진부(113, 112)의 중앙 영역을 지나는 절단면에 대해서 X축 방향으로 등간격의 10곳에서 측정한 값의 산술 평균일 수 있다. 보다 구체적으로는, 오차를 줄이기 위해 제1 방향의 양면에 해당하는 곳을 제외하고 10곳을 측정하여 평균을 낼 수 있으며, 이 경우 상기 절단면을 X축 방향으로 12등분한 후 내측의 10곳의 측정값을 평균내어 평균 높이를 구할 수 있다. 또한, 용량부(120)의 제2 방향의 외각 영역의 평균 높이는 상기 마진부(113, 112)의 중앙 영역과 동일한 방법으로 측정한 값일 수 있으며, Y축에 대하여 수직이며, 상기 용량부(120)의 제2 방향의 외각 영역을 지나는 절단면에 대해서 X축 방향으로 등간격의 10곳에서 측정한 값의 산술 평균일 수 있다. 본 발명에 따른 적층 세라믹 전자부품(100)은 마진부(113, 112)의 중앙 영역의 평균 높이와 용량부(120)의 제2 방향의 외각 영역의 평균 높이가 상기 일반식 1을 만족하도록 하여 용량부(120)와 마진부(113, 112)의 소성 수축의 차이로 인한 구조 변형을 최소화 할 수 있다.
하나의 예시에서, 상기 일반식 1의 (Tm-Ta)/Ta의 상한은 0 이하일 수 있다. 상기 일반식 1의 (Tm-Ta)/Ta은, 예를 들어 0 이하, 0.01 이하, 0.015 이하 또는 0.02 이하일 수 있으나, 이에 제한되는 것은 아니다. 상기 일반식 1의 (Tm-Ta)/Ta의 비율이 상기 범위를 만족하도록 함으로써 용량부(120)의 외각에 국부적으로 압축 응력이 형성되고, 용량부(120) 외각 영역의 유전체 그레인의 크기를 감소시킬 수 있다. 이를 통해 상대적으로 저항이 높은 그레인 바운더리의 분율을 증가시킬 수 있으며, 내전압 특성을 향상시킬 수 있다.
본 발명의 일 실시예에서, 적층 세라믹 전자부품(100)의 세라믹 바디(110)는 용량부(120), 제1 마진부(113) 및 제2 마진부(112)를 포함할 수 있다.
상기 세라믹 바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 세라믹 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 세라믹 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 상기 세라믹 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다. 상기 세라믹 바디(110)는 필요에 따라 모서리가 각지지 않게 라운드 처리 되어 있을 수 있다. 상기 라운드 처리는 예를 들어 베럴 연마 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.
본 발명에 따른 적층 세라믹 전자부품(100)의 용량부(120)는 유전체층(111), 제1 내부 전극(121) 및 제2 내부 전극(122)이 교대로 적층되어 있을 수 있다. 상기 유전체층(111), 제1 내부 전극(121) 및 제2 내부 전극(122)은 제3 방향(Z 방향)으로 적층되어 있을 수 있다. 용량부(120)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시예에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용하거나, (Ba1-xCax)(Ti1-y(Zr, Sn, Hf)y)O3 (단, 0≤x≤1, 0≤y≤0.5)로 표시되는 성분 등을 사용할 수 있다. 또한, 상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 용량부(120)의 유전체층(111)은 유전체 그레인을 포함할 수 있다. 또한, 상기 유전체층(111)은 2 이상의 그레인 사이에 배치되는 그레인 바운더리를 포함할 수 있다. 상기 그레인은 그레인 바운더리에 의해 구분될 수 있다.
본 발명의 일 예시에서, 본 발명에 따른 적층 세라믹 전자부품(100)의 용량부(120)의 중앙 영역의 유전체층(111)의 그레인의 평균 입경(Gc)에 대한 상기 용량부(120)의 제2 방향의 외각 영역의 그레인의 평균 입경(Gm)의 비율(Gm/Gc)은 0.9 초과일 수 있다. 상기 용량부(120)의 중앙 영역은, 적층 세라믹 전자부품(100)의 중심 근처의 영역을 의미할 수 있으며, X축 방향의 중심, Y축 방향의 중심 및 Z 축 방향의 중심이 교차하는 영역을 의미할 수 있다.
또한, 용량부(120)의 중앙 영역의 유전체층(111)의 그레인의 평균 입경(Gc)에 대한 상기 용량부(120)의 제2 방향의 외각 영역의 그레인의 평균 입경(Gm)의 비율(Gm/Gc)은 1.3 미만일 수 있다. 상기 용량부(120)의 중앙 영역의 유전체층(111)의 그레인의 평균 입경(Gc)에 대한 상기 용량부(120)의 제2 방향의 외각 영역의 그레인의 평균 입경(Gm)의 비율(Gm/Gc)이 상기 범위를 벗어나는 경우 용량부(120)의 중앙 영역과 용량부(120)의 제2 방향의 외각 영역 사이의 응력이 증가하여 형상 변화를 초래할 수 있으며, 쇼트 등이 발생할 수 있다.
본 명세서에서 그레인의 「평균 입경」은 적층 세라믹 전자부품(100)의 용량부(120)의 XZ 단면의 10곳에서 측정한 입경의 산술 평균일 수 있다. 상기 10곳의 위치는 적층 세라믹 전자부품(100)의 Y축에 수직이면서 중심을 지나는 절단면에 대해서 X축 방향으로 등간격의 10곳에서 측정한 값의 산술 평균일 수 있다. 상기 그레인의 입경은 주사전자현미경(SEM, Jeol사의 JSM-7400F)으로 절단면을 촬영한 후, 이미지 분석 프로그램(Mediacybernetics社의 이미지프로 플러스 ver 4.5)을 이용하여 계산한 X축 방향의 길이를 의미할 수 있다.
하나의 예시에서, 유전체층(111)의 평균 두께는 0.5 um 이하일 수 있다. 상기 유전체층(111)의 평균 두께는 소성된 유전체층(111)의 서로 다른 5군데의 위치에서 측정된 값의 평균일 수 있다. 상기 유전체층(111)의 평균 두께의 하한은 특별히 제한되는 것은 아니나, 예를 들어 0.01 um 이상일 수 있다.
상기 유전체층(111)은 전술한 재료를 포함하는 슬러리에 필요에 따른 첨가제를 추가하고, 이를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 시트를 마련함에 의해 형성될 수 있다. 상기 세라믹 시트는 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작함에 따라 형성될 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 일 예시에서, 적층 세라믹 전자부품(100)의 제1 내부 전극(121)은 상기 용량부(120)의 제1 면, 제3 면 및 제4 면으로 인출될 수 있다. 상기 용량부(120)의 제1 면으로 인출되는 상기 제1 내부 전극(121)은 후술할 제1 외부 전극(131)과 연결될 수 있으며, 상기 용량부(120)의 제2 면으로는 상기 제1 내부 전극(121)이 인출되지 않을 수 있다. 또한, 상기 적층 세라믹 전자부품(100)의 제2 내부 전극(122)은 상기 용량부(120)의 제2 면, 제3 면 및 제4 면으로 인출될 수 있다. 상기 용량부(120)의 제2 면으로 인출되는 상기 제2 내부 전극(122)은 후술할 제2 외부 전극(132)과 연결될 수 있으며, 상기 용량부(120)의 제1 면으로는 상기 제1 내부 전극(121)이 인출되지 않을 수 있다.
하나의 예시에서, 적층 세라믹 전자부품(100)의 제1 및 제2 내부 전극(121, 122)의 평균 두께는 0.5 um 이하일 수 있다. 상기 내부 전극의 평균 두께는 소성된 내부 전극의 서로 다른 5군데의 위치에서 측정된 값의 평균일 수 있다. 상기 제1 및 제2 내부 전극(121, 122)의 평균 두께의 하한은 특별히 제한되는 것은 아니나, 예를 들어 0.01 um 이상일 수 있다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
상기 세라믹 바디(110)는 유전체층에 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 유전체층에 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 제3 방향(Z 방향)으로 번갈아 적층하여 형성할 수 있다. 상기 제1 및 제2 내부 전극(121, 122)의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 일 실시형태에서, 본 발명의 적층 세라믹 전자부품(100)의 용량부(120)의 제3 면 상에 제1 마진부(113)가 배치되고, 제4 면 상에 제2 마진부(112)가 배치될 수 있다. 상기 제1 마진부(113) 및 제2 마진부(112)는 세라믹 재료를 포함할 수 있으며, 바륨(Ba) 및 티타늄(Ti)을 포함할 수 있고, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
본 발명의 일 예시에서, 본 발명에 따른 적층 세라믹 전자부품(100)의 제1 마진부(113) 및 제2 마진부(112)는 용량부(120)의 유전체층(111)과 유사한 조성의 세라믹 성분을 주성분으로 포함할 수 있다. 본 명세서에서 「주성분」이란, 다른 성분에 비하여 상대적으로 많은 중량 비율을 차지하는 성분을 의미할 수 있으며, 전체 조성물 또는 전체 유전체층의 중량을 기준으로 50 중량% 이상인 성분을 의미할 수 있다. 또한 「부성분」이란, 다른 성분에 비하여 상대적으로 적은 중량 비율을 차지하는 성분을 의미할 수 있으며, 전체 조성물 또는 전체 유전체층의 중량을 기준으로 50 중량% 미만인 성분을 의미할 수 있다.
상기 주성분은 (Ba1-xCax)(Ti1-y(Zr, Sn, Hf)y)O3 (단, 0≤x≤1, 0≤y≤0.5)로 표시되는 성분일 수 있다. 상기 주성분은 예를 들어 BaTiO3에 Ca, Zr, Sn 및/또는 Hf가 일부 고용된 형태로 존재하는 화학물 일 수 있다. 상기 조성식에서 x는 0 이상, 1 이하의 범위일 수 있고, y는 0 이상, 0.5 이하의 범위일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 조성식에서 x가 0이고 y가 0이며 z가 0인 경우 상기 주성분은 BaTiO3가 될 수 있다.
본 발명의 일 실시형태에서, 본 발명에 따른 적층 세라믹 전자부품(100)의 용량부(120)의 유전체층(111)의 티타늄(Ti)에 대한 바륨(Ba)의 비율과 마진부(113, 112)의 티타늄(Ti)에 대한 바륨(Ba)의 비율은 상이할 수 있다. 상기 티타늄(Ti)에 대한 바륨(Ba)의 비율(Ba/Ti)이 용량부(120)의 유전체층(111)과 마진부(113, 112)가 서로 다른 값을 가지는 경우, 내부 전극을 포함하는 유전체층(111)의 소성 수축과 전극을 포함하지 않는 마진부(113, 112) 사이의 소성 수축의 차이를 상쇄할 수 있어 적층 세라믹 전자부품(100)의 구조 변형을 억제할 수 있다.
하나의 예시에서, 상기 마진부(113, 112)의 티타늄(Ti)에 대한 바륨(Ba)의 비율(Ba/Ti)은 1 초과일 수 있다. 상기 마진부(113, 112)의 티타늄(Ti)에 대한 바륨(Ba)의 비율(Ba/Ti)은 소성 시의 수축 개시 온도에 영향을 줄 수 있다. 상기 마진부(113, 112)의 티타늄(Ti)에 대한 바륨(Ba)의 비율(Ba/Ti)이 1 이하일 경우 낮은 온도에서부터 소성 수축이 시작될 수 있으며, 이에 따라 낮은 온도에서 소성이 완료될 수 있다. 이 경우 용량부(120)의 유전체층(111)과의 소성 수축의 차이로 인한 응력은 더욱 커질 수 있으며, 쇼트율이 증가할 수 있다. 상기 마진부(113, 112)의 티타늄(Ti)에 대한 바륨(Ba)의 비율(Ba/Ti)의 상한은 특별히 제한되는 것은 아니나, 예를 들어 1.5 이하일 수 있으나, 이에 제한되는 것은 아니다.
상기 제1 마진부(113) 및 제2 마진부(112)는 단일 유전체층 또는 2 개 이상의 유전체층을 각각 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
본 발명에 따른 적층 세라믹 전자부품(100)의 마진부(113, 112)를 형성하는 방법은 특별히 제한되는 것은 아니나, 예를 들어 제1 마진부(113)를 형성하기 위한 세라믹 시트 및 제2 마진부(112)를 형성하기 위한 세라믹 시트를 부착하여 형성할 수 있다. 상기 제1 및 제2 마진부(113, 112)는, 용량부(120)를 지그 등에 고정한 후 세라믹 시트를 전사하여 형성하는 방법을 사용할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 예시에 따른 적층 세라믹 전자부품(100)은 세라믹 바디(110)의 외부 면에 제1 외부 전극(131) 및 제2 외부 전극(132)이 배치될 수 있다. 제1 외부 전극(131)은 제1 내부 전극(121)과 연결되며, 제2 외부 전극(132)은 제2 내부 전극(122)과 연결될 수 있다. 이 때, 상기 제1 외부 전극(131)은 본 발명에 따른 적층 세라믹 전자부품(100)의 용량부(120)의 제1 면 상에 배치될 수 있고, 상기 제2 외부 전극(132)은 상기 용량부(120)의 제2 면 상에 배치될 수 있다.
하나의 예시에서, 본 발명에 따른 적층 세라믹 전자부품(100)의 제1 외부 전극(131)의 적어도 일부가 용량부(120)의 제3 면, 제4 면, 제5 면 (S5)및 제6 면 상으로 연장되어 배치될 수 있다. 또한, 제2 외부 전극(132)의 적어도 일부가 상기 용량부(120)의 제3 면, 제4 면, 제5 면 (S5)및 제6 면 상으로 연장되어 배치될 수 있다. 이 경우 상기 제1 외부 전극(131)과 제2 외부 전극(132)은 서로 이격되어 배치될 수 있다. 상기 제1 외부 전극(131) 및/또는 제2 외부 전극(132)의 적어도 일부가 각각 상기 용량부(120)의 제3 면, 제4 면, 제5 면 (S5)및 제6 면 상으로 연장되어 배치되는 경우, 상기 연장되는 부분은 소위 밴드부로 기능할 수 있으며, 본 발명에 따른 적층 세라믹 전자부품(100)의 실장 강도 향상 및 수분 침투 방지 기능을 할 수 있다.
상기 제1 외부 전극(131) 및 제2 외부 전극(132)은 도전성 금속 및 글라스를 포함하는 소성 전극일 수 있다. 상기 도전성 금속은 예를 들어 니켈(Ni), 구리(Cu), 주석(Sn), 팔라듐(Pd), 백금(Pt), 철(Fe), 금(Au), 은(Ag), 텅스텐(W), 티타늄(Ti), 납(Pb) 및 이들의 합금 중 하나 이상을 포함할 수 있다. 상기 글라스는 산화물들이 혼합된 조성일 수 있으며, 특별히 제한되는 것은 아니나 규소 산화물, 붕소 산화물, 알루미늄 산화물, 전이금속 산화물, 알칼리 금속 산화물 및 알칼리 토금속 산화물로 이루어진 군으로부터 선택된 하나 이상일 수 있다. 상기 전이금속은 아연(Zn), 티타늄(Ti), 구리(Cu), 바나듐(V), 망간(Mn), 철(Fe) 및 니켈(Ni)로 이루어진 군으로부터 선택되고, 상기 알칼리 금속은 리튬(Li), 나트륨(Na) 및 칼륨(K)으로 이루어진 군으로부터 선택되며, 상기 알칼리 토금속은 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr) 및 바륨(Ba)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 제1 외부 전극(131) 및 제2 외부 전극(132)의 형성 방법의 예시로 도전성 금속을 포함하는 도전성 페이스트에 세라믹 바디(110)를 딥핑한 후 소성하여 형성하거나, 상기 도전성 페이스트를 세라믹 바디(110)의 표면에 스크린 인쇄법 또는 그라비아 인쇄법 등으로 인쇄하고 소성하여 형성할 수 있다. 또한, 상기 도전성 페이스트를 세라믹 바디(110)의 표면에 도포하거나 또는 상기 도전성 페이스트를 건조시킨 건조막을 세라믹 바디(110) 상에 전사한 후 이를 소성하여 형성하는 방법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 예를 들어 상기 방법 이외에의 다양한 방법으로 도전성 페이스트를 세라믹 바디(110) 상에 형성한 후 이를 소성하여 형성할 수 있다.
하나의 예시에서. 본 발명에 따른 적층 세라믹 전자부품(100)은 제1 외부 전극(131) 및 제2 외부 전극(132) 상에 각각 배치되는 도금층을 추가로 포함할 수 있다. 상기 도금층은 구리(Cu), 니켈(Ni), 주석(Sn), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag), 텅스텐(W), 티타늄(Ti), 납(Pb) 및 이들의 합금으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 도금층은 단수 층 또는 복수 층형성될 수 있으며, 스퍼터 또는 전해 도금(Electric Deposition)에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층 세라믹 전자부품
110: 세라믹 바디
120: 용량부
111: 유전체층
113: 제1 마진부
112: 제2 마진부
121: 제1 내부 전극
122: 제2 내부 전극
131: 제1 외부 전극
132: 제2 외부 전극

Claims (11)

  1. 제1 방향으로 서로 대향하는 제1 면 및 제2 면, 제2 방향으로 서로 대향하는 제3 면 및 제4 면 및 제3 방향으로 서로 대향하는 제5 면 및 제6 면을 포함하고, 유전체층 및 상기 유전체층을 사이에 두고 제3 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하는 용량부 및
    상기 용량부의 제3 면 상에 배치되는 제1 마진부 및 상기 용량부의 제4 면 상에 배치되는 제2 마진부를 포함하는 세라믹 바디;
    상기 제1 내부 전극과 연결되는 제1 외부 전극; 및
    상기 제2 내부 전극과 연결되는 제2 외부 전극;을 포함하며,
    하기 일반식 1을 만족하는 적층 세라믹 전자부품:
    [일반식 1]
    -0.1 ≤ (Tm-Ta)/Ta
    상기 일반식 1에서 Tm은 마진부의 중앙 영역의 평균 높이이고, Ta는 용량부의 제2 방향의 외각 영역의 평균 높이이다.
  2. 제1항에 있어서,
    상기 (Tm-Ta)/Ta은 0 이하인 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 용량부의 유전체층은 유전체 그레인을 포함하고,
    상기 용량부의 중앙 영역의 유전체층의 그레인의 평균 입경(Gc)에 대한 상기 용량부의 제2 방향의 외각 영역의 그레인의 평균 입경(Gm)의 비율(Gm/Gc)은 0.9 초과인 적층 세라믹 전자부품.
  4. 제3항에 있어서,
    상기 비율(Gm/Gc)은 1.3 미만인 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 용량부의 유전체층, 제1 및 제2 마진부는 바륨(Ba) 및 티타늄(Ti)을 포함하고,
    상기 용량부의 유전체층의 티타늄(Ti)에 대한 바륨(Ba)의 비율과 상기 마진부의 티타늄(Ti)에 대한 바륨(Ba)의 비율이 상이한 적층 세라믹 전자부품.
  6. 제5항에 있어서,
    상기 마진부의 티타늄(Ti)에 대한 바륨(Ba)의 비율(Ba/Ti)은 1 초과인 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 용량부의 유전체층의 평균 두께는 0.5 um 이하인 적층 세라믹 전자부품.
  8. 제1항에 있어서,
    상기 제1 내부 전극은 상기 용량부의 제1 면, 제3 면 및 제4 면으로 인출되고,
    상기 제2 내부 전극은 상기 용량부의 제2 면, 제3 면 및 제4 면으로 인출되는 적층 세라믹 전자부품.
  9. 제1항에 있어서,
    상기 제1 내부 전극 및 제2 내부 전극의 평균 두께는 0.5 μm 이하인 적층 세라믹 전자부품.
  10. 제1항에 있어서,
    상기 제1 외부 전극은 상기 용량부의 제1 면 상에 배치되고,
    상기 제2 외부 전극은 상기 용량부의 제2 면 상에 배치되는 적층 세라믹 전자부품.
  11. 제10항에 있어서,
    상기 제1 외부 전극의 적어도 일부가 상기 용량부의 제3 면, 제4 면, 제5 면 및 제6 면 상으로 연장되어 배치되고,
    상기 제2 외부 전극의 적어도 일부가 상기 용량부의 제3 면, 제4 면, 제5 면 및 제6 면 상으로 연장되어 배치되는 적층 세라믹 전자부품.
KR1020210024912A 2021-02-24 2021-02-24 적층 세라믹 전자부품 KR20220121025A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210024912A KR20220121025A (ko) 2021-02-24 2021-02-24 적층 세라믹 전자부품
US17/500,203 US11791103B2 (en) 2021-02-24 2021-10-13 Multilayer ceramic electronic component
CN202111579198.XA CN114974887A (zh) 2021-02-24 2021-12-22 多层陶瓷电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210024912A KR20220121025A (ko) 2021-02-24 2021-02-24 적층 세라믹 전자부품

Publications (1)

Publication Number Publication Date
KR20220121025A true KR20220121025A (ko) 2022-08-31

Family

ID=82900982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210024912A KR20220121025A (ko) 2021-02-24 2021-02-24 적층 세라믹 전자부품

Country Status (3)

Country Link
US (1) US11791103B2 (ko)
KR (1) KR20220121025A (ko)
CN (1) CN114974887A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5118291B2 (ja) 2004-05-27 2013-01-16 京セラ株式会社 チップ型電子部品
US7075775B2 (en) 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
KR101843182B1 (ko) 2011-05-31 2018-03-28 삼성전기주식회사 적층 세라믹 전자부품
KR101922866B1 (ko) * 2012-07-19 2019-02-27 삼성전기 주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR101771728B1 (ko) * 2012-07-20 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2015026841A (ja) 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6578703B2 (ja) * 2015-03-31 2019-09-25 Tdk株式会社 積層セラミック電子部品
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7178886B2 (ja) * 2018-11-27 2022-11-28 太陽誘電株式会社 積層セラミック電子部品及び実装基板

Also Published As

Publication number Publication date
US11791103B2 (en) 2023-10-17
CN114974887A (zh) 2022-08-30
US20220270824A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
JP7364152B2 (ja) 積層セラミック電子部品
KR20210071496A (ko) 적층 세라믹 전자부품
US20140022689A1 (en) Multi-layered ceramic electronic component and method of manufacturing the same
US11495408B2 (en) Multilayer ceramic electronic component including external electrode having surface roughness
US11476047B2 (en) Multilayer electronic component
US11894197B2 (en) Multilayer ceramic capacitor
US11664164B2 (en) Multilayer electronic component
US20220199330A1 (en) Multi-layer ceramic electronic component and board for mounting the same
KR102551299B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
CN112542320B (zh) 多层陶瓷电子组件
US11908626B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP7209072B2 (ja) 積層セラミックコンデンサ
KR20220080289A (ko) 적층 세라믹 전자부품
JP2023099276A (ja) 積層型電子部品
KR20220121025A (ko) 적층 세라믹 전자부품
JP2013058722A (ja) 外部電極用導電性ペースト、これを用いた積層セラミック電子部品及びその製造方法
US20230215627A1 (en) Multilayer electronic component
US20230207205A1 (en) Multilayer electronic component
US20230343514A1 (en) Conductive paste and multilayer electronic component
US20230260708A1 (en) Multilayer electronic component
KR20210089860A (ko) 적층 세라믹 전자부품 및 이의 제조 방법
US20240177933A1 (en) Multilayer electronic component
JP2023106281A (ja) セラミック電子部品
JP2022081390A (ja) 積層型電子部品