JP5118291B2 - チップ型電子部品 - Google Patents

Description

本発明はチップ型電子部品に関し、特に、積層セラミックコンデンサ、インダクタ、抵抗体、半導体素子等、その形状が略直方体状をした小型のチップ型電子部品に関する。

近年、電子機器は小型化、実装の高密度化が図られており、例えば特許文献１に記載されているように、コンデンサ、インダクタ、抵抗体、半導体素子等の様々な特性を持ったチップ型電子部品が、前記電子機器を構成する基板上に混在して搭載されている。特許文献１に記載されているようなチップ型電子部品（特許文献１の回路素子に相当）としては、例えば特許文献２に記載されている小型の積層セラミックコンデンサ（大きさ：長さ２ｍｍ、幅１．２５ｍｍ、厚み１．２５ｍｍ）等がある。

しかしながら、上記したように基板上には多種多様なチップが混在するため、実装時及びリペア時の作業は煩雑化している。そこで、用いるチップ型電子部品の表面にその特性や製造元のメーカー名などの情報を記載することが考案されている。しかし、基板の高密度化およびチップ型電子部品の小型化により、部品表面の情報を視認することが困難になっている。

また、小型化したチップ型電子部品は、それ自体の機械的強度が小さい。このため、自動機による搬送や基板上への実装の際に、掴まれる強さや基板上へ設置されるときの速さや強さでチップ型電子部品が破壊されるという問題があった。また、焼成後のセラミック本体の稜線部などは角ばっているために、実装時にチッピングが発生しやすいという問題があった。

一方、図１４は、下記の非特許文献１に記載されているような、従来の代表的な積層セラミックコンデンサを示す概略断面図である。図１４に示すように、この積層セラミックコンデンサは、セラミック本体７１の対向する端面に一対の外部電極７３を形成し構成されている。このような積層型のチップ型電子部品（積層型電子部品）では、外部電極７３まで含めた最外周の寸法が規格寸法となっている。つまり、セラミック本体７１の積層方向の厚みｔ３は、外部電極７３の同じ方向の厚みｔ４よりも小さくなっているが、積層型電子部品の規格寸法は、上記外部電極７３の厚みｔ４で規定されている。

そのため、積層セラミックコンデンサの場合、小型高容量化を達成するために、容量発生部であるセラミック本体７１の大きさを可能な限り大きくし、一方、外部電極７３は極力薄くして、全体の寸法ができる限り小さくなるように設計し製造されている。

しかしながら、外部電極７３を薄く形成すると、容量発生部であるセラミック本体７１は大きくできるが、実装時に、外部電極７３に、はんだ食われが発生したり、実装や搬送などの工程においても外部電極７３のはがれが発生しやすいという問題があった。

一方、外部電極７３のはがれの発生を防止するために、外部電極７３を厚く形成すると、セラミック本体７１を小さくしなければならず、このため静電容量が低く抑えられることとなり、また、外部電極７３がセラミック本体７１の外形表面から突出した構造になりやすいことから、落下などの衝突の際には、外部電極７３の方が衝撃面になりやすく、このため外部電極７３が破壊されやすいという問題があった。

特開２００３−３１８３１２号公報 特開２０００−１１４０９７号公報 日本規格協会編 ＪＩＳハンドブック２００１ ２３電子部品 Ｃ５１０１−１０

本発明の主たる課題は、実装時において、小型であっても、部品表面に記載された情報の視認性が高いチップ型電子部品を提供することである。
本発明の他の課題は、小型であっても機械的強度の高いチップ型電子部品を提供することである。
本発明のさらに他の課題は、小型であってもチッピングなどの欠損を防止できるチップ型電子部品を提供することである。
本発明のさらに他の課題は、小型であっても外部電極を厚くして外部電極の破壊を防止でき、かつセラミック本体を大きくできるチップ型電子部品を提供することである。

本発明者は、上記課題を解決すべく鋭意研究を重ねた結果、以下の構成からなる解決手段を見出した。
（１）セラミックからなる絶縁層と導体層とが交互に積層されたセラミック本体と、該セラミック本体の両端面に設けられかつ前記導体層と一層おきに交互に接続された一対の外部電極と、を備えたチップ型電子部品であって、前記セラミック本体の積層方向における上面および下面の少なくとも１つが凸状に湾曲しており、複数の前記導体層のうち一方の前記外部電極に接続されかつ前記セラミック本体の上面に最も近い導体層を第１導体層、複数の前記導体層のうち一方の前記外部電極に接続されかつ前記セラミック本体の下面に最も近い導体層を第２導体層、複数の前記導体層のうち他方の前記外部電極に接続されかつ前記セラミック本体の上面に最も近い導体層を第３導体層、および、複数の前記導体層のうち他方の前記外部電極に接続されかつ前記セラミック本体の下面に最も近い導体層を第４導体層とするとき、前記第１導体層は、前記第３導体層と対向する第１容量形成部、および該第１容量形成部から前記セラミック本体の一方の端面側に引き出された第１引出部を有しており、前記第１容量形成部から前記第１引出部にかけて、前記セラミック本体の上面側に凸となるように前記セラミック本体の下面側に連続して湾曲しており、前記第２導体層は、前記第４導体層と対向する第２容量形成部、および該第２容量形成部から前記セラミック本体の一方の端面側に引き出された第２引出部を有しており、前記第２容量形成部から前記第２引出部にかけて、前記セラミック本体の下面側に凸となるように前記セラミック本体の上面側に連続して湾曲しており、前記第３導体層は、前記第１導体層と対向する第３容量形成部、および該第３容量形成部から前記セラミック本体の他方の端面側に引き出された第３引出部を有しており、前記第３容量形成部から前記第３引出部にかけて、前記セラミック本体の上面側に凸となるように前記セラミック本体の下面側に連続して湾曲しており、前記第４導体層は、前記第２導体層と対向する第４容量形成部、および該第４容量形成部から前記セラミック本体の他方の端面側に引き出された第４引出部を有しており、前記第４容量形成部から前記第４引出部にかけて、前記セラミック本体の下面側に凸となるように前記セラミック本体の上面側に連続して湾曲している、チップ型電子部品。
（２）前記セラミック本体が略直方体状であり、前記セラミック本体の幅方向における面が凹状に湾曲している、前記（１）に記載のチップ型電子部品。
（３）前記セラミック本体の体積が８ｍｍ³以下で、かつ、凸状および凹状の湾曲面の曲率半径が５０ｍｍ以下である、前記（２）に記載のチップ型電子部品。
（４）前記セラミック本体の積層方向の膨張率および前記セラミック本体の幅方向の膨張率が絶対値で１％より大きい、前記（１）〜（３）のいずれか一項に記載のチップ型電子部品。
（５）前記セラミック本体の積層方向の膨張率および前記セラミック本体の幅方向の膨張率が絶対値で５％より大きい、前記（４）に記載のチップ型電子部品。
（６）凸状の湾曲面が、前記セラミック本体の幅方向に沿って該セラミック本体の厚さを変化させて形成されている、前記（１）〜（５）のいずれか一項に記載のチップ型電子部品。

（７）前記セラミック本体の上面または下面のいずれかが凸状の湾曲面である、前記（１）〜（６）のいずれか一項に記載のチップ型電子部品。
（８）前記セラミック本体の体積が１ｍｍ³以下で、かつ、凸状の湾曲面の曲率半径が５ｍｍ以下である、前記（７）に記載のチップ型電子部品。
（９）前記セラミック本体の積層方向の膨張率が１％より大きい、前記（７）または（８）に記載のチップ型電子部品。
（１０）前記セラミック本体の積層方向の膨張率が５％より大きい、前記（９）に記載のチップ型電子部品。

（１１）前記セラミック本体の積層方向における最大厚みをｔ、前記セラミック本体の積層方向と同一方向における前記外部電極の最大幅をｔ０としたときに、ｔ≧ｔ０の関係を満たす、前記（１）〜（１０）のいずれか一項に記載のチップ型電子部品。

前記（１）によれば、チップ型電子部品を構成するセラミック本体の一面の面積が大きくなり、チップ情報を大きな文字で記載でき、かつ、視野が広角化するので、拡大鏡等を用いた実装作業時のチップの確認が容易となる。また、チップに記載される情報量が増加することにより、修理時のチップ部品交換の際にも、多くの情報がチップから得られるため、リペアを迅速かつ確実に行うことができる。セラミック本体の一面が凸状の湾曲面を具備しているために、例えば強度試験における加圧試験時に、凸状の湾曲面が所定の冶具で加圧された場合でも、圧力が分散され、破壊などの機械的損傷を免れる。
また、外部電極間の中央部における積層方向の厚みを端面側よりも厚くすることにより、外部電極をセラミック本体の外形表面から突出した構造にしなくても、外部電極を十分に厚く形成でき、また、外部電極の表面とセラミック本体の側面とをほぼ同一面に形成できる。このため、落下などの衝突の際にも、外部電極だけで衝撃を受けることを低減でき、落下時の衝撃による欠損や破壊を防止できる。また、外部電極の厚みを薄くする必要もないため、実装時における外部電極のはんだ食われや、実装や搬送などの工程で発生する外部電極のはがれも防止できる。この場合、外部電極の厚みが５μｍ以上であるのが好ましい。また、上記の構造であれば、規格寸法の範囲内でセラミック本体の体積を大きく出来ることから、例えば、積層セラミックコンデンサの場合には、容量発生部であるセラミック本体の積層数を増すことでき、これにより静電容量を高めることができる。

前記（２）によれば、凸状の一面に凹状の湾曲面が隣接することによって、セラミック本体側面がアーチ状の部位で構成されるために、チップ型電子部品の機械的強度がさらに増加し、素体強度試験に対する耐性が更に向上する。

前記（５）によれば、例えば混成集積回路などにおいて最も数多く実装され、かつ、自動機により高速に搬送および実装されると共に、実装等の工程に耐えうる機械的強度を必要とする積層セラミックコンデンサなどの小型の積層電子部品に好適である。

前記（６）によれば、凸状の湾曲面が、セラミック本体の幅方向に沿って厚さを変化させて形成されているために、焼成後においてもセラミック本体の稜線部や角部に丸みがある。このため、実装や搬送工程などでの取り扱いにおいて、これら稜線部や角部にチッピングなどの欠損が発生するのを防止できる。また、稜線部や角部に丸みがあるので、通称バレルといわれる研磨工程を省くことができる。上記凸状の湾曲面はチップ型電子部品の上面側に向くように載置することが好ましい。
前記（７）によれば、セラミック本体の一面のみが凸状の湾曲面であるので、例えば上面以外はフラットな面にすることができ、小型の部品であっても載置安定性に優れる。

この場合、特に、前記（８）に記載のように、セラミック本体の体積が１ｍｍ³以下であるような極めて小型の電子部品により好適である。さらに、セラミック本体表面の曲率半径ｒ２は５ｍｍ以下であるので、チッピング防止という点でさらに望ましい。湾曲面が他の面とは異なる色調であれば、特に情報の視認性が困難となる小型のチップ型電子部品に好適であり、色調でも視認性を高めることができる。前記セラミック本体が、セラミックからなる複数の絶縁層と、該絶縁層と交互に積層された導体部とからなれば、例えば、混成集積回路などにおいて、最も数多く実装され、しかも最も高機能かつ小型化された部品として多用されている積層セラミックコンデンサなどの小型の積層電子部品に好適である。

外部電極間における積層方向の厚みが端面側から中央部にかけて漸次拡大されていれば、セラミック本体の外部電極間の中央部が、積層方向の断面視で凸状に湾曲面を有しているので、セラミック本体の表面に衝撃などで欠損しやすい角部が減少し、セラミック本体についても欠損などの発生を防止できる。前記（１１）の構成によれば、セラミック本体の一面が凸状の湾曲面であるので、強度試験における加圧時に、凸状の湾曲面を所定の冶具で加圧された場合でも、加圧圧力を分散でき、破壊などの機械的損傷を低減できる。

＜第１の実施形態＞
次に、本発明のチップ型電子部品について、特に、積層セラミックコンデンサを例に、図面を参照して詳細に説明する。図１は、この実施形態にかかるチップ型電子部品を示す概略斜視図である。図２は、凸状の湾曲面の曲率半径ｒ１を説明するための概略断面図であり、図３は、凹状の湾曲面の曲率半径ｒ１１を説明するための概略断面図である。

本発明のチップ型電子部品は、セラミック本体１の端部に一対の外部電極３を有したものであり、内部に導体部５を具備し、その外観形状は、いわゆる鳥瞰視したときに直方体状に見えるものである。本発明では、前記セラミック本体１の厚さ方向（積層方向）の面（片面または両面）が凸状に湾曲するとともに、前記凸状の面に対して両側面が凹状に湾曲している。特に、前記セラミック本体１の上下面および両側面が、それぞれ凸状（湾曲面９ａ）および凹状（湾曲面９ｂ）に湾曲していることが望ましい。なお、前記面（および側面）は、セラミック本体１を構成する主面となる。

より詳しくは、図２および図３に示すように、セラミック本体１が、セラミックからなる複数の絶縁層７と導体部５とが交互に積層されているのが望ましい。セラミック本体１は、体積が８ｍｍ³以下、好ましくは５．５ｍｍ³以下であり、かつ湾曲面９ａ，９ｂの表面の曲率半径ｒ１、ｒ１１が５０ｍｍ以下であることが望ましい。なお、湾曲面９ａ，９ｂの曲率半径ｒ１、ｒ１１は同じ値であってもよく、異なる値であってもよい。

チップ型電子部品を構成するセラミック本体１が、湾曲面９ａ、９ｂを有しない場合には、セラミック本体１の主面の面積が小さいために、チップ情報を大きな文字で記載できず、視野も狭くなり、拡大鏡等を用いた実装作業においてもチップ部品の確認が困難となる。また、修理時のチップ部品交換の際にも、チップ型電子部品から得られる情報が少ないために、リペアを迅速かつ確実に行うことができない。さらに、強度試験における加圧時に、主面を所定の冶具で加圧したときに、圧力が分散されにくく、破壊などの機械的損傷が発生しやすく、実装や搬送組立時に電子部品が破壊されやすい。

図４は、チップ型電子部品の積層方向（厚さ方向）および幅方向の膨張率を評価する方法を示す概略断面図である。積層方向の膨張率ｘ１は、図４に示すように、セラミック本体１における導体部５の積層方向の最長長さをａ１、導体部５が露出しないセラミック本体１の側面における積層方向長さをｂ１としたとき、式：ｘ１＝｛（ａ１−ｂ１）／ｂ１｝×１００で表される。膨張率ｘ１は、チップ型電子部品の破壊強度を高めるという理由から０％より大きく、好ましくは１％より大きく、より好ましくは５％よりも大きいのがよい。なお、ａ１＞ｂ１であるのが好ましい。

また、幅方向の膨張率ｙは、幅方向の最短長さをｄ、同方向におけるセラミック本体１の端部間の長さをｃとしたとき、式：ｙ＝｛（ｄ−ｃ）／ｃ｝×１００で表される。この膨張率ｙは、チップ型電子部品の破壊強度を高めるという理由から絶対値で０％より大きく、好ましくは絶対値で１％より大きく、より好ましくは絶対値で５％よりも大きいのがよい。チップ型電子部品が小型の場合には、上記膨張率ｙが大きすぎると載置安定性に劣ることから、載置安定性、破壊強度、視認性などの特性を満足するという点で、ｙ＜１０の関係が好ましい。なお、ｄ＜ｃであるのが好ましい。

また、セラミック本体１の湾曲した湾曲面９ａ，９ｂの表面の曲率半径ｒ１およびｒ１１がそれぞれ５０ｍｍ以下であることがより望ましい。こうして本発明によれば、ｘ１およびｙに規定する膨張率および曲率半径を上記の関係にすることでチップ型電子部品の破壊強度を高めることができる。

また、湾曲面が他の面とは異なる色調であること、つまり、湾曲面９ａ、９ｂが互いに異なる色調であること、あるいはコントラストの点で色そのものが異なることが望ましい。湾曲面９ａ、９ｂを互いに他の面とは異なる色調とするためには、内部の導体部５の端部からセラミック本体１の表面までの距離ｗ１、ｗ２を異なる寸法に調整することにより形成できる。例えば、図４における導体部５の最上層から湾曲したセラミック本体１の表面までの距離ｗ１を、導体部5の端部とセラミック本体１の側面との距離ｗ２よりも小さくすることにより、導体部5がセラミック本体１から透けてみえる程度によって色調差を形成できる。これによって情報の視認性がより向上し、湾曲面９ａ、９ｂの区別が容易になる。

図５は、この実施形態にかかるチップ型電子部品の製造方法を示す概略図である。まず、図５（ａ）に示すように、セラミック粉末を含むグリーンシート１１上に矩形状の導体パターン１３を形成する。図５（ａ）において、パターンＡはグリーンシート１１上に導体パターン１３のみ形成したもの、パターンＢ、Ｃ、Ｄはグリーンシート１１上に形成した導体パターン１３の周囲にグリーンシートと同じ材質で寸法の異なるセラミックパターン15a,15b,15cを形成し、導体パターン１３の段差を無くしたものをそれぞれ準備する。

そして、パターンＡ〜Ｄのグリーンシート１１を、例えば図５（ｂ）に示す組合せで、セラミック本体成形体の主面が所定の形状に湾曲するように積層し、所定形状に切断して、内部に導体パターン１３を有するセラミック本体成形体を形成する。ついで、ラバープレスなどを用いて加圧加熱する。次に、セラミック本体成形体を焼成して、内部に導体部を有するセラミック本体を作製する。

すなわち、グリーンシート１１は、積層体の中央部分から上部および下部に向かってパターンＢ、Ｃ、ＤおよびAの順になるように積層するのが好ましい。これにより、凸状の湾曲面９ａと、凹状の湾曲面９ｂとが形成される。グリーンシート１１の積層枚数は、通常１５〜４００枚程度であり、この範囲内でグリーンシート１１のパターンごとの枚数および組み合わせを決定すればよい。また、膨張率および曲率半径は、積層枚数、成形体の加圧時の圧力によっても調整可能である。
最後に上記セラミック本体の両端部に、例えば、外部電極を形成して積層セラミックコンデンサを完成させる。

＜第２の実施形態＞
次に、本発明の他の実施形態にかかるチップ型電子部品について、特に、積層セラミックコンデンサを例に、図面を参照して詳細に説明する。図６は、この実施形態にかかるチップ型電子部品を示す概略斜視図、図７はその概略断面図である。このチップ型電子部品は、セラミック本体２１の内部に絶縁層２４を介して導体部２５を具備し、その端部に一対の外部電極２３、２３を有している。その外観形状は、いわゆる鳥瞰視したときに直方体状に見えるものであり、特に、セラミック本体２１の長寸稜辺２７を含む少なくとも一面が凸状の湾曲面２９を具備していることが重要である。この実施形態では、セラミック本体２１の上面のみに凸状の湾曲面２９が形成されている。なお、前記一面は、セラミック本体２１を構成する主面となる。
また、セラミック本体２１は体積が１ｍｍ³以下の小型である。このセラミック本体２１は複数の絶縁層２４からなり、該絶縁層２４間に導体部２５が積層されているのが望ましい。

これに対し、セラミック本体２１が湾曲面２９を有しないと、セラミック本体の主面の面積が小さいために、チップ情報を大きな文字で記載できず、視野も狭くなり、拡大鏡等を用いた実装作業においてもチップ部品の確認が困難となる。また、記載される情報量が少ないために、修理時のチップ部品交換の際にも、チップ部品から得られる情報が少なく、そのため、リペアを迅速かつ確実に行うことができない。さらには、稜線部が角ばっているためにチッピングが起きやすい。

図８は、湾曲面の曲率半径ｒ２を説明するための概略断面図である。図9はチップ型電子部品について積層方向の膨張率を評価する方法を示す概略断面図である。積層方向の膨張率ｘ２は、図9に示すように、対向する外部電極２３方向に対して垂直な面における中央部付近の積層方向の最長長さをａ２、セラミック本体２１の端部側面の積層方向長さをｂ２としたときに、式：ｘ２＝｛（ａ２−ｂ２）／ｂ２｝×１００として表されるものである。この膨張率ｘ２は、チップ型電子部品の破壊強度を高めるという理由から０％より大きく、好ましくは１％より大きく、より好ましくは５％よりも大きいのがよい。

また、視認性やチッピング防止の点で、図８に示すセラミック本体２１の表面の曲率半径ｒ２が５ｍｍ以下であることがより望ましい。さらに、湾曲面２９が他の面とは異なる色調であること、あるいはコントラストの点で色そのものが異なることが例えば、積層方向の湾曲面と平坦な側面とが認識しやすいという点で望ましい。

湾曲面２９を他の面とは異なる色調とするためには、内層される導体部２５の端部からセラミック本体２１の表面までの距離ｗ３、ｗ４を異なる寸法に調整することにより形成できる。つまり、例えば図９における導体部２５の最上層から湾曲したセラミック本体２１の表面までの距離ｗ３を、導体部２５の端部とセラミック本体２１の側面との距離ｗ４よりも小さくすることにより、導体部２５がセラミック本体２１から透けてみえる程度によって色調差を形成できる。

図１０は、この実施形態にかかるチップ型電子部品の製造方法を示す概略図である。まず、図１０（ａ）に示すように、セラミック粉末を含むグリーンシート３１上に矩形状の導体パターン３３を形成する。この場合、パターンＥはグリーンシート３１上に導体パターン３３のみ形成したもの、パターンＦはグリーンシート３１上に形成した導体パターン３３の周囲にグリーンシート３１と同じ材質のセラミックパターン３５を形成し、導体パターン３３の段差を無くしたものである。

そして、例えば図１０（ｂ），（ｃ）に示す組合せで、セラミック本体成形体の主面が所定の形状に湾曲するように複数積層し、所定形状に切断して、内部に導体パターン３３を有するセラミック本体成形体を形成する。ついで、ラバープレスなどを用いて加圧加熱する。次に、セラミック本体成形体を焼成して、図７，図８に示すような内部に導体部２５を有するセラミック本体２１を作製する。
最後に、上記セラミック本体２１の端部に、例えば、一対の外部電極２３を形成して本発明に係る積層セラミックコンデンサを完成させる。

図１０（ｂ）の組合せでは、パターンＦのグリーンシート３１を複数枚積層し、得られたパターンＦの積層体の上下面にパターンＥのグリーンシート３１を積層し、さらに上面に導体パターン３３のないグリーンシート３１を配置している。これにより上下面に湾曲面２９を形成することができる。

一方、図１０（ｃ）の組合せでは、パターンＦのグリーンシート３１を複数枚積層し、得られたパターンＦの積層体の上面にのみパターンＥのグリーンシート３１および導体パターン３３のないグリーンシート３１を配置している。これにより上面のみに湾曲面２９を形成することができる。その他は前述の実施形態と同様である。

＜第３の実施形態＞
次に、本発明のさらに他の実施形態について、特に、積層セラミックコンデンサを例に、図面を参照して詳細に説明する。図１１は、この実施形態にかかるチップ型電子部品を示す概略断面図である。

図１１に示すように、このチップ型電子部品は、セラミックからなる複数の絶縁層４１（セラミック層）と導体層４３とを交互に積層してなるセラミック本体４５を有し、該セラミック本体４５の両端面４７に前記導体層４３が１層おきに交互に接続された一対の外部電極４９、４９をそれぞれ具備してなる。

この実施形態では、前記セラミック本体４５の前記外部電極４９間の中央部５１における積層方向の厚みｔが、端面４７側の厚みｔ１よりも大きくなっている。つまり、セラミック本体４５の積層方向の最大厚みをｔ、セラミック本体４５の積層方向と同一方向における外部電極４９の最大幅をｔ０としたときに、ｔ≧ｔ０の関係を満足することがより好ましい。ここで、外部電極４９の幅ｔ０とは、図１１に明示されているように、セラミック本体４５の積層方向と同一方向の最大幅のことをいう。

外観形状は、いわゆる鳥瞰視したときに直方体状に見えるものであり、特に、セラミック本体４５の長さ方向の稜辺を含む少なくとも一面が凸状の湾曲面５０を呈している。その形状は、上記したようにセラミック本体４５の外部電極４９間の中央部５１が、積層方向の断面視で凸状の湾曲面５０を有しているものである。つまり、本発明の積層型電子部品は、図１１に示すように、セラミック本体４５の外部電極４９間の積層方向の厚みが、端面４７側から中央部５１にかけて漸次拡幅されているものがより望ましい。なお、前記一面は、セラミック本体４５を構成する主面となる。
セラミック本体４５は、上記のように湾曲面ではなく、外部電極形成部の端部領域のみの厚みｔ１が小さいものでもよい。

これに対し、セラミック本体４５の中央部５１における最大厚みｔが、端面４７側の厚みｔ１よりも大きくなく、従来のような直方体状であると、外部電極４９がセラミック本体４５の外形表面から突出した構造になりやすい。このため、落下などの衝突の際に、外部電極４９の方が衝撃面になりやすく、外部電極４９が破壊されやすくなる。また、外部電極４９の破壊を抑制するため、外部電極４９を厚く形成すると、規格寸法に適合させるためにセラミック本体４５を小さくしなければならず、このため静電容量が低くなる。

図１２は、セラミック本体４５の積層方向に対して垂直な湾曲面の曲率半径を示す断面図である。本発明がより効果的となる形態として、セラミック本体４５の体積が８ｍｍ³以下、特に、５．５ｍｍ³以下の小型形状であることが好ましく、かつ、湾曲面５０の曲率半径ｒ３が５０ｍｍ以下であることが望ましい。このような部品としては、上記の積層セラミックコンデンサに限らず、積層型インダクタ、積層型アクチュエータ、抵抗体などが挙げられる。

なお、セラミック本体４５の積層方向の膨張率ｘ３は、図１１に示すように、導体層４３の延長方向に対して垂直な面における中央部付近の積層方向の最大長さをｔ、セラミック本体４５の端部の積層方向長さをｔ１としたときに、式：ｘ３＝｛（ｔ−ｔ１）／ｔ１｝×１００で表される。膨張率ｘ３は、０％より大きく、好ましくは１％より大きく、より好ましくは５％よりも大きいのがよい。

図１３は、この実施形態にかかるチップ型電子部品の製造方法を示す概略図である。すなわち、図１３（ａ）はグリーンシート６１およびその積層成形体を端面から見た製造方法を示し、同図（ｂ）は側面から見た製造方法を示している。

まず、セラミック粉末を含むグリーンシート６１上に矩形状の導体パターン６３を形成する。この場合、パターンＧは、グリーンシート６１上に導体パターン６３のみ形成したもの、パターンＨはグリーンシート６１上に形成した導体パターン６３の周囲にグリーンシート６１と同じ材質のセラミックパターン６5を形成し、導体パターン６３の段差を無くしたものである。

ついで、パターンＧ，Ｈの各グリーンシート６１を、例えば図１３（a），（b）に示す組み合わせで積層し、所定形状に切断して、内部に導体パターン６３を有するセラミック本体成形体を形成する。すなわち、図１３（a），（b）では、パターンＨのグリーンシート６１を中央部にその両面にパターンＧグリーンシート６１を配置している。これによって、セラミック本体成形体の主面が所定の形状に湾曲するようになる。このとき、導体層４３が１層おきに交互に端面から露出するように、図１３（b）に示すように、各グリーンシート６１上の導体パターン６３の位置を交互に反対方向にしている。

成形後、ラバープレスなどを用いて加圧加熱し、次に、セラミック本体成形体を焼成して、内部に導体部を有するセラミック本体を作製する。最後に、上記セラミック本体の端部に、例えば、外部電極を形成して本発明に係る積層セラミックコンデンサを完成させる。その他は前述の実施形態と同様である。

以上の実施形態では、本発明の電子部品として、積層セラミックコンデンサを例に挙げて説明したが、本発明の電子部品は、積層セラミックコンデンサのみに限定されるものではなく、例えば積層型インダクタ、積層型アクチュエータ、抵抗体などにも好適に適用可能である。

［実施例Ｉ］
（チップ型電子部品の作成）
基本的に図１に示す構造のチップ型電子部品を作製し評価した。まず、チタン酸バリウム粉末を主成分とする誘電体粉末を含む厚さ３μｍの誘電体グリーンシートを作製した。この誘電体グリーンシートの上面にＮｉを主成分とする導体ペーストを厚み１〜１．５μｍで印刷し、図５に示すパターンＡ、Ｂ、Ｃ、Ｄのグリーンシートをそれぞれ作製した。次に、種々の形態になるようにパターンＡ、Ｂ、Ｃ、Ｄのグリーンシートを積層し、その上下に導体パターンを印刷していない厚さ１０μｍの誘電体グリーンシートを所定枚数で積層した。ついで、ラバープレスを行い、この後、所望の寸法になるように切断し、セラミック本体成形体を形成した。次に、作製したセラミック本体成形体を還元雰囲気中１２５０〜１２８０℃の温度で焼成を行い、バレル研磨し端面に銅の外部電極を形成して、図１，２に示すようなチップ型電子部品を作製した。得られた各電子部品におけるセラミック本体の形状を表１に示す。
なお、内部の導体パターンの印刷面積を変化させて、セラミック本体の側面に浮き出る色調を調製した。また、比較例である試料Ｎｏ．Ｉ‐８は、パターンＤのグリーンシートのみを積層して形成したものである。

作製したチップ型電子部品について、以下に示す方法で色調差、膨張率、曲率半径および破壊強度を評価した。評価結果を表１に示す。なお、試料数は全ての評価において１０個とした。

（色調差）
セラミック本体の積層方向の表面（図１に示す面９ａ）およびその側面（図１に示す面９ｂ）との色調差を色差計により評価した。この場合、色調差が２０％以上を色調差ありとした。

（膨張率）
積層方向の膨張率ｘ１は、図４に示すように、セラミック本体における導体層の積層方向の最長長さをａ１、導体層が露出しないセラミック本体の側面における積層方向長さをｂ１としたときに、式：ｘ１＝｛（ａ１−ｂ１）／ｂ１｝×１００として表した。また、積層方向に垂直な方向の膨張率ｙは、導体部の延長方向で且つセラミック本体の導体部が露出しない方向における幅方向の最短長さをｄ、同方向のセラミック本体１の端部間の長さをｃとしたときに、式：ｙ＝｛（ｄ−ｃ）／ｃ｝×１００として表した。今回の評価では、両面の膨張率をそれぞれ測定した場合には、それらの平均値を膨張率とした。

（曲率半径）
曲率半径ｒ１は、作製したセラミック本体の研磨した断面を電子顕微鏡により撮影し、その写真を用いてコンパスを使って測定した。
（破壊強度）
破壊強度はオートグラフを用いて測定した。

表１から明らかなように、セラミック本体の少なくとも一面を湾曲面とした試料Ｎｏ．Ｉ−１〜７では、強度は４３０ＭＰａ以上であり、特に、セラミック本体の対向する表面を凹凸状に湾曲させた試料Ｎｏ．Ｉ−１〜３、５〜７では、破壊強度が４６０ＭＰａ以上であった。また、セラミック本体の寸法を２×１×１．８ｍｍ³とし、積層方向の膨張率を５％以上、幅方向の膨張率を−５％以上（マイナスの場合、絶対値で大きいこと）とし、曲率半径を、上下面で５２ｍｍ以下、側面で５５ｍｍとした以下とした試料Ｎｏ．Ｉ−１〜３、６では、破壊強度が５００ＭＰａ以上であった。これに対して、積層方向および幅方向の膨張率がともに０（曲率半径は測定不可）である試料Ｎｏ．Ｉ−８では破壊強度が３９０ＭＰａと低かった。

また、湾曲した表面を有する試料Ｎｏ．Ｉ−１〜３，５〜７では、表面が全面フラットな試料Ｎｏ．Ｉ−８に比べてセラミック本体表面の面積が増した。これにより少なくとも１．１倍以上大きな印字が可能となり、チップ部品の視認性が向上した。

［実施例II］
（チップ型電子部品の作成）
基本的に図６に示す構造のチップ型電子部品を作製し評価した。まず、実施例Ｉと同様にして、図１０に示すようなパターンＥ、Ｆの誘電体グリーンシートを作製した。

次に、種々の形態になるようにパターンＥ，Ｆのグリーンシートを積層し、その上下に導体パターンを印刷していない誘電体グリーンシートを実施例Ｉより少ない枚数で積層し、ラバープレスを行った。この後、所望の寸法になるように切断し、セラミック本体の成形体を形成した。次に、実施例Ｉと同様にして焼成し、バレル研磨し、ついで外部電極を形成して、図6,7に示すようなチップ型電子部品を作製した。得られた各電子部品におけるセラミック本体の形状を表２に示す。
なお、比較例である試料Ｎｏ．II ‐８は、パターンFのグリーンシートのみを積層して形成したものである。

作製したチップ型電子部品について、実施例Ｉと同様にして色調差、積層方向の膨張率ｘ２、曲率半径ｒ２および破壊強度を評価した。これらの評価結果を表２に示す。なお、試料数は全ての評価において１０個とした。

表２の結果から明らかなように、セラミック本体の表面を湾曲させた本願発明の試料Ｎｏ．II−１〜７では、破壊強度が４６０ＭＰａ以上であった。また、積層方向の膨張率を５．１以上とし、曲率半径を４．２〜４．９ｍｍとした試料Ｎｏ．II−１〜６では、破壊強度が５２２ＭＰａ以上となり、さらに、同一積層数でもカバー層の厚みを薄くして色調差をつけたものは、色調差をつけていない試料に比較して破壊強度が低かった。
これに対して、積層方向の膨張率が０（曲率半径は測定不可）である本発明外の試料Ｎｏ．II−８では破壊強度が４００ＭＰａと低かった。

また、湾曲した表面を有する試料Ｎｏ．II−１〜７では、表面が全面フラットな従来の試料Ｎｏ．II−８に比べてセラミック本体表面の面積が増し、これにより少なくとも１．１倍以上大きな印字が可能となり、チップ部品の視認性が向上した。

［実施例III］
（チップ型電子部品の作成）
基本的に図１１に示す構造のチップ型電子部品を作製し評価した。まず、実施例Ｉと同様にして、図１３に示すようなパターンＧ、Ｈの誘電体グリーンシートを作製した。

次に、種々の形態になるようにパターンＧ、Ｈのグリーンシートを積層し、その上下に導体パターンを印刷していない誘電体グリーンシートを積層し、ラバープレスを行った。この後、所望の寸法になるように切断し、セラミック本体成形体を形成した。次に、実施例Ｉと同様にして成形体を焼成し、バレル研磨した。ついで両端面に銅の外部電極を表３に示す厚みで形成して、図１１,１２に示すようなチップ型電子部品を作製した。ここで、外部電極の厚みは、銅のペースト粘度により調整した。表３中の外部電極の厚みは、図１１の（ｔ０−ｔ１）／２で表される値である。
なお、比較例である試料Ｎｏ．III‐８は、パターンHのグリーンシートのみを積層して形成したものである。また、セラミック本体の形状が上下面フラットである試料Ｎｏ．III‐７は、内部導体の段差の影響が軽減されるので、このような形状に形成された。

作製したチップ型電子部品について、実施例Ｉと同様にして色調差、曲率半径ｒ３および破壊強度について評価し、さらに積層方向の膨張率ｘ３および落下試験の評価を以下に示す方法で実施した。これらの評価結果を表３に併せて示す。なお、試料数は全ての評価において１０個とした。

（積層方向の膨張率）
セラミック本体の積層方向の膨張率ｘ３は、図１１に示すように、内部電極の延長方向に対して垂直な面における中央部付近の積層方向の最大長さをｔ、セラミック本体の端部の積層方向長さをｔ１としたときに、式：ｘ３＝｛（ｔ−ｔ１）／ｔ１｝×１００として表した。今回の評価では、対向する面を測定した場合には２面の平均値とした。

（落下試験）
落下試験は、試料を高さ１ｍからコンクリートブロック上に落下させて、落下後の外部電極の状態を観察し、欠けやクラックの有無を評価した。

表３の結果から明らかなように、試料Ｎｏ．III−１〜７では、破壊強度が１５５ＭＰａ以上、落下試験での不良率が０．３％以下であった。また、積層方向の膨張率を５以上とし、曲率半径を８９ｍｍ以下とした試料Ｎｏ．III−１〜６では、破壊強度が１８７ＭＰａ以上、落下試験での不良率が０．１％以下となり、さらに、外部電極の厚みを４ｍｍとし、セラミック本体の積層方向厚みｔを同じ方向の外部電極の幅ｔ０より大きくした試料Ｎｏ．III−１〜４では、破壊強度がさらに向上し、落下試験での不良率が低下した。これに対して、積層方向の積層方向の膨張率が０（曲率半径は測定不可）である本発明外の試料Ｎｏ．III−８では、破壊強度が１３２ＭＰａと小さく、落下試験での不良率も０．８％と高かった。

試料Ｎｏ．III−１〜７では、表面が全面フラットな従来の試料Ｎｏ．III−８に比べてセラミック本体表面の面積が増し、これにより少なくとも１．１倍以上大きな印字が可能となり、チップ部品の視認性が向上した。

本発明の第１の実施形態にかかるチップ型電子部品を示す概略斜視図である。 本発明の第１の実施形態にかかる凸状の湾曲面の曲率半径ｒ１を説明するための概略断面図である。 本発明の第１の実施形態にかかる凹状の湾曲面の曲率半径ｒ１１を説明するための概略断面図である。 本発明の第１の実施形態にかかるチップ型電子部品の積層方向（厚さ方向）および幅方向の膨張率を評価する方法を示す概略断面図である。 （ａ），（ｂ）は、本発明の第１の実施形態にかかるチップ型電子部品の製造方法を示す概略図である。 本発明の第２の実施形態にかかるチップ型電子部品を示す概略斜視図である。 本発明の第２の実施形態にかかるチップ型電子部品を示す概略断面図である。 本発明の第２の実施形態にかかる湾曲面の曲率半径ｒ２を説明するための概略断面図である。 本発明の第２の実施形態にかかるチップ型電子部品について積層方向の膨張率を評価する方法を示す概略断面図である。 （ａ），（ｂ），（ｃ）は、本発明の第２の実施形態にかかるチップ型電子部品の製造方法を示す概略図である。 本発明の第３の実施形態にかかるチップ型電子部品を示す概略断面図である。 本発明の第３の実施形態にかかる湾曲面の曲率半径ｒ３を説明するための概略断面図である。 （ａ），（ｂ）は、本発明の第３の実施形態にかかるチップ型電子部品の製造方法を示す概略図である。 従来の積層セラミックコンデンサを示す概略断面図である。

符号の説明

１，２１ セラミック本体
３，２３，４９ 外部電極
５，２５ 導体部
７，２４ 絶縁層
９，２９ 湾曲面
２７ 長寸稜辺
４１ セラミック層
４３ 導体層
４５ セラミック本体
４７ 端面
５１ 中央部

Claims (11)

1. セラミックからなる絶縁層と導体層とが交互に積層されたセラミック本体と、該セラミック本体の両端面に設けられかつ前記導体層と一層おきに交互に接続された一対の外部電極と、を備えたチップ型電子部品であって、
   前記セラミック本体の積層方向における上面および下面の少なくとも１つが凸状に湾曲しており、
   複数の前記導体層のうち一方の前記外部電極に接続されかつ前記セラミック本体の上面に最も近い導体層を第１導体層、複数の前記導体層のうち一方の前記外部電極に接続されかつ前記セラミック本体の下面に最も近い導体層を第２導体層、複数の前記導体層のうち他方の前記外部電極に接続されかつ前記セラミック本体の上面に最も近い導体層を第３導体層、および、複数の前記導体層のうち他方の前記外部電極に接続されかつ前記セラミック本体の下面に最も近い導体層を第４導体層とするとき、
   前記第１導体層は、前記第３導体層と対向する第１容量形成部、および該第１容量形成部から前記セラミック本体の一方の端面側に引き出された第１引出部を有しており、前記第１容量形成部から前記第１引出部にかけて、前記セラミック本体の上面側に凸となるように前記セラミック本体の下面側に連続して湾曲しており、
   前記第２導体層は、前記第４導体層と対向する第２容量形成部、および該第２容量形成部から前記セラミック本体の一方の端面側に引き出された第２引出部を有しており、前記第２容量形成部から前記第２引出部にかけて、前記セラミック本体の下面側に凸となるように前記セラミック本体の上面側に連続して湾曲しており、
   前記第３導体層は、前記第１導体層と対向する第３容量形成部、および該第３容量形成部から前記セラミック本体の他方の端面側に引き出された第３引出部を有しており、前記第３容量形成部から前記第３引出部にかけて、前記セラミック本体の上面側に凸となるように前記セラミック本体の下面側に連続して湾曲しており、
   前記第４導体層は、前記第２導体層と対向する第４容量形成部、および該第４容量形成部から前記セラミック本体の他方の端面側に引き出された第４引出部を有しており、前記第４容量形成部から前記第４引出部にかけて、前記セラミック本体の下面側に凸となるように前記セラミック本体の上面側に連続して湾曲している、チップ型電子部品。
2. 前記セラミック本体が略直方体状であり、
   前記セラミック本体の幅方向における面が凹状に湾曲している、請求項１に記載のチップ型電子部品。
3. 前記セラミック本体の体積が８ｍｍ³以下で、かつ、凸状および凹状の湾曲面の曲率半径が５０ｍｍ以下である、請求項２に記載のチップ型電子部品。
4. 前記セラミック本体の積層方向の膨張率および前記セラミック本体の幅方向の膨張率が絶対値で１％より大きい、請求項１〜３のいずれか一項に記載のチップ型電子部品。
5. 前記セラミック本体の積層方向の膨張率および前記セラミック本体の幅方向の膨張率が絶対値で５％より大きい、請求項４に記載のチップ型電子部品。
6. 凸状の湾曲面が、前記セラミック本体の幅方向に沿って該セラミック本体の厚さを変化させて形成されている、請求項１〜５のいずれか一項に記載のチップ型電子部品。
7. 前記セラミック本体の上面または下面のいずれかが凸状の湾曲面である、請求項１〜６のいずれか一項に記載のチップ型電子部品。
8. 前記セラミック本体の体積が１ｍｍ³以下で、かつ、凸状の湾曲面の曲率半径が５ｍｍ以下である、請求項７に記載のチップ型電子部品。
9. 前記セラミック本体の積層方向の膨張率が１％より大きい、請求項７または８に記載のチップ型電子部品。
10. 前記セラミック本体の積層方向の膨張率が５％より大きい、請求項９に記載のチップ型電子部品。
11. 前記セラミック本体の積層方向における最大厚みをｔ、前記セラミック本体の積層方向と同一方向における前記外部電極の最大幅をｔ０としたときに、ｔ≧ｔ０の関係を満たす、請求項１〜１０のいずれか一項に記載のチップ型電子部品。

Images