JP2004289086A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】素体の形状を安定して略直方体形状にするとともに、構造欠陥の発生を防止することができる積層セラミック電子部品を提供する。
【解決手段】素体１の対向する端面に形成された一対の外部電極のそれぞれに接続する内部電極３ａ〜３ｋが、セラミック層２を挟み交互に積層され、この内部電極３ａ〜３ｋ、セラミック層２の上下に、内部電極が形成されていないセラミック層２が所定枚数積層されることで、積層セラミックコンデンサは形成される。各内部電極３ａ〜３ｋには所定形状のスリット１０が設けられ、内部電極３ａ〜３ｋのスリット１０の位置を、内部電極の幅方向に平行な方向で三等分した時に、中央部７０におけるスリット１０の形成密度が、両端部７１におけるスリット１０の形成密度よりも高くなるように配置している。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
この発明は、積層セラミックコンデンサ等の積層セラミック電子部品に関するものである。
【０００２】
【従来の技術】
積層セラミック電子部品である積層セラミックコンデンサの従来の構造について説明する。
【０００３】
図３（ａ）は従来の積層セラミックコンデンサの外観斜視図、（ｂ）はその長さ方向Ａ−Ａ’方向に切った断面図である。
【０００４】
図４は、図３（ａ）に示した積層セラミックコンデンサの幅方向Ｂ−Ｂ’方向に切った断面図である。
【０００５】
積層セラミックコンデンサは、図３に示すように複数の内部電極３ａ，３ｂと複数のセラミック層２とを交互に積層してなる素体１と、該素体１における内部電極３ａ，３ｂがそれぞれ露出する端部に設けられた外部電極４ａ，４ｂからなる。ここで、内部電極３ａ，３ｂは各セラミック層２の三つの端辺から内側に所定の幅のみ残し、略全面に亘り形成されている。
【０００６】
このような構造の積層セラミックコンデンサは、次の方法で製造される。
【０００７】
まず、内部電極パターンを形成していないセラミックグリーンシートを所定枚数積層し、この上層に内部電極パターンを形成したセラミックグリーンシートを所定枚数積層する。ここで、内部電極３ａとなる内部電極パターンと内部電極３ｂとなる内部電極パターンとが交互に積層される。さらに、この上層に内部電極パターンを形成していないセラミックグリーンシートを所定枚数積層し、所定の加圧、温度条件で弾性体を介してプレスを行うことで、積層体を形成する。
【０００８】
次に、それぞれが積層セラミックコンデンサとなる大きさに積層体を切断し、所定の焼成条件で焼成することで、素体を形成する。次に、この素体の内部電極が露出する端部に外部電極用導電ペーストを塗布し、所定の焼成条件で焼結することにより積層セラミックコンデンサを形成する。
【０００９】
このように形成された積層セラミックコンデンサは、図４に示すように、素体１の内部電極３ａ，３ｂの幅方向に、内部電極３ａ，３ｂとセラミック層２とが交互に積層されている対向部５０と、セラミック層２のみが積層されている側辺部５１とができる。ここで、対向部５０は内部電極３ａ，３ｂを積層しているので、側辺部５１に比べて積層される層数が多くなる。このため、前記プレス時に、素体１の側辺部５１は対向部５０に比べて厚みが薄くなり、素体１の天面が端部から中央部にかけて盛り上がった形状となってしまう。これは、積層数が増加すれば、それだけ中央部と端部とで厚みの差が生じるため、盛り上がる高さも高くなってしまう。このように、天面部が凸の円弧状となると、積層セラミックコンデンサを実装する場合に、天面を吸着して、回路基板表面に実装するため、コンデンサの吸着ミスが発生しやすくなってしまう。また、プレス時には、側辺部の厚みが薄いことから、対向部と比較して圧力が低下してしまうため、セラミック層間で密着不良が発生する可能性がある。
【００１０】
一方、素体１の積層方向においては、内部電極とセラミックとの焼成による収縮率の差により、内部電極３ａ，３ｂとセラミック層２とが積層されてなる内部電極積層部６０が、セラミック層２のみが積層されてなる内部電極非積層部６１よりも幅が狭くなるという現象が生じる。このような、内部電極積層部６０と内部電極非積層部６１との幅の差や、前述の対向部５０と側辺部５１との厚みの差により、素体内部に応力が発生し、機械的、熱的な要因（例えば、積層体の切断、素体の焼成、外部電極の焼結等）により、層間剥離やワレ等の構造欠陥が発生する可能性がある。
【００１１】
このような構造欠陥の問題を解決する積層セラミック電子部品（積層セラミックコンデンサ）として、各内部電極を複数の内部電極片で構成することで、セラミック層を介して重なり合う内部電極の対向面を少なくし、重なり合うセラミック層間の密着力を向上させた積層セラミック電子部品が開示されている（特許文献１参照。）。
【００１２】
【特許文献１】
特開平１０−９７９４８号公報
【００１３】
【発明が解決しようとする課題】
ところが、特許文献１に示すような構造の積層セラミックコンデンサでは、各層の内部電極を複数の内部電極片に分離するスリットの幅が大きく、積層した状態で、各層のスリットの位置が素体の天面側から底面側にかけて一致するので、図５に示すように、各スリットが一致した位置の天面のみが窪んでしまい、天面を平坦にすることはできない。また、上下に隣り合う内部電極の対向面積が小さいため、図３に示したような従来の積層セラミックコンデンサと同じ積層数とすると、静電容量が大幅に小さくなってしまう。このため、図３に示した従来の積層セラミックコンデンサと同じ静電容量を得るためには、内部電極の積層数を増加しなければならず、外形寸法が大きくなってしまう。また、積層数が増加すれば、その分内部電極積層部とスリット部との厚みの差が大きくなってしまい、天面に形成される窪みの深さが深くなるため、さらに平坦度が悪くなってしまう。
【００１４】
この発明の目的は、素体の形状を安定して略直方体形状に形成するとともに、構造欠陥の発生を防止することができる積層セラミック電子部品を提供することにある。
【００１５】
【課題を解決するための手段】
この発明は、複数の内部電極と複数のセラミック層とを交互に積層してなる素体と、素体の内部電極が露出する端部に設けられた外部電極とから形成される積層セラミック電子部品において、内部電極に所定形状のスリットを形成するとともに、セラミック層を挟んで重なり合う内部電極同士で、スリットの形成位置を積層方向に対して重ならないように配置し、内部電極の幅方向に平行な方向で三等分した時に、中央部におけるスリットの形成密度が、両端部におけるスリットの形成密度よりも高いことを特徴とする。
【００１６】
このような構成とすることで、内部電極とセラミック層が積層される対向部に内部電極の無いスリットを設けることで、セラミック層のみからなる側辺部との厚みの差を減少して、素体天面の盛り上がりが抑制され、対向部内においても、プレスにより最も盛り上がりやすい中央部での盛り上がりが抑制され、中央部と両端部の厚みが近づくため、天面がより平坦化される。
【００１７】
また、スリットにより、部分的に内部電極が形成されていない部分ができることで、内部電極非積層部と内部電極積層部とでの収縮率の差が減少し、素体側面の凹みが抑制される。
【００１８】
また、内部電極積層部における内部電極が形成されていないスリットの上下に重なり合うセラミック層同士が接合し、密着強度が高くなる。
【００１９】
【発明の実施の形態】
本発明の第１の実施形態に係る積層セラミック電子部品について、図を参照して説明する。なお、本実施形態では、積層セラミック電子部品として、積層セラミックコンデンサを例に説明する。
【００２０】
図１は第１の実施形態に係る積層セラミックコンデンサにおける素体の分解斜視図である。
【００２１】
図２は図１に示す素体を、内部電極が露出する面と平行な面で切った断面図である。
【００２２】
図１、図２に示すように、素体１は、内部電極が形成されていないセラミック層２を所定枚数積層した内部電極非積層部６１ａ（下層部）と、内部電極３ａ〜３ｋが表面に形成されたセラミック層２を前記内部電極非積層部６１の上面に交互積層した内部電極積層部６０と、内部電極が形成されていないセラミック層２を所定枚数積層した内部電極非積層部６１ｂ（上層部）から構成される。この素体１の内部電極３ａ〜３ｋが露出する面（図１の左奥面および右手前面）に外部電極（図示せず）が内部電極３ａ〜３ｋに導通するように形成されることで、積層セラミックコンデンサが構成される。
【００２３】
ここで、各内部電極３ａ〜３ｋには所定形状のスリット１０が設けられている。各スリット１０は、それぞれが形成されている内部電極３ａ〜３ｋに所定の長さで、かつ一定の幅で形成されている。そして、互いにセラミック層２を介して積層方向に隣り合う内部電極同士では、それぞれのスリット１０の位置が重ならないように形成されている。
【００２４】
ここで、内部電極３ａ〜３ｋと複数のセラミック層２とが積層された対向部５０を所定の幅の中央部７０とその両端部７１とに区別すると、内部電極３ｂ，３ｃ，３ｅ，３ｇ，３ｊ，３ｋのスリット１０は中央部７０の範囲内に形成されており、内部電極３ａ，３ｄ，３ｆ，３ｈ，３ｉのスリット１０は両端部７１の範囲に形成されている。
【００２５】
このような積層セラミックコンデンサは、次の製造方法により得られる。
まず、ＢａＴｉｏ_３ を主成分とするセラミックグリーンシートを成形し、該セラミックグリーンシートの表面に内部電極パターンを形成する。ここで、内部電極パターンには、素体形成後にスリット部分となる内部電極パターン非形成部が設けられている。そして、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上層に内部電極パターンが形成されているセラミックグリーンシートを所定枚数積層し、さらに上層に内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層して、所定条件で弾性体を介してプレスして積層体を得る。この積層体を、それぞれが積層セラミックコンデンサとなる大きさに切断して、所定条件で焼成することにより各素体を得る。次に、これら素体の内部電極が露出する両端面に外部電極用導電ペーストを塗布し、焼結することで積層セラミックコンデンサが得られる。
【００２６】
このように各内部電極にスリットを設けた積層セラミックコンデンサと、図６に示したような従来の積層セラミックコンデンサを用いて、天面の凸部高さ、側面の凹部深さ、内部構造欠陥の発生頻度、および静電容量を測定した結果を表１に示す。
【００２７】
なお、本測定に用いた積層セラミックコンデンサは、ともに、外形寸法が対向する外部電極間の長さが３．２ｍｍ、幅が１．６ｍｍ、高さが１．６ｍｍ、すなわち３２１６タイプであり、内部電極の積層枚数は２６０枚である。なお、本実施形態に係る積層セラミックコンデンサは各内部電極毎に５０μｍのスリットが設けられている。この構成で設計静電容量値が４．７μＦの積層セラミックコンデンサを前述の製造方法で形成した。
【００２８】
【表１】

【００２９】
表１において、天面凸部高さとは素体の天面端部を基準として天面中央部の凸部（盛り上がり部）の高さを示しており、側面凹部深さとは素体の側面の上端および下端を基準として側面中央部の凹部（窪み部）の深さを示している。また、構造欠陥とは、層間剥離等の層間の密着力不足による欠陥を示す。
【００３０】
表１に示すように、本実施形態に係る積層セラミックコンデンサは各内部電極に積層方向へ互いに隣り合わないスリットを設けることで、静電容量を殆ど変化させることなく、天面の凸部および側面の凹部を抑制するともに、構造欠陥の発生を抑制することができる。
【００３１】
まず、天面の凸部の高さは、内部電極にスリットを設けることで、内部電極とセラミック層とが交互に積層する対向部５０と、セラミック層のみを積層する側辺部５１との厚みの差を小さくしたことにより、弾性体を介してのプレスを行っても対向部中央が盛り上がることを抑制することができたからである。
【００３２】
また、対向部５０の中央部７０にスリット１０を多く形成し、両端部７１にスリット１０を中央部７０よりも少なく形成することで、プレス時に中央部７０が内部電極の影響により両端部７１や側辺部より高くなることが抑制され、両端部７１についても、内部電極が積層されていない側辺部よりも高くなることが抑制される。
【００３３】
このように、スリットの形成位置を中央部に多く、端部に少なくすることで、対向部内の位置に応じて、天面の盛り上がりの抑制量を制御することができるので、さらに、素体の天面を平坦にすることができる。
【００３４】
次に、側面の凹部の深さは、同様に内部電極にスリットが設けられることで、内部電極積層部６０の内部電極の収縮による影響を低減されたことにより、焼成による内部電極積層部６０の収縮率と内部電極非積層部６１ａ，６１ｂの収縮率との差が解消され、内部電極積層部６０のみが大きく窪むことが抑制されたからである。
【００３５】
また、構造欠陥が抑制されたのは、各内部電極にスリットが設けられたことで、内部電極を介して隣り合うセラミック層同士が接合する面積が大きくなるため、密着力が向上するからであり、さらには、スリット設けたことで、対向部と側辺部との厚みの差が解消されたことで、天面全体に亘り、十分な加圧力でプレスを行うことができるからである。
【００３６】
また、各内部電極に形成されるスリットの幅を残る内部電極幅と比較して狭くし、上下のスリットが重ならない位置に配置することで、スリットで部分的に分離された内部電極におけるスリットを挟む端の部分と、この内部電極と積層方向に重なり合う内部電極との間に浮遊容量が発生し、スリットを設けることによる有効な対向面積の減少から生じる静電容量の低下分を補うことができる。
【００３７】
このような構成とすることで、従来と同じ外形寸法で且つ同じ静電容量でありながら、構造欠陥の発生を抑制するとともに、素体の形状を略直方体形状とすることで実装時の実装ミスを抑制する積層セラミックコンデンサを形成することができる。
【００３８】
なお、前述の各実施形態で示した図では、内部電極の積層数が１１層であったが、積層数は特に制限はなく、前述の構成を適用することができる。特に、積層数が増加するほど、内部電極を積層する対向部と内部電極を積層しない側辺部との厚みの差が生じやすいので、前述の構造を適用することで、さらに大きな効果を得ることができる。
【００３９】
また、前述の各実施形態では、スリットを一定幅で形成したが、外部電極に導通する端部から、これに対向する先端部にかけて幅を変えて形成してもよい。
また、前述の実施形態では、スリットの幅を全て同じに形成したが、スリット毎に幅を異ならせてもよく、さらにはスリットの長さを個別に設定してもよい。
【００４０】
また、前述の実施形態では、積層セラミックコンデンサを例に説明したが、内部電極とセラミック層とを積層してなる積層セラミック電子部品全般について、本発明の構成を適用することができる。
【００４１】
さらに、前述の実施形態では、弾性体を介してのプレスを行うもので説明したが、剛体プレスや静水圧プレス等でも、天面中央部の盛り上がりは生じるものであり、本発明の構成を適用することができる。
【００４２】
【発明の効果】
この発明によれば、内部電極とセラミック層とが積層される対向部に部分的にスリットを設けることで、対向部内に内部電極が積層されない箇所が複数設けられることにより、対向部と側辺部とで厚みの差が解消され、素体天面中央部の盛り上がりを抑制することができる。特に、各内部電極のスリットの位置を、内部電極の幅方向に平行な方向で三等分した時に、中央部におけるスリットの形成密度が両端部におけるスリットの形成密度よりも高くなるように配置しているので、最も盛り上がりやすい中央部付近での盛り上がりを大きく抑制し、中央部よりも内部電極の影響による盛り上がりが少ない対向部の両端部における盛り上がりを適度に抑制するので、中央部の厚みと端部の厚みとの差が小さくなり、平坦な天面を備える積層セラミック電子部品を構成することができる。さらに、同様にスリットにより部分的に内部電極が形成されない部分があることで、内部電極非積層部と内部電極積層部とでの収縮率の差が解消され、素体側面の凹みが抑制することができる。これにより素体を略直方体形状に形成することができ、実装時に吸着用チャックで容易に積層セラミック電子部品を吸着することができ、確実に回路基板の所定位置に実装することができる。
【００４３】
また、スリット部分（内部電極の形成されていない部分）で上下に隣り合うセラミック層同士が接合し、密着強度が高くなるため、層間剥離等の構造欠陥の発生を抑制することができ、高信頼性を有する積層セラミック電子部品を構成することができる。
【００４４】
また、各内部電極に形成されるスリットの幅が内部電極幅と比較して狭く、上下のスリットが一致しないので、スリットで部分的に分離された内部電極におけるスリットを挟む両端と、この内部電極と積層方向に隣り合う内部電極との間に浮遊容量が発生し、スリットを設けることによる有効な対向面積の減少から生じる静電容量の低下を抑制することができる。これにより、静電容量と外形寸法とを変えることなく、高信頼性を有し、実装の容易な積層セラミック電子部品を構成することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る積層セラミックコンデンサの素体の分解斜視図
【図２】第１の実施形態に係る素体の断面図
【図３】従来の積層セラミックコンデンサの外観斜視図およびその断面図
【図４】従来の積層セラミックコンデンサの内部電極露出面に平行な面で切った断面図
【図５】他の従来の積層セラミックコンデンサの内部電極露出面に平行な面で切った断面図
【符号の説明】
１−素体
２−セラミック層
３ａ〜３ｋ−内部電極
４ａ，４ｂ−外部電極
１０−スリット
５０−素体１の対向部
５１−素体１の側辺部
６０−素体１の積層部
６１−素体１の非積層部
７０−対向部５０の中央部
７１−対向部５０の端部

Claims (1)

1. 複数の内部電極と複数のセラミック層とを交互に積層してなる素体と、該素体の前記内部電極が露出する端部に設けられた外部電極とから形成される積層セラミック電子部品において、
   前記内部電極に所定形状のスリットを形成するとともに、
   前記セラミック層を挟んで重なり合う内部電極同士で、前記スリットの形成位置を積層方向に対して重ならないように配置し、
   前記内部電極の幅方向に平行な方向で三等分した時に、中央部における前記スリットの形成密度が、両端部における前記スリットの形成密度よりも高いことを特徴とする積層セラミック電子部品。

Images