JP5590055B2 - 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ - Google Patents

Description

本発明は、積層セラミックコンデンサの製造方法及び積層セラミックコンデンサに関する。

近年、携帯電話やパーソナルコンピュータ、デジタルカメラ、デジタルオーディオ機器などの電子機器の小型化に伴って、電子機器に搭載される積層セラミックコンデンサに対するさらなる小型化及び高容量化の要求が高まってきている。

積層セラミックコンデンサを大型化することなく高容量化する有力な方法としては、内部電極の対向面積を大きくする方法が挙げられる。例えば特許文献１には、内部電極の対向面積を大きくする方法として、第１及び第２の側面のそれぞれに、第１及び第２の内部電極の両方が露出した生チップを作製した後に、第１及び第２の側面の上にセラミック層を形成する方法が提案されている。

特開平６−１３２５９号公報

しかしながら、特許文献１に記載の方法では、第１及び第２の内部電極の間に配されたセラミック層の厚みが薄いと、第１及び第２の内部電極が短絡してしまう場合がある。このため、セラミック層の厚みを十分に薄くすることができず、小型化を達成するために積層枚数を減らさざる得なくなり容量を増やすことができなくなる。従って、小型で高容量な積層セラミックコンデンサを得ることは困難である。

本発明は、小型で高容量な積層セラミックコンデンサを製造し得る方法を提供することにある。

本発明に係る積層セラミックコンデンサの製造方法では、第１の方向及び第１の方向に対して垂直な第２の方向に沿った矩形状の導電層が表面上に形成されたセラミックグリーンシートを用意する。セラミックグリーンシートを、隣り合うセラミックグリーンシートの導電層が第１及び第２の方向のそれぞれに沿ってずれるように複数積層してマザーブロックを作製する。マザーブロックを積層方向において隣り合う導電層の一方が位置し、他方が位置しない部分において、第１の方向に沿って切断すると共に、積層方向において隣り合う導電層の他方が位置し、一方が位置しない部分において、第２の方向に沿って切断することにより、積層方向において隣り合う導電層の一方から形成された第１の内部電極が露出している一方、積層方向において隣り合う導電層の他方から形成された第２の内部電極が露出していない第１の端面及び第１の側面と、第２の内部電極が露出している一方、第１の内部電極が露出していない第２の端面及び第２の側面とを有する直方体状のチップを作製する。

本発明に係る積層セラミックコンデンサの製造方法では、チップの第１及び第２の側面の上に絶縁層を形成した後に焼成する。

本発明に係る積層セラミックコンデンサの製造方法の他の特定の局面では、絶縁層としてセラミック層を形成する。

本発明に係る積層セラミックコンデンサの製造方法の別の特定の局面では、セラミック層を、セラミックグリーンシートを貼り付けることにより形成する。

本発明に係る積層セラミックコンデンサの製造方法のさらに他の特定の局面では、セラミック層を、セラミックペーストを塗布することにより形成する。

本発明に係る積層セラミックコンデンサの製造方法のさらに別の特定の局面では、マザーブロックの切断を押切りにより行う。

本発明に係る積層セラミックコンデンサの製造方法のまたさらに他の特定の局面では、セラミックグリーンシートの厚みを導電層の厚みとほぼ同じかそれ以上にする。

本発明に係る積層セラミックコンデンサは、直方体状のセラミック素体と、複数の第１及び第２の内部電極とを備えている。セラミック素体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びている。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びている。第１及び第２の端面は、幅方向及び厚み方向に沿って延びている。複数の第１及び第２の内部電極は、セラミック素体の内部において厚み方向に沿って相互に間隔をおいて配されている。第１の内部電極は、第１の端面に露出している一方、第２の端面には露出していない。第２の内部電極は、第２の端面に露出している一方、第１の端面には露出していない。第１の内部電極の幅方向の一方側における端部は、第２の内部電極の幅方向の一方側における端部よりも幅方向における外側に位置している。第１の内部電極の幅方向の他方側における端部は、第２の内部電極の幅方向の他方側における端部よりも幅方向における内側に位置している前記第１の内部電極の幅方向の他方側の端部の厚みが残りの部分よりも厚く、前記第２の内部電極の幅方向の一方側の厚みが、第２の内部電極の他の部分よりも厚い。

本発明に係る積層セラミックコンデンサのある特定の局面では、第１及び第２の内部電極間の距離が第１及び第２の内部電極のそれぞれの厚み以上である。

本発明によれば、小型で高容量な積層セラミックコンデンサを製造し得る方法を提供することができる。

本発明の一実施形態における、表面上に導電層が配されたセラミックグリーンシートの略図的平面図である。 本発明の一実施形態におけるセラミックグリーンシートの積層態様を説明するための模式的平面図である。 本発明の一実施形態におけるマザー積層体の略図的分解側面図である。 本発明の一実施形態における生のチップの略図的斜視図である。 本発明の一実施形態における生のチップの幅方向及び厚み方向に沿った略図的断面図である。 本発明の一実施形態における生のチップの長さ方向及び厚み方向に沿った略図的断面図である。 本発明の一実施形態における生のチップの長さ方向及び幅方向に沿った略図的断面図である。 本発明の一実施形態における生のセラミック素体の略図的斜視図である。 本発明の一実施形態において製造された積層セラミックコンデンサの略図的斜視図である。 本発明の一実施形態において製造された積層セラミックコンデンサの長さ方向及び厚み方向に沿った略図的断面図である。 本発明の一実施形態において製造された積層セラミックコンデンサの幅方向及び厚み方向に沿った略図的断面図である。 本発明の一実施形態において製造された積層セラミックコンデンサの長さ方向及び幅方向に沿った略図的断面図である。 各セラミックグリーンシートの上に導電層が設けられた部分を切断する工程を説明するための略図的断面図である。 内部電極の端部の模式的断面図である。 変形例におけるセラミックグリーンシートの積層態様を説明するための模式的平面図である。

以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。

また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。

（第１の実施形態）
図１は、本実施形態における、表面上に導電層が配されたセラミックグリーンシートの略図的平面図である。図２は、本実施形態におけるセラミックグリーンシートの積層態様を説明するための模式的平面図である。図３は、本実施形態におけるマザー積層体の略図的分解側面図である。図４は、本実施形態における生のチップの略図的斜視図である。図５は、本実施形態における生のチップの幅方向及び厚み方向に沿った略図的断面図である。図６は、本実施形態における生のチップの長さ方向及び厚み方向に沿った略図的断面図である。図７は、本実施形態における生のチップの長さ方向及び幅方向に沿った略図的断面図である。図８は、本実施形態における生のセラミック素体の略図的斜視図である。

本実施形態では、図１〜図８を参照しながら、図９に示す積層セラミックコンデンサ１の製造方法の一例について説明する。

（表面上に導電層２１が形成されたセラミックグリーンシート２０の準備）
まず、図１に示すセラミックグリーンシート２０を用意する。このセラミックグリーンシート２０は、セラミックペーストをダイコーター法、グラビアコーター法、マイクログラビアコーター法などの印刷法によりシート状に印刷し、乾燥させることにより作製することができる。

セラミックグリーンシート２０の作製に用いられるセラミックペーストに含まれるセラミック粉末の種類は、例えば、誘電体セラミック粉末を含むセラミックペーストを用いることができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。

次に、セラミックグリーンシート２０の表面上に、内部電極を構成するための矩形状の複数の導電層２１を、ｘ方向と、ｘ方向に対して垂直なｙ方向に沿って相互に間隔をおいてマトリクス状に形成する。これにより、表面上に、内部電極を構成するための矩形状の複数の導電層２１が、ｘ方向及びｙ方向に沿って相互に間隔をおいてマトリクス状に配されたセラミックグリーンシート２０を用意する。

なお、導電層２１の形成は、スクリーン印刷法、グラビア印刷法、インクジェット法などの各種印刷法により行うことができる。

セラミックグリーンシート２０の厚みは、導電層２１の厚みと同じか、それ以上であることが好ましい。具体的には、セラミックグリーンシート２０の厚みは、焼成後の厚みで、０．３μｍ〜３μｍであることが好ましい。導電層２１の焼成後の厚みは、０．３μｍ〜１．５μｍであることが好ましい。セラミックグリーンシート２０の厚みが薄すぎると、セラミックグリーンシート２０の取り扱いが困難となる場合がある。一方、セラミックグリーンシート２０の厚みが厚すぎると、得られる積層セラミックコンデンサ１の性能（例えば静電容量）が低くなりすぎる場合がある。導電層２１の厚みが薄すぎると、形成される内部電極２５，２６の厚みが薄くなりすぎ、内部電極２５，２６の密度が低下することで得られる積層セラミックコンデンサの静電容量が低下し、性能が低くなってしまう場合がある。一方、導電層２１の厚みが厚すぎると、導電層２１が設けられていない部分と、導電層２１が設けられている部分との間に形成される段差が大きくなりすぎるため、構造欠陥が生じやすく、得られる積層セラミックコンデンサの信頼性が低くなる場合がある。

なお、セラミックグリーンシート２０の焼成後の厚みや、導電層２１の焼成後の厚みは、得られた積層セラミックコンデンサ１を端面から長さ方向Ｌにおける中央部まで研磨して得られる断面を顯微鏡観察することにより測定することができる。

（マザーブロック２２の作製）
次に、図３に示されるように、表面上に導電層２１が形成されていないセラミックグリーンシート２０を複数枚積層する。その後に、図２及び図３に示されるように、表面上に複数の導電層２１が形成されたセラミックグリーンシート２０を複数枚積層する。この際に、積層方向であるｚ方向において隣り合うセラミックグリーンシート２０の上に配された導電層２１がｘ方向及びｙ方向のそれぞれに沿って半周期ずつずれるようにする。その後、図３に示されるように、表面上に導電層２１が形成されていないセラミックグリーンシート２０をさらに複数枚積層する。これにより、内部に導電層２１を有するマザーブロック２２を作製する。

なお、必要に応じてマザーブロック２２に、静水圧プレス等の各種プレスを施してもよい。

（生のチップ２３の作製）
次に、マザーブロック２２をｘ方向及びｙ方向に沿って切断することにより、マザーブロック２２から、図４〜図７に示す生のチップ２３を作製する。具体的には、マザーブロック２２を、各導電層２１のｙ方向（第２の方向）における中央において、ｘ方向（第１の方向）に沿って延びる複数のカットラインＬ１（図２を参照）に沿って切断する。それと共に、各導電層２１のｘ方向における中央においてｙ方向に沿って延びるカットラインＬ２に沿って切断する。これらカットラインＬ１，Ｌ２における切断を行うことにより、マザーブロック２２を複数の生のチップ２３に分断する。

なお、マザーブロック２２の切断は、例えば、切断刃を押しつける押切り、ダイシング、レーザー切断などの方法により行うことができる。なかでも、マザーブロック２２の切断方法としては、押切りが好ましい。マザーブロック２２の切断に要する時間が短くなり、また、ダイシングによる切断等と比較して、切断時に除去される部分を小さくできるため、材料の利用効率を高めることができるためである。

具体的には、本実施形態では、図示しない切断刃を厚み方向に移動させることによりマザーブロック２２の切断を行う。

図４〜図７に示されるように、生のチップ２３は、直方体状のチップ本体２４を有する。一対の主面２４ａ、２４ｂと、一対の側面２４ｃ、２４ｄと、一対の端面２４ｅ、２４ｆとを有する。主面２４ａ、２４ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。側面２４ｃ、２４ｄは、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。端面２４ｅ、２４ｆは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。

チップ本体２４の内部には、導電層２１から形成された矩形状の複数の第１及び第２の内部電極２５，２６が配されている。複数の第１の内部電極２５と、複数の第２の内部電極２６とは、厚み方向Ｔに沿って、相互に間隔をおいて交互に配されている。厚み方向Ｔにおいて隣接する第１の内部電極２５と第２の内部電極２６とは、セラミック層２９を介して対向している。

第１及び第２の内部電極２５，２６は、長さ方向Ｌ及び幅方向Ｗに沿って配されている。第１の内部電極２５は、端面２４ｅ及び側面２４ｃに露出している。第１の内部電極２５は、端面２４ｆ及び側面２４ｄには露出していない。第２の内部電極２６は、端面２４ｆ及び側面２４ｄに露出している。第２の内部電極２６は、端面２４ｅ及び側面２４ｃには露出していない。即ち、端面２４ｅ及び側面２４ｃには、第１の内部電極２５が露出している一方、第２の内部電極２６は露出していない。側面２４ｄ及び端面２４ｆには、第２の内部電極２６が露出している一方、第１の内部電極２５は露出していない。

（セラミック層２７ａ、２７ｂの形成）
次に、図８に示されるように、第１または第２の内部電極２５，２６が露出した側面２４ｃ、２４ｄの上に、セラミック層２７ａ、２７ｂを形成する。これにより、内部電極２５，２６が端面２４ｅ、２４ｆにのみ露出している生のセラミック素体２８を作製する。

セラミック層２７ａ、２７ｂは、例えば、セラミックグリーンシートを貼り付けることにより形成してもよい。この場合、厚みの均一性の高いセラミック層２７ａ、２７ｂを形成することができる。また、セラミック層２７ａ、２７ｂは、セラミックペーストを塗布し、乾燥させることにより形成してもよい。

セラミック層２７ａ、２７ｂの貼り付けるに先立って、側面２４ｃ、２４ｄの上に接着剤を塗布しておいてもよい。この塗布された接着剤は、後の焼成工程において焼失することで除去される。

なお、生のセラミック素体２８に、バレル研磨等を適宜施し、稜線部や角部を丸められた形状としておくことが好ましい。

（焼成）
次に、生のセラミック素体２８を焼成することにより、図９に示す、第１及び第２の内部電極２５，２６を有するセラミック素体１０を得る。その後、第１及び第２の外部電極１３，１４を形成することにより積層セラミックコンデンサを完成させる。なお、第１及び第２の外部電極１３，１４は、めっき法、ディップ法などにより導電性ペーストを塗布した後に焼成する方法等により形成することができる。

以上、本実施形態では、焼成の後に外部電極１３，１４を形成する、ポストファイアの場合について説明した。但し、本発明は、これに限定されない。生のセラミック素体に導電性ペーストを塗布した後に生のセラミック素体と同時に焼成するコファイアにより外部電極を形成してもよい。

（積層セラミックコンデンサの構成）
図９は、本施形態において製造された積層セラミックコンデンサの略図的斜視図である。図１０は、本実施形態において製造された積層セラミックコンデンサの長さ方向及び厚み方向に沿った略図的断面図である。図１１は、本実施形態において製造された積層セラミックコンデンサの幅方向及び厚み方向に沿った略図的断面図である。図１２は、本実施形態において製造された積層セラミックコンデンサの長さ方向及び幅方向に沿った略図的断面図である。

図９〜１２に示されるように、積層セラミックコンデンサ１は、直方体状のセラミック素体１０を備えている。セラミック素体１０は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１０ａ、１０ｂと、厚み方向Ｔ及び長さ方向Ｌに沿って延びる第１及び第２の側面１０ｃ、１０ｄと、厚み方向Ｔ及び幅方向Ｗに沿って延びる第１及び第２の端面１０ｅ、１０ｆを有する。

なお、本発明において、「直方体状」には、角部や稜線部が面取り状またはＲ面取り状である直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。

セラミック素体１０の寸法は、特に限定されない。セラミック素体１０の高さ寸法、長さ寸法及び幅寸法は、それぞれ、０．１ｍｍ〜３．０ｍｍ、０．２ｍｍ〜４．０ｍｍ、０．１ｍｍ〜３．０ｍｍ程度とすることができる。

セラミック素体１０は、適宜のセラミックスからなる。例えば、セラミック素体１０を誘電体セラミックスにより形成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。

図１０及び図１１に示されるように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極２５，２６が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極２５，２６のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。第１及び第２の内部電極２５，２６は、厚み方向Ｔにおいて、セラミック層１０ｇを介して、互いに対向している。

なお、第１及び第２の内部電極２５，２６間の厚み方向Ｔに沿った距離、即ち、セラミック層１０ｇの厚みは、第１及び第２の内部電極２５，２６のそれぞれの厚みよりも大きい。セラミック層１０ｇの厚みは、第１及び第２の内部電極２５，２６のそれぞれの厚みと同じかそれ以上であることが好ましい。具体的には、セラミック層１０ｇの厚みは、０．３μｍ〜３μｍであることが好ましい。第１及び第２の内部電極２５，２６のそれぞれの厚みは、０．３μｍ〜３．０μｍであることが好ましく、０．１μｍ〜３．０μｍであることがより好ましい。

図１０に示されるように、第１の内部電極２５は、第１の端面１０ｅに露出しており、第１及び第２の主面１０ａ、１０ｂ、第２の端面１０ｆ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。第２の内部電極２６は、第２の端面１０ｆに露出しており、第１及び第２の主面１０ａ、１０ｂ、第１の端面１０ｅ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。

図１１及び図１２に示されるように、第１の内部電極２５の幅方向ＷのＷ１側端部２５ａは、第２の内部電極２６の幅方向ＷのＷ１側端部２６ａよりも幅方向Ｗの外側（Ｗ１側）に位置している。第１の内部電極２５の幅方向ＷのＷ２側端部２５ｂは、第２の内部電極２６の幅方向ＷのＷ２側端部２６ｂよりも幅方向Ｗの内側（Ｗ１側）に位置している。即ち、幅方向Ｗ及び厚み方向Ｔに沿った断面において、第１及び第２の内部電極２５，２６は、厚み方向Ｔにそって千鳥状に配されており、端部２５ａ、２５ｂ、２６ａ、２６ｂの位置は、幅方向Ｗにおいて異なっている。

第１及び第２の内部電極２５，２６は、適宜の導電材料により構成することができる。第１及び第２の内部電極２５，２６は、例えば、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた金属またはＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた一種以上の金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）により構成することができる。

図９、図１０及び図１２に示されるように、積層セラミックコンデンサ１は、第１及び第２の外部電極１３，１４を備えている。図１０及び図１２に示されるように、第１の外部電極１３は、第１の内部電極２５に接続されている。一方、第２の外部電極１４は、第２の内部電極２６に接続されている。

第１及び第２の外部電極１３，１４は、適宜の導電材料により構成することができる。また、第１及び第２の外部電極１３，１４は、複数の導電膜の積層体により構成されていてもよい。

本実施形態では、具体的には、第１及び第２の外部電極１３，１４のそれぞれは、１または複数の下地層と、下地層の上に形成されている１または複数のめっき層とを有する。

下地層は、例えば、焼結金属層や、めっき層、熱硬化性樹脂または光硬化性樹脂に導電性フィラーを添加した導電性樹脂からなる導電性樹脂層により構成することができる。焼結金属層は、第１及び第２の内部電極２５，２６と同時焼成したコファイアによるものであってもよいし、導電性ペーストを塗布して焼き付けたポストファイアによるものであってもよい。

下地層に含ませる導電材料は、特に限定されないが、下地層に含ませる導電材料の具体例としては、例えば、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕなどの金属、Ａｇ−Ｐｄなどの上記金属の１種以上を含む合金などが挙げられる。

下地層の最大厚みは、例えば、２０μｍ〜１００μｍとすることができる。

めっき層は、例えば、Ｃｕ，Ｎｉ，Ｓｎ，Ａｇ，Ｐｄ，Ａｕなどの金属、Ａｇ−Ｐｄなどの上記金属の１種以上を含む合金などにより形成することができる。

めっき層１層あたりの最大厚みは、例えば、１μｍ〜１０μｍとすることができる。

なお、下地層とめっき層との間に、応力緩和用の樹脂層を配置してもよい。

ところで、図１３に示されるように、マザーブロック１２２の、第１の内部電極を構成するための導電層１２１ａと、第２の内部電極を構成するための導電層１２１ｂとの両方が設けられている部分を切断刃１２０を積層方向に移動させることにより押切りした場合、切断刃１２０の移動に伴って、セラミックグリーンシート１２３及び導電層１２１ａ、１２１ｂの切断部付近がｚ方向に変位する。これにより、形成される第１及び第２の電極が短絡してしまい、ショートの原因となる場合がある。

それに対して本実施形態では、図２に示されるように、マザーブロック２２を、導電層２１の第２の方向（ｙ方向）における中央において、第１の方向（ｘ方向）に沿ったカットラインＬ１で切断すると共に、導電層２１のｘ方向における中央において、ｙ方向に沿ったカットラインＬ２で切断する。カットラインＬ１，Ｌ２には、各層ごとに導電層２１が設けられていない。カットラインＬ１，Ｌ２には、２枚のセラミックグリーンシート２０ごとに導電層２１が設けられている。カットラインＬ１，Ｌ２には、第１の内部電極２５を構成するための導電層２１と、第２の内部電極２６を構成するための導電層２１とのうちの一方のみが設けられている。このように、本実施形態では、隣り合う導電層２１間の距離が長いため、マザーブロック２２の切断時に導電層２１やセラミックグリーンシート２０が変形したとしても、ｚ方向に隣接する導電層２１が接触しにくい。また、仮に接触したとしても、接触した導電層２１は、共に、第１または第２の内部電極２５，２６を構成するものであるため、第１の内部電極２５と第２の内部電極２６との間の短絡の原因にもならない。よって、セラミックグリーンシート２０を薄くした場合であっても、第１の内部電極２５と第２の内部電極２６との間の短絡が確実に規制できるため、短絡を防止でき、高容量な積層セラミックコンデンサを製造することができる。

また、第１の内部電極２５と第２の内部電極２６との間の短絡が確実に規制できるため、マザーブロック２２の切断速度を高くすることができる。従って、マザーブロック２２の切断に要する時間を短くすることができる。その結果、積層セラミックコンデンサ１の製造に要する時間を短くすることができる。

また、本実施形態のように、セラミック層２７ａ、２７ｂを事後的に設けることによって、セラミック層２７ａ、２７ｂの厚みを薄くすることができる。よって、第１の内部電極２５と第２の内部電極２６との対向面積を大きくすることができる。よって、より高容量な積層セラミックコンデンサを製造することができる。

また、チップ本体２４の側面２４ｃ、２４ｄには、第１及び第２の内部電極２５，２６の一方が露出していないため、側面２４ｃ、２４ｄにおける内部電極２５，２６の占める面積割合が小さい。このため、チップ本体２４とセラミック層２７ａ、２７ｂとの間の密着強度を高めることができる。よって、セラミック素体１０内に水分が侵入しにくく、優れた信頼性を有する積層セラミックコンデンサ１を得ることができる。

より優れた信頼性を有する積層セラミックコンデンサ１を得る観点からは、セラミックグリーンシート２０の厚みは導電層２１の厚みと同じであることが好ましく、セラミックグリーンシート２０の厚みの方が厚いとすることがより好ましい。但し、セラミックグリーンシート２０の厚みを導電層２１の厚みに対して大きくしすぎると、セラミックグリーンシート２０が厚くなりすぎて、容量がとれなくなる場合がある。このため、セラミックグリーンシート２０の厚みを導電層２１の厚みの３．０倍以下とすることがより好ましく、２．０倍以下とすることがさらに好ましい。

ところで、例えば、第１の内部電極の幅方向の一方側端部と、第２の内部電極の幅方向の一方側端部との幅方向における位置をそろえると共に、第１の内部電極の幅方向の他方側端部と、第２の内部電極の幅方向の他方側端部との幅方向における位置をそろえることも考えられる。しかしながら、この場合は、セラミック素体において、第１及び第２の内部電極の両方が設けられた部分と、第１及び第２の内部電極の両方が設けられていない部分とが隣り合うこととなる。このため、第１及び第２の内部電極の両方が設けられた部分と、第１及び第２の内部電極の両方が設けられていない部分との境界領域に大きな厚み差が生じる。よって、第１及び第２の内部電極の両方が設けられた部分と、第１及び第２の内部電極の両方が設けられていない部分との境界領域に電界が集中しやすい。また、セラミック素体の内部に構造欠陥が生じやすく、その結果、セラミック素体の内部に水分が侵入しやすくなる。従って、積層セラミックコンデンサの信頼性が低くなる場合がある。

それに対して本実施形態では、第１及び第２の内部電極２５，２６の両方が設けられた領域と、第１及び第２の内部電極２５，２６の両方が設けられていない領域との間に、第１及び第２の内部電極２５，２６の一方が設けられた領域が配されている。このため、急激な厚み変化が抑制されている。従って、電界集中を抑制することができると共に、構造欠陥の発生を抑制することができ、水分の侵入も抑制することができる。その結果、より優れた信頼性を得ることができる。

ところで、図１４に示すように、切断されていない、第１の内部電極２５の端部２５ｂは、他の部分と比べて厚い。同様に、切断されていない、第２の内部電極２６の端部２６ａは、他の部分と比べて厚い。このため、複数の第１の内部電極２５のそれぞれの端部２５ｂが厚み方向Ｔにおいて重なって積層するとそれぞれの端部の厚みが蓄積され、結果として、端部と他の部分で大きな段差が生じ、セラミック素体１０内に構造欠陥が生じやすい。従って、複数の第１の内部電極２５のそれぞれの端部２５ｂの幅方向Ｗにおける位置はばらついていることが好ましい。同様に、複数の第２の内部電極２６のそれぞれの端部２６ａの幅方向Ｗにおける位置はばらついていることが好ましい。

なお、上記実施形態では、チップの側面にセラミック層を設ける例について説明したが、セラミック層に換えて、樹脂層やガラス層などの絶縁層を設けてもよい。

（変形例）
図１５は、変形例におけるセラミックグリーンシートの積層態様を説明するための模式的平面図である。図１５に示すように、ひとつのセラミックグリーンシート２０に導電層２１をひとつのみ設けてもよい。その場合は、積層方向において隣り合う導電層２１をｘ方向及びｙ方向の両方にずらしさえすれば、ずらす量は特に限定されない。

以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。

（実施例）
上記実施形態に係る積層セラミックコンデンサ１を、上記実施形態において説明した方法で、以下の各条件で１０００個作製した。

セラミック素体１０の長さ方向寸法：１０ｍｍ
セラミック素体１０の長さ方向寸法：５ｍｍ
内部電極２５，２６の厚み（断面において蛍光Ｘ線により測定した値）：０．３μｍ
隣り合う導電層２１間の間隔：２０μｍ
セラミックグリーンシート２０の積層枚数：５００枚
セラミックグリーンシート２０の焼成後の厚み：１．５μｍ、０．７μｍまたは０．５μｍ

その後、作製した１０００個のサンプルからランダムに抽出した１００個のサンプルのそれぞれについて、第１及び第２の内部電極２５，２６間の短絡の有無を、第１の外部電極１３と第２の外部電極１４間の絶縁抵抗を測定することにより検査し、短絡発生率を求めた。結果を下記の表１に示す。

（比較例１）
セラミックグリーンシート２０を、導電層２１が積層方向において重なるように積層したこと以外は上記実施例と同様にして積層セラミックコンデンサを１０００個作製した。その後、実施例と同様にして、作製した１０００個のサンプルからランダムに抽出した１００個のサンプルのそれぞれについて、第１及び第２の内部電極間の短絡の有無を検査し、短絡発生率を求めた。結果を下記の表１に示す。

（比較例２）
マザーブロックの切断をダイシングにより行ったこと以外は、比較例１と同様にして積層セラミックコンデンサを１０００個作製した。その後、実施例と同様にして、作製した１０００個のサンプルからランダムに抽出した１００個のサンプルのそれぞれについて、第１及び第２の内部電極間の短絡の有無を検査し、短絡発生率を求めた。結果を下記の表１に示す。

表１に示す結果から、本発明に従って積層セラミックコンデンサを製造することにより第１及び第２の内部電極間の短絡を抑制できることが分かる。

１…積層セラミックコンデンサ
１０…セラミック素体
１０ａ、１０ｂ…主面
１０ｃ、１０ｄ…側面
１０ｅ、１０ｆ…端面
１０ｇ…セラミック層
１３…第１の外部電極
１４…第２の外部電極
２０…セラミックグリーンシート
２１…導電層
２２…マザーブロック
２３…生のチップ
２４…チップ本体
２４ａ、２４ｂ…主面
２４ｃ、２４ｄ…側面
２４ｅ、２４ｆ…端面
２５…第１の内部電極
２６…第２の内部電極
２７ａ、２７ｂ…セラミック層
２８…セラミック素体
２９…セラミック層
Ｌ１，Ｌ２…カットライン

Claims (8)

1. 第１の方向及び前記第１の方向に対して垂直な第２の方向に沿った矩形状の導電層が表面上に形成されたセラミックグリーンシートを用意する工程と、
   前記セラミックグリーンシートを、隣り合う前記セラミックグリーンシートの前記導電
   層が前記第１及び第２の方向のそれぞれに沿ってずれるように複数積層してマザーブロックを作製する工程と、
   前記マザーブロックを、積層方向において隣り合う前記導電層の一方が位置し、他方が位置しない部分において、前記第１の方向に沿って切断すると共に、積層方向において隣り合う前記導電層の他方が位置し、一方が位置しない部分において、前記第２の方向に沿って切断することにより、前記積層方向において隣り合う前記導電層の一方から形成された第１の内部電極が露出している一方、前記積層方向において隣り合う前記導電層の他方から形成された第２の内部電極が露出していない第１の端面及び第１の側面と、前記第２の内部電極が露出している一方、前記第１の内部電極が露出していない第２の端面及び第２の側面とを有する直方体状のチップを作製する工程とを備え、前記チップの前記第１及び第２の側面の上に絶縁層を形成した後に焼成する、積層セラミックコンデンサの製造方法。
2. 前記絶縁層としてセラミック層を形成する、請求項１に記載の積層セラミックコンデンサの製造方法。
3. 前記セラミック層を、セラミックグリーンシートを貼り付けることにより形成する、請求項２に記載の積層セラミックコンデンサの製造方法。
4. 前記セラミック層を、セラミックペーストを塗布することにより形成する、請求項３に記載の積層セラミックコンデンサの製造方法。
5. 前記マザーブロックの切断を押切りにより行う、請求項１〜４のいずれか一項に記載の積層セラミックコンデンサの製造方法。
6. 前記セラミックグリーンシートの厚みを前記導電層の厚みよりも大きくする、請求項１〜５のいずれか一項に記載の積層セラミックコンデンサの製造方法。
7. 長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する直方体状のセラミック素体と、
   前記セラミック素体の内部において厚み方向に沿って相互に間隔をおいて配された複数の第１及び第２の内部電極と、
   を備え、
   前記第１の内部電極は、前記第１の端面に露出している一方、前記第２の端面には露出
   しておらず、
   前記第２の内部電極は、前記第２の端面に露出している一方、前記第１の端面には露出
   しておらず、
   前記第１の内部電極の幅方向の一方側における端部は、前記第２の内部電極の幅方向の
   一方側における端部よりも幅方向における外側に位置し、一方、前記第１の内部電極の幅
   方向の他方側における端部は、前記第２の内部電極の幅方向の他方側における端部よりも
   幅方向における内側に位置し、前記第１の内部電極の幅方向の他方側の端部の厚みが残りの部分よりも厚く、前記第２の内部電極の幅方向の一方側の厚みが、第２の内部電極の他の部分よりも厚い、積層セラミックコンデンサ。
8. 前記第１及び第２の内部電極間の距離が前記第１及び第２の内部電極のそれぞれの厚み
   以上の請求項７に記載の積層セラミックコンデンサ。

Images