CN103247441B - 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 - Google Patents
层叠陶瓷电容器的制造方法及层叠陶瓷电容器 Download PDFInfo
- Publication number
- CN103247441B CN103247441B CN201310041333.4A CN201310041333A CN103247441B CN 103247441 B CN103247441 B CN 103247441B CN 201310041333 A CN201310041333 A CN 201310041333A CN 103247441 B CN103247441 B CN 103247441B
- Authority
- CN
- China
- Prior art keywords
- internal electrode
- ceramic capacitor
- conductive layer
- laminated ceramic
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000919 ceramic Substances 0.000 claims description 94
- 230000000903 blocking effect Effects 0.000 claims description 12
- 239000002674 ointment Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 91
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 239000011247 coating layer Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 229910002971 CaTiO3 Inorganic materials 0.000 description 2
- 229910002976 CaZrO3 Inorganic materials 0.000 description 2
- 229910002370 SrTiO3 Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052573 porcelain Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000002320 enamel (paints) Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明能够提供一种层叠陶瓷电容器的制造方法及层叠陶瓷电容器。在层叠方向(z)上相邻的导电层(21)的一方所位于而另一方所不位于的部分沿着第1方向进行截断,并且在层叠方向(z)上相邻的导电层(21)的另一方所位于而一方所不位于的部分沿着第2方向进行截断,从而制作具有由在层叠方向(z)上相邻的导电层(21)的一方形成的第1内部电极(25)露出而由在层叠方向(z)上相邻的导电层(21)的另一方形成的第2内部电极(26)未露出的第1端面(24e)及第1侧面(24c)、和第2内部电极(26)露出而第1内部电极(25)未露出的第2端面(24f)及第2侧面(24d)的长方体状的芯片(23)。从而,可制造小型且高容量的层叠陶瓷电容器。
Description
技术领域
本发明涉及层叠陶瓷电容器的制造方法及层叠陶瓷电容器。
背景技术
近几年,伴随着移动电话、个人计算机、数字相机、数字音频设备等电子设备的小型化,对搭载于电子设备的层叠陶瓷电容器的进一步小型化及高容量化的要求逐渐提高。
作为在不使层叠陶瓷电容器大型化的情况下实现高容量化的有效方法,可列举增大内部电极的对置面积的方法。例如,在专利文献1中作为增大内部电极的对置面积的方法而提出了如下方法:在制作于第1及第2侧面分别使第1及第2内部电极这两者露出的原始芯片之后,在第1及第2侧面之上形成陶瓷层。
在先技术文献
专利文献
专利文献1:日本特开平6-13259号公报
但是,在专利文献1所记载的方法中,若在第1及第2内部电极间配置的陶瓷层的厚度薄,则有时第1及第2内部电极会短路。因此,不能使陶瓷层的厚度充分薄,为了达到小型化而不得不减少层叠片数,故不能增加容量。因此,难以获得小型且高容量的层叠陶瓷电容器。
发明内容
本发明的目的在于提供一种能够制造小型且高容量的层叠陶瓷电容器的方法。
在本发明所涉及的层叠陶瓷电容器的制造方法中,准备在表面上形成有沿着第1方向及垂直于第1方向的第2方向的矩形状的导电层的陶瓷生片。按照使相邻的陶瓷生片的导电层分别沿着第1及第2方向错开的方式层叠多个陶瓷生片来制作母块。将母块,在层叠方向上相邻的导电层的一方所位于而另一方所不位于的部分沿着第1方向进行截断,并且在层叠方向上相邻的导电层的另一方所位于而一方所不位于的部分沿着第2方向进行截断,从而制作具有由在层叠方向上相邻的导电层的一方形成的第1内部电极露出而由在层叠方向上相邻的导电层的另一方形成的第2内部电极未露出的第1端面及第1侧面、和第2内部电极露出而第1内部电极未露出的第2端面及第2侧面的长方体状的芯片。
在本发明所涉及的层叠陶瓷电容器的制造方法的某一特定方面中,在芯片的第1及第2侧面上形成了绝缘层之后进行烧成。
在本发明所涉及的层叠陶瓷电容器的制造方法的另一特定方面中,形成陶瓷层作为绝缘层。
在本发明所涉及的层叠陶瓷电容器的制造方法的又一特定方面中,通过粘贴陶瓷生片来形成陶瓷层。
在本发明所涉及的层叠陶瓷电容器的制造方法的进一步另一特定方面中,通过涂敷陶瓷膏剂来形成陶瓷层。
在本发明所涉及的层叠陶瓷电容器的制造方法的进一步另一特定方面中,通过切断来进行母块的截断。
在本发明所涉及的层叠陶瓷电容器的制造方法的其他特定方面中,使陶瓷生片的厚度与导电层的厚度大致相同或在其以上。
本发明所涉及的层叠陶瓷电容器具备长方体状的陶瓷胚体和多个第1及第2内部电极。陶瓷胚体具有第1及第2主面、第1及第2侧面、和第1及第2端面。第1及第2主面沿着长度方向及宽度方向延伸。第1及第2侧面沿着长度方向及厚度方向延伸。第1及第2端面沿着宽度方向及厚度方向延伸。多个第1及第2内部电极在陶瓷胚体的内部沿着厚度方向相互隔着间隔而配置。第1内部电极露出于第1端面而未露出于第2端面。第2内部电极露出于第2端面而未露出于第1端面。第1内部电极的宽度方向的一侧中的端部比第2内部电极的宽度方向的一侧中的端部位于更靠宽度方向上的外侧。第1内部电极的宽度方向的另一侧中的端部比第2内部电极的宽度方向的另一侧中的端部位于更靠宽度方向上的内侧,端部的厚度比端部以外的厚度更厚。
在本发明所涉及的层叠陶瓷电容器的某一特定方面中,第1及第2内部电极间的距离为第1及第2内部电极各自的厚度以上。
发明效果
根据本发明,能够提供一种可制造小型且高容量的层叠陶瓷电容器的方法。
附图说明
图1是本发明的一实施方式中的、在表面上配置有导电层的陶瓷生片的简略性俯视图。
图2是用于说明本发明的一实施方式中的陶瓷生片的层叠形态的示意性俯视图。
图3是本发明的一实施方式中的母层叠体的简略性分解侧视图。
图4是本发明的一实施方式中的原始的芯片的简略性立体图。
图5是沿着本发明的一实施方式中的原始的芯片的宽度方向及厚度方向的简略性剖视图。
图6是沿着本发明的一实施方式中的原始的芯片的长度方向及厚度方向的简略性剖视图。
图7是沿着本发明的一实施方式中的原始的芯片的长度方向及宽度方向的简略性剖视图。
图8是本发明的一实施方式中的原始的陶瓷胚体的简略性立体图。
图9是在本发明的一实施方式中制造出的层叠陶瓷电容器的简略性立体图。
图10是沿着在本发明的一实施方式中制造出的层叠陶瓷电容器的长度方向及厚度方向的简略性剖视图。
图11是沿着在本发明的一实施方式中制造出的层叠陶瓷电容器的宽度方向及厚度方向的简略性剖视图。
图12是沿着在本发明的一实施方式中制造出的层叠陶瓷电容器的长度方向及宽度方向的简略性剖视图。
图13是用于说明对在各陶瓷生片之上设置有导电层的部分进行截断的工序的简略性剖视图。
图14是内部电极的端部的示意性剖视图。
图15是用于说明变形例中的陶瓷生片的层叠形态的示意性俯视图。
符号说明:
1…层叠陶瓷电容器
10…陶瓷胚体
10a、10b…主面
10c、10d…侧面
10e、10f…端面
10g…陶瓷层
13…第1外部电极
14…第2外部电极
20…陶瓷生片
21…导电层
22…母块
23…原始的芯片
24…芯片主体
24a、24b…主面
24c、24d…侧面
24e、24f…端面
25…第1内部电极
26…第2内部电极
27a、27b…陶瓷层
28…陶瓷胚体
29…陶瓷层
L1、L2…切割线
具体实施方式
以下,对实施了本发明的优选方式的一例进行说明。其中,下述的实施方式只是简单的例示。本发明并不限于下述的实施方式。
此外,在实施方式等中所参照的各附图中,实质上具有同一功能的部件用同一参考符号来进行参照。此外,在实施方式等中所参照的附图是示意性记载,附图中所描绘的物体的尺寸的比率等有时会不同于实际物体的尺寸的比率等。在附图相互之间有时物体的尺寸比率等会有所不同。具体物体的尺寸比率等应参考以下的说明来进行判断。
(第1实施方式)
图1是本实施方式中的、在表面上配置有导电层的陶瓷生片的简略性俯视图。图2是用于说明本实施方式中的陶瓷生片的层叠形态的示意性俯视图。图3是本实施方式中的母层叠体的简略性分解侧视图。图4是本实施方式中的原始的芯片的简略性立体图。图5是沿着本实施方式中的原始的芯片的宽度方向及厚度方向的简略性剖视图。图6是沿着本实施方式中的原始的芯片的长度方向及厚度方向的简略性剖视图。图7是沿着本实施方式中的原始的芯片的长度方向及宽度方向的简略性剖视图。图8是本实施方式中的原始的陶瓷胚体的简略性立体图。
在本实施方式中,参照图1~图8,对图9所示的层叠陶瓷电容器1的制造方法的一例进行说明。
(准备在表面上形成有导电层21的陶瓷生片20)
首先,准备图1所示的陶瓷生片20。该陶瓷生片20可通过以下方式来制作,即通过模压涂层法、凹版涂层法、微凹版涂层法等印刷法将陶瓷膏剂印刷成薄片状并使其干燥。
用于制作陶瓷生片20中的陶瓷膏剂所包含的陶瓷粉末的种类例如可使用包含电介质陶瓷粉末的陶瓷膏剂。作为电介质陶瓷制品的具体例,例如可列举BaTiO3、CaTiO3、SrTiO3、CaZrO3等。
接着,在陶瓷生片20的表面上,沿着x方向和垂直于x方向的y方向相互隔着间隔以矩阵状形成用于构成内部电极的矩形状的多个导电层21。由此,准备用于构成内部电极的矩形状的多个导电层21在表面上沿着x方向及y方向相互隔着间隔配置成矩阵状的陶瓷生片20。
另外,导电层21的形成可通过丝网印刷法、凹版印刷法、喷墨法等各种印刷法来进行。
陶瓷生片20的厚度优选与导电层21的厚度相同或在其以上。具体而言,陶瓷生片20的厚度为烧成后的厚度,优选为0.3μm~3μm。导电层21的烧成后的厚度优选为0.3μm~1.5μm。若陶瓷生片20的厚度过于薄,则有时会难以处理陶瓷生片20。另一方面,若陶瓷生片20的厚度过于厚,则有时所得到的层叠陶瓷电容器1的性能(例如静电电容)会过低。若导电层21的厚度过于薄,则所形成的内部电极25、26的厚度过于薄,通过降低内部电极25、26的密度而得到的层叠陶瓷电容器的静电电容会降低,从而有时性能会变低。另一方面,若导电层21的厚度过于厚,则在未设置导电层21的部分与设置有导电层21的部分之间所形成的高低差过于大,因此容易产生结构缺陷,有时所得到的层叠陶瓷电容器的可靠性会变低。
另外,关于陶瓷生片20的烧成后的厚度、或导电层21的烧成后的厚度,通过显微镜观察使所得到的层叠陶瓷电容器1从端面研磨至长度方向L上的中央部为止而得到的剖面,由此能够测量。
(母块22的制作)
接着,如图3所示,层叠多片在表面上未形成导电层21的陶瓷生片20。之后,如图2及图3所示,层叠多片在表面上形成有多个导电层21的陶瓷生片20。此时,配置于作为层叠方向的z方向上相邻的陶瓷生片20之上的导电层21分别沿着x方向及y方向各错开半个周期。之后,如图3所示,进一步层叠多片在表面上未形成导电层21的陶瓷生片20。由此,制作在内部具有导电层21的母块22。
另外,也可以根据需要而对母块22实施静液压冲压等各种冲压。
(原始的芯片23的制作)
接着,沿着x方向及y方向截断母块22,由此从母块22制作图4~图7所示的原始的芯片23。具体而言,在各导电层21的y方向(第2方向)上的中央处,沿着在x方向(第1方向)上延伸的多个切割线L1(参照图2)截断母块22。与此同时,在各导电层21的x方向上的中央处,沿着在y方向上延伸的切割线L2进行截断。通过进行这些切割线L1、L2上的截断,从而将母块22分割为多个原始的芯片23。
另外,母块22的截断例如可通过按压截断刀刃的切断、小块切割、激光器截断等方法来进行。其中,作为母块22的截断方法,优选切断。这是因为,母块22的截断所需的时间变短,此外与基于小块切割的截断等相比,能够减小截断时被去除的部分,因此能够提高材料的利用效率。
具体而言,在本实施方式中,通过使未图示的截断刀刃在厚度方向上移动,从而进行母块22的截断。
如图4~图7所示,原始的芯片23具有长方体状的芯片主体24。具有一对主面24a、24b、一对侧面24c、24d、和一对端面24e、24f。主面24a、24b沿着长度方向L及宽度方向W延伸。侧面24c、24d沿着长度方向L及厚度方向T延伸。端面24e、24f沿着宽度方向W及厚度方向T延伸。
在芯片主体24的内部配置有由导电层21形成的矩形状的多个第1及第2内部电极25、26。多个第1内部电极25和多个第2内部电极26沿着厚度方向T相互隔着间隔交替地配置。在厚度方向T上相邻的第1内部电极25和第2内部电极26隔着陶瓷层29对置。
第1及第2内部电极25、26沿着长度方向L及宽度方向W配置。第1内部电极25露出于端面24e及侧面24c。第1内部电极25未露出于端面24f及侧面24d。第2内部电极26露出于端面24f及侧面24d。第2内部电极26未露出于端面24e及侧面24c。即,在端面24e及侧面24c上,第1内部电极25露出而第2内部电极26并没有露出。在侧面24d及端面24f上,第2内部电极26露出而第1内部电极25并没有露出。
(陶瓷层27a、27b的形成)
接着,如图8所示,在露出了第1或第2内部电极25、26的侧面24c、24d上形成陶瓷层27a、27b。由此,制作内部电极25、26仅在端面24e、24f上露出的原始的陶瓷胚体28。
陶瓷层27a、27b例如也可以通过粘贴陶瓷生片来形成。此时,能够形成厚度均匀性高的陶瓷层27a、27b。此外,陶瓷层27a、27b也可以通过涂敷陶瓷膏剂并使其干燥来形成。
在粘贴陶瓷层27a、27b之前,也可在侧面24c、24d上涂敷粘接剂。该被涂敷的粘接剂可通过在之后的烧成工序中被烧掉而去除。
另外,优选对原始的陶瓷胚体28适当实施滚筒研磨等而成为使棱线部或角部圆滑的形状。
(烧成)
接着,通过对原始的陶瓷胚体28进行烧成,从而获得图9所示的具有第1及第2内部电极25、26的陶瓷胚体10。之后,通过形成第1及第2外部电极13、14,由此使层叠陶瓷电容器完成。另外,第1及第2外部电极13、14可通过利用镀覆法、浸渍法等涂敷导电性膏剂之后进行烧成的方法等来形成。
以上,在本实施方式中,说明了在烧成之后形成外部电极13、14的后烧的情况。但是,本发明并不限于此。也可以通过在向原始的陶瓷胚体涂敷导电性膏剂之后与原始的陶瓷胚体同时烧成的共烧,来形成外部电极。
(层叠陶瓷电容器的构成)
图9是在本实施方式中制造出的层叠陶瓷电容器的简略性立体图。图10是沿着在本实施方式中制造出的层叠陶瓷电容器的长度方向及厚度方向的简略性剖视图。图11是沿着在本实施方式中制造出的层叠陶瓷电容器的宽度方向及厚度方向的简略性剖视图。图12是沿着在本实施方式中制造出的层叠陶瓷电容器的长度方向及宽度方向的简略性剖视图。
如图9~12所示,层叠陶瓷电容器1具备长方体状的陶瓷胚体10。陶瓷胚体10具有沿着长度方向L及宽度方向W延伸的第1及第2主面10a、10b、沿着厚度方向T及长度方向L延伸的第1及第2侧面10c、10d、和沿着厚度方向T及宽度方向W延伸的第1及第2端面10e、10f。
另外,在本发明中,“长方体状”包括角部或棱线部为倒角状或R倒角状的长方体。即,“长方体状”的部件意味着具有第1及第2主面、第1及第2侧面和第1及第2端面的全部部件。此外,也可以在主面、侧面、端面的一部分或全部中形成凹凸等。
陶瓷胚体10的尺寸并没有特别限定。陶瓷胚体10的高度尺寸、长度尺寸及宽度尺寸可以分别设为0.1mm~3.0mm、0.2mm~4.0mm、0.1mm~3.0mm左右。
陶瓷胚体10由适当的陶瓷制品构成。例如,可通过电介质陶瓷制品形成陶瓷胚体10。作为电介质陶瓷制品的具体例,例如可列举BaTiO3、CaTiO3、SrTiO3、CaZrO3等。
如图10及图11所示,在陶瓷胚体10的内部,大致矩形状的多个第1及第2内部电极25、26沿着厚度方向T等间隔地交替配置。第1及第2内部电极25、26分别与第1及第2主面10a、10b平行。第1及第2内部电极25、26在厚度方向T上隔着陶瓷层10g而互相对置。
另外,第1及第2内部电极25、26间的沿着厚度方向T的距离、即陶瓷层10g的厚度大于第1及第2内部电极25、26各自的厚度。陶瓷层10g的厚度优选与第1及第2内部电极25、26各自的厚度相同或在其以上。具体而言,陶瓷层10g的厚度优选为0.3μm~3μm。第1及第2内部电极25、26各自的厚度优选为0.3μm~3.0μm,更优选为0.1μm~3.0μm。
如图10所示,第1内部电极25露出于第1端面10e,而未露出于第1及第2主面10a、10b、第2端面10f以及第1及第2侧面10c、10d。第2内部电极26露出于第2端面10f,而未露出于第1及第2主面10a、10b、第1端面10e以及第1及第2侧面10c、10d。
如图11及图12所示,第1内部电极25的宽度方向W的W1侧端部25a比第2内部电极26的宽度方向W的W1侧端部26a位于更靠宽度方向W的外侧(W1侧)。第1内部电极25的宽度方向W的W2侧端部25b比第2内部电极26的宽度方向W的W2侧端部26b位于更靠宽度方向W的内侧(W1侧)。即,在沿着宽度方向W及厚度方向T的剖面中,第1及第2内部电极25、26沿着厚度方向T被交错地配置,端部25a、25b、26a、26b的位置在宽度方向W上不同。
第1及第2内部电极25、26可由适当的导电材料构成。第1及第2内部电极25、26例如可通过从由Ni、Cu、Ag、Pd及Au构成的组中选出的金属、或者包含从由Ni、Cu、Ag、Pd及Au构成的组中选出的一种以上的金属的合金(例如Ag-Pd合金等)而构成。
如图9、图10及图12所示,层叠陶瓷电容器1具备第1及第2外部电极13、14。如图10及图12所示,1外部电极13与第1内部电极25连接。另一方面,第2外部电极14与第2内部电极26连接。
第1及第2外部电极13、14可由适当的导电材料构成。此外,第1及第2外部电极13、14也可以由多个导电膜的层叠体构成。
在本实施方式中,具体而言,第1及第2外部电极13、14分别具有1个或多个衬底层、和在衬底层上形成的1个或多个镀覆层。
衬底层例如可通过烧结金属层、镀覆层、由在热固化性树脂或光固化性树脂中添加了导电性填料的导电性树脂构成的导电性树脂层而构成。烧结金属层可以通过与第1及第2内部电极25、26同时烧成的共烧形成,也可以通过涂敷导电性膏剂后煅烧的后烧形成。
包含于衬底层的导电材料并没有特别限定,但作为包含于衬底层的导电材料的具体例,例如可以列举Cu、Ni、Ag、Pd、Au等金属、Ag-Pd等的包含上述金属中的1种以上金属的合金等。
衬底层的最大厚度例如可以设为20μm~100μm。
镀覆层例如可通过Cu、Ni、Sn、Ag、Pd、Au等金属、Ag-Pd等的包含上述金属中的1种以上金属的合金等形成。
镀覆层每1层的最大厚度例如可以设为1μm~10μm。
另外,在衬底层与镀覆层之间可配置应力缓和用的树脂层。
但是,如图13所示,在通过使截断刀刃120在层叠方向上移动由此切断了母块122的设置有用于构成第1内部电极的导电层121a、和用于构成第2内部电极的导电层121b这两个导电层的部分时,伴随着截断刀刃120的移动,陶瓷生片123及导电层121a、121b的截断部附近在z方向上产生位移。由此,有时所形成的第1及第2电极会短路,会成为短路的原因。
相对于此,在本实施方式中,如图2所示,在导电层21的第2方向(y方向)上的中央处,在沿着第1方向(x方向)的切割线L1处截断母块22,并且在导电层21的x方向上的中央处,在沿着y方向的切割线L2处截断母块22。在切割线L1、L2处,并不是在各层都设置有导电层21。在切割线L1、L2处,在每2个陶瓷生片20上设置有导电层21。在切割线L1、L2处,仅设置有用于构成第1内部电极25的导电层21、和用于构成第2内部电极26的导电层21中的一方。由此,在本实施方式中,由于相邻的导电层21间的距离长,因此即便在截断母块22时导电层21或陶瓷生片20产生变形,也难以与在z方向上相邻的导电层21接触。此外,即使假设产生了接触,由于接触后的导电层21都构成第1或第2内部电极25、26,因此也不会成为第1内部电极25与第2内部电极26之间短路的原因。因此,即使将陶瓷生片20设置得较薄,也能够可靠地限制第1内部电极25与第2内部电极26之间的短路,因此能够防止短路,能够制造高容量的层叠陶瓷电容器。
此外,由于能够可靠地限制第1内部电极25与第2内部电极26之间的短路,因此能够提高母块22的截断速度。因此,能够缩短截断母块22所需的时间。其结果,能够缩短制造层叠陶瓷电容器1所需的时间。
此外,如本实施方式所示,通过在事后设置陶瓷层27a、27b,从而能够使陶瓷层27a、27b的厚度较薄。因此,能够增大第1内部电极25与第2内部电极26之间的对置面积。因此,能够制造更高容量的层叠陶瓷电容器。
此外,由于在芯片主体24的侧面24c、24d未露出第1及第2内部电极25、26的一方,因此侧面24c、24d中的内部电极25、26所占的面积比例小。因此,能够提高芯片主体24与陶瓷层27a、27b之间的贴合强度。因此,水分难以侵入陶瓷胚体10内,能够获得具有优越的可靠性的层叠陶瓷电容器1。
从获得具有更优越的可靠性的层叠陶瓷电容器1的观点出发,优选陶瓷生片20的厚度与导电层21的厚度相同,更优选陶瓷生片20的厚度较厚。但是,若相对于导电层21的厚度而过于增大陶瓷生片20的厚度,则陶瓷生片20变得过厚,有时无法获得容量。因此,更优选将陶瓷生片20的厚度设为导电层21的厚度的3.0倍以下,进一步优选在2.0倍以下。
但是,例如还可以考虑使第1内部电极的宽度方向的一侧端部和第2内部电极的宽度方向的一侧端部在宽度方向上的位置一致,并且使第1内部电极的宽度方向的另一侧端部和第2内部电极的宽度方向的另一侧端部在宽度方向上的位置一致。但是,此时,在陶瓷胚体中,设置有第1及第2内部电极这两个电极的部分、和未设置第1及第2内部电极这两个电极的部分会相邻。因此,在设置有第1及第2内部电极这两个电极的部分、和未设置第1及第2内部电极这两个电极的部分之间的边界区域中,会产生大的厚度差。因此,电场容易集中于设置有第1及第2内部电极这两个电极的部分、和未设置第1及第2内部电极这两个电极的部分之间的边界区域中。此外,在陶瓷胚体的内部容易产生结构缺陷,其结果水分容易侵入到陶瓷胚体的内部。因此,有时层叠陶瓷电容器的可靠性会变低。
相对于此,在本实施方式中,在设置有第1及第2内部电极25、26这两个电极的区域、和未设置第1及第2内部电极25、26这两个电极的区域之间,配置设置了第1及第2内部电极25、26中的一方的区域。因此,可抑制快速的厚度变化。因此,能够抑制电场集中,并且能够抑制结构缺陷的产生,还能够抑制水分的侵入。其结果,能够获得更优越的可靠性。
另外,如图14所示,未被截断的第1内部电极25的端部25b比其他部分厚。同样地,未被截断的第2内部电极26的端部26a比其他部分厚。因此,若多个第1内部电极25各自的端部25b在厚度方向T上重叠地层叠,则各个端部的厚度会累积,其结果在端部与其他部分之间产生大的高低差,在陶瓷胚体10内容易产生结构缺陷。因此,优选多个第1内部电极25各自的端部25b在宽度方向W上的位置被错开。同样地,优选多个第2内部电极26各自的端部26a在宽度方向W上的位置被错开。
另外,在上述实施方式中,对在芯片的侧面设置陶瓷层的例子进行了说明,但是也可以代替陶瓷层而设置树脂层或玻璃层等绝缘层。
(变形例)
图15是用于说明变形例中的陶瓷生片的层叠形态的示意性俯视图。如图15所示,也可以在一个陶瓷生片20上仅设置一个导电层21。此时,只要使在层叠方向上相邻的导电层21在x方向及y方向这两个方向上错开即可,错开量并没有特别限定。
以下,关于本发明,基于具体的实施例进一步进行详细说明,但是本发明并不限于以下的实施例,在不变更其宗旨的范围内可适当变更并实施。
(实施例)
利用在上述实施方式中说明过的方法在以下各条件下制作1000个上述实施方式所涉及的层叠陶瓷电容器1。
陶瓷胚体10的长度方向尺寸:10mm
陶瓷胚体10的长度方向尺寸:5mm
内部电极25、26的厚度(在剖面处通过荧光X线测量出的值):0.3μm
相邻的导电层21间的间隔:20μm
陶瓷生片20的层叠片数:500片
陶瓷生片20的烧成后的厚度:1.5μm、0.7μm或0.5μm
之后,针对从制作出的1000个样品中随机提取出的100个样品的每一个,通过测量第1外部电极13与第2外部电极14之间的绝缘电阻来检查有无第1及第2内部电极25、26间的短路,从而求出了短路发生率。在下述的表1中示出结果。
(比较例1)
除了按照导电层21在层叠方向上重叠的方式层叠陶瓷生片20以外,与上述实施例同样地制作了1000个层叠陶瓷电容器。之后,与实施例同样地,针对从制作出的1000个样品中随机提取出的100个样品的每一个,检查有无第1及第2内部电极间的短路,从而求出了短路发生率。在下述的表1中示出结果。
(比较例2)
除了通过小块切割进行母块的截断以外,与比较例1同样地制作了1000个层叠陶瓷电容器。之后,与实施例同样地,针对从制作出的1000个样品中随机提取出的100个样品的每一个,检查有无第1及第2内部电极间的短路,从而求出了短路发生率。在下述的表1中示出结果。
[表1]
短路发生率(%)
从表1所示的结果可知,按照本发明制造层叠陶瓷电容器,能够抑制第1及第2内部电极间的短路。
Claims (9)
1.一种层叠陶瓷电容器的制造方法,具备:
准备沿着第1方向及垂直于所述第1方向的第2方向的多个矩形状的导电层在所述第1方向及所述第2方向上相互隔着间隔地呈矩阵状形成于表面上的陶瓷生片的工序;
按照使相邻的所述陶瓷生片的所述导电层分别沿着所述第1及第2方向错开半个周期的方式层叠多个所述陶瓷生片来制作母块的工序;和
将所述母块,在层叠方向上相邻的所述导电层的一方所位于而另一方所不位于的部分沿着所述第1方向进行截断,并且在层叠方向上相邻的所述导电层的另一方所位于而一方所不位于的部分沿着所述第2方向进行截断,从而制作具有由在所述层叠方向上相邻的所述导电层的一方形成的第1内部电极露出而由在所述层叠方向上相邻的所述导电层的另一方形成的第2内部电极未露出的第1端面及第1侧面、和所述第2内部电极露出而所述第1内部电极未露出的第2端面及第2侧面的长方体状的芯片的工序。
2.根据权利要求1所述的层叠陶瓷电容器的制造方法,其中,
在所述芯片的所述第1及第2侧面上形成了绝缘层之后进行烧成。
3.根据权利要求2所述的层叠陶瓷电容器的制造方法,其中,
形成陶瓷层作为所述绝缘层。
4.根据权利要求3所述的层叠陶瓷电容器的制造方法,其中,
通过粘贴陶瓷生片来形成所述陶瓷层。
5.根据权利要求3所述的层叠陶瓷电容器的制造方法,其中,
通过涂敷陶瓷膏剂来形成所述陶瓷层。
6.根据权利要求1~5中任一项所述的层叠陶瓷电容器的制造方法,其中,
通过切断来进行所述母块的截断。
7.根据权利要求1所述的层叠陶瓷电容器的制造方法,其中,
使所述陶瓷生片的厚度大于所述导电层的厚度。
8.一种层叠陶瓷电容器,具备:
长方体状的陶瓷胚体,具有沿着长度方向及宽度方向延伸的第1及第2主面、沿着长度方向及厚度方向延伸的第1及第2侧面、和沿着宽度方向及厚度方向延伸的第1及第2端面;和
多个第1及第2内部电极,在所述陶瓷胚体的内部沿着厚度方向相互隔着间隔而配置,
所述第1内部电极露出于所述第1端面而未露出于所述第2端面,
所述第2内部电极露出于所述第2端面而未露出于所述第1端面,
所述第1内部电极的宽度方向的一侧中的端部比所述第2内部电极的宽度方向的一侧中的端部位于更靠宽度方向上的外侧,而所述第1内部电极的宽度方向的另一侧中的端部比所述第2内部电极的宽度方向的另一侧中的端部位于更靠宽度方向上的内侧,端部的厚度比端部以外的厚度更厚,
所述第1及第2内部电极的端部在宽度方向上的位置错开。
9.根据权利要求8所述的层叠陶瓷电容器,其中
所述第1及第2内部电极间的距离为所述第1及第2内部电极各自的厚度以上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-028259 | 2012-02-13 | ||
JP2012028259A JP5590055B2 (ja) | 2012-02-13 | 2012-02-13 | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103247441A CN103247441A (zh) | 2013-08-14 |
CN103247441B true CN103247441B (zh) | 2016-09-21 |
Family
ID=48926896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310041333.4A Active CN103247441B (zh) | 2012-02-13 | 2013-02-01 | 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9190213B2 (zh) |
JP (1) | JP5590055B2 (zh) |
KR (1) | KR101462587B1 (zh) |
CN (1) | CN103247441B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101504002B1 (ko) * | 2013-05-21 | 2015-03-18 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
KR101474138B1 (ko) * | 2013-06-05 | 2014-12-17 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
JP6191557B2 (ja) | 2013-10-25 | 2017-09-06 | 株式会社村田製作所 | 電子部品の製造方法 |
JP2015111654A (ja) | 2013-10-28 | 2015-06-18 | 株式会社村田製作所 | 積層電子部品の製造方法及び積層電子部品 |
KR101659153B1 (ko) * | 2014-07-07 | 2016-09-22 | 삼성전기주식회사 | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조방법 및 적층 세라믹 커패시터의 실장 기판 |
JP6592923B2 (ja) * | 2015-03-20 | 2019-10-23 | 株式会社村田製作所 | 電子部品およびその製造方法 |
CN105098300A (zh) * | 2015-09-11 | 2015-11-25 | 禾邦电子(中国)有限公司 | 共模滤波器及其制造方法 |
JP6795292B2 (ja) * | 2015-09-15 | 2020-12-02 | Tdk株式会社 | 積層電子部品 |
JP6449826B2 (ja) * | 2015-12-25 | 2019-01-09 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
KR20170078136A (ko) | 2015-12-29 | 2017-07-07 | 삼성전기주식회사 | 적층 전자 부품 및 그 제조 방법 |
JP6777163B2 (ja) * | 2016-12-01 | 2020-10-28 | 株式会社村田製作所 | チップ型電子部品 |
KR101939083B1 (ko) * | 2017-03-29 | 2019-01-16 | 삼성전기 주식회사 | 적층형 커패시터 및 그 제조방법 |
JP2020077792A (ja) * | 2018-11-08 | 2020-05-21 | 株式会社村田製作所 | 積層セラミックコンデンサの実装構造体 |
JP7188345B2 (ja) * | 2019-09-30 | 2022-12-13 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP7380619B2 (ja) * | 2021-03-12 | 2023-11-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1591717A (zh) * | 2003-08-27 | 2005-03-09 | 京瓷株式会社 | 叠层型电子部件及其制法 |
CN101714455A (zh) * | 2008-10-03 | 2010-05-26 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0189725U (zh) * | 1987-12-07 | 1989-06-13 | ||
JPH04171708A (ja) * | 1990-11-02 | 1992-06-18 | Tdk Corp | 磁器コンデンサ |
JPH0613259A (ja) * | 1992-06-26 | 1994-01-21 | Tokin Corp | 積層セラミックコンデンサとその製造方法 |
JP2002184648A (ja) * | 2000-12-15 | 2002-06-28 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
JP2004179349A (ja) * | 2002-11-26 | 2004-06-24 | Kyocera Corp | 積層型電子部品およびその製法 |
JP2004179436A (ja) * | 2002-11-27 | 2004-06-24 | Kyocera Corp | 積層セラミックコンデンサ |
JP2005026323A (ja) * | 2003-06-30 | 2005-01-27 | Tdk Corp | 積層セラミックコンデンサの製造方法及び電極露出検知装置 |
JP2005101038A (ja) | 2003-09-22 | 2005-04-14 | Murata Mfg Co Ltd | 積層セラミックコンデンサの製造方法 |
JP2007005595A (ja) | 2005-06-24 | 2007-01-11 | Taiyo Yuden Co Ltd | 積層型電子部品の製造方法 |
KR100867503B1 (ko) * | 2007-01-02 | 2008-11-07 | 삼성전기주식회사 | 적층형 칩 커패시터 |
JP2010093136A (ja) * | 2008-10-09 | 2010-04-22 | Taiyo Yuden Co Ltd | 積層セラミック電子部品及びその製造方法 |
JP2011003845A (ja) | 2009-06-22 | 2011-01-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JP5609093B2 (ja) * | 2009-12-11 | 2014-10-22 | 株式会社村田製作所 | セラミック電子部品 |
JP5810706B2 (ja) * | 2010-09-06 | 2015-11-11 | 株式会社村田製作所 | 電子部品 |
KR101856083B1 (ko) * | 2011-05-31 | 2018-05-09 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
-
2012
- 2012-02-13 JP JP2012028259A patent/JP5590055B2/ja active Active
-
2013
- 2013-02-01 CN CN201310041333.4A patent/CN103247441B/zh active Active
- 2013-02-12 US US13/764,829 patent/US9190213B2/en active Active
- 2013-02-12 KR KR1020130014886A patent/KR101462587B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1591717A (zh) * | 2003-08-27 | 2005-03-09 | 京瓷株式会社 | 叠层型电子部件及其制法 |
CN101714455A (zh) * | 2008-10-03 | 2010-05-26 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20130093034A (ko) | 2013-08-21 |
JP2013165210A (ja) | 2013-08-22 |
US9190213B2 (en) | 2015-11-17 |
US20130208398A1 (en) | 2013-08-15 |
KR101462587B1 (ko) | 2014-11-18 |
JP5590055B2 (ja) | 2014-09-17 |
CN103247441A (zh) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103247441B (zh) | 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 | |
CN103247442B (zh) | 层叠陶瓷电子部件的制造方法 | |
JP6834091B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
KR101337275B1 (ko) | 적층 세라믹 콘덴서 | |
CN104576053B (zh) | 层叠陶瓷电容器 | |
CN104576055A (zh) | 层叠陶瓷电容器 | |
CN106356190A (zh) | 层叠陶瓷电子部件及其制造方法 | |
CN105914038A (zh) | 层叠电容器以及其制造方法 | |
CN103377823B (zh) | 多层陶瓷电子元件及其制造方法 | |
JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
JP2022116342A (ja) | 積層型キャパシタ及びその製造方法 | |
JP7196946B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2012129506A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US9173294B2 (en) | Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein | |
KR102415350B1 (ko) | 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조 방법 | |
JP2011233840A (ja) | 電子部品 | |
KR20170065919A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP5773702B2 (ja) | コンデンサ | |
CN103515093A (zh) | 一种具有内部互连结构的片式电容及其制备方法 | |
KR101141489B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
JP2013165211A (ja) | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ | |
CN107293404A (zh) | 层叠电子部件及其制造方法 | |
KR20180004521A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법 | |
WO2023127470A1 (ja) | 積層セラミックコンデンサの製造方法 | |
CN110634676A (zh) | 多层电子组件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |