CN103515093A - 一种具有内部互连结构的片式电容及其制备方法 - Google Patents
一种具有内部互连结构的片式电容及其制备方法 Download PDFInfo
- Publication number
- CN103515093A CN103515093A CN201310312854.9A CN201310312854A CN103515093A CN 103515093 A CN103515093 A CN 103515093A CN 201310312854 A CN201310312854 A CN 201310312854A CN 103515093 A CN103515093 A CN 103515093A
- Authority
- CN
- China
- Prior art keywords
- ceramic chips
- lower floor
- interconnection structure
- chip capacitor
- multilayer body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明公开了一种具有内部互连结构的片式电容及其制备方法,所述具有内部互连结构的片式电容包括多层本体、内电极、外电极;所述多层本体为由多层电介质层烧结得到的整体;多层本体内含有两个相对设立的内电极;多层本体的上下表面设有外电极,所述外电极通过设在多层本体上的互连孔与内电极电气互连。本发明主要采用多层陶瓷制备工艺,将流延片叠片预压制备各电介质层,并通过打孔、填孔、印刷制作内电极、溅射镀覆外电极最终得到电容产品。本发明所得产品工艺简单操作方便,相比于同外形尺寸的普通电容具有更大的电容量。
Description
技术领域
本发明属于片式电容的技术领域,尤其涉及片式电容内部互连结构及其制备。
背景技术
普通单层片式电容采用在陶瓷介质片的上下表面覆有电极的结构,形成普通平行板电容的结构,从而获得相应的电容量。该结构设计由于受到电容尺寸的限制,一般来说边长B小于1mm,厚度D大于0.1mm,同时受限于陶瓷材料的介电特性(包括介电常数、温度特性等),当其外形尺寸和采用的陶瓷材料确定时,其电容量也就固定了。但在很多应用场合,受限于装配空间,电容的外形尺寸已经固定,如采用普通单层片式电容,其电容量取决于陶瓷材料的介电特性,尤其是介电常数是一有限值,所以其电容量为一有限的固定值。通常来说,这一电容量往往小于应用所要求的电容量。
发明内容
发明目的:为了填补现有单层片式电容存在的缺陷,本发明提供了一种既能满足外形尺寸要求,又能有效增大电容容量的一种具有内部互连结构的片式电容及其制备方法,该发明可提供的电容量远高于具有相同陶瓷材料和外形尺寸的普通单层片式电容。
技术方案:为了实现上述目的,本发明采取以下技术方案:一种具有内部互连结构的片式电容,包括多层本体、内电极、外电极;所述多层本体为由多层电介质层烧结而成的整体;多层本体内含有两个相对设立的内电极,上下表面设有外电极,所述外电极通过设在多层本体上的互连孔与内电极电气互连。
作为优选,所述多层本体的外形尺寸为B1×B2×D=(0.20~1.00)×(0.20~1.00)×(0.10~0.50)mm3,所述的内电极尺寸为b1×b2=[0.10~(B1-0.06)]×[0.10~(B2-0.06)]mm2。
本发明另一目的是提供了一种上述具有内部互连结构的片式电容的制备方法,包括以下步骤:
1)将多层生瓷流延片经过叠片、预压后分别制得上层生瓷片、下层生瓷片和中间层生瓷片;
2)接着在上层生瓷片和下层生瓷片表面覆盖马兰膜,分别对上层生瓷片、下层生瓷片进行打孔处理,得到贯通的互连孔;中间层生瓷片进行打孔处理,得到定位孔,然后对上层生瓷片和下层生瓷片的互连孔进行金属化填孔,并去除马兰膜;
3)分别在步骤2)所得的上层生瓷片和下层生瓷片的一面印刷内电极;
4)将步骤3)所得下层生瓷片放置在下层压板上,按顺序在下层生瓷片上叠放中间生瓷片、上层生瓷片、上层压板,叠放时印刷有内电极的一面朝内,然后进行层压处理,层压后对制品进行烧结得到多层本体;
5)采用溅射或涂覆工艺在多层本体上下表面分别制得外电极,得到具有内部互连结构的片式电容。
进一步改进,所述步骤2)中将马兰膜分别与上、下层生瓷片一同打孔,并将马兰膜作为填孔掩膜,填孔工艺结束,再将马兰膜分别与上、下层生瓷片分离。
进一步的,所述步骤4)中上层压板和下层压板均设有定位柱,而所述中间层生瓷片对应设有定位孔,叠放时定位孔穿过上、下层压板上的定位柱,从而精确定位层压。
有益效果:本设计在陶瓷介质层中增加了内电极,其内电极极间距小,从而可得到大电容量的片式电容;通过上下陶瓷介质层中的互连孔实现内外电极的电气连接,从而保证了电容器的外形尺寸。本工艺采用马兰膜与生瓷片一同打孔,马兰膜成为填孔掩膜,实现了小孔径互连孔的填孔。其电容量远高于普通单层片式电容。例如在具体实施方式中提到的采用普通单层片式电容只能实现49pF的电容量,而采用本发明的设计和制造工艺在相同条件下可实现200pF的电容量要求,并且可通过选用更薄的中间陶瓷介质层使其电容量高达800pF。
附图说明
图1为本发明所述具有内部互连结构的片式电容的三维结构示意图;
图2为本发明所述具有内部互连结构的片式电容的互连孔位置示意图;
图3为图2中A-A剖面结构示意图;
图4为本发明所述具有内部互连结构的片式电容的内电极结构示意图。
其中,多层本体1、外电极(2,3)、内电极(4,5)、上层生瓷片6、中间层生瓷片7、下层生瓷片8、互连孔(9,10)。
具体实施方式
下面结合附图和具体实施例对本发明作更进一步的说明。以下所述仅是本发明的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干设计结构改进制备方法润饰,这些改进和润饰也应视为本发明的保护范围。
本发明所述具有内部互连结构的片式电容包括多层本体、内电极、外电极;所述多层本体由多层电介质层烧结得到;多层本体内含有两个相对设立的内电极;多层本体的上下表面设有外电极,所述外电极通过设在多层本体上的互连孔与内电极电气互连,其三维结构如图1所示。其具体制备步骤如下:
1)将多层生瓷流延片经过叠片、预压后分别制得上层生瓷片、下层生瓷片和中间层生瓷片;
2)接着在上层生瓷片和下层生瓷片表面覆盖马兰膜,分别对上层生瓷片、下层生瓷片进行打孔处理,得到一系列通孔的互连孔,对中间层生瓷片进行打孔处理,得到一系列定位孔,然后对上层生瓷片和下层生瓷片的互连孔进行金属化填孔,去除马兰膜;
3)分别在步骤2)所得的上层生瓷片和下层生瓷片的一面印刷内电极;
4)将步骤3)所得下层生瓷片放置在下层压板上,按顺序在下层生瓷片上叠放中间生瓷片、上层生瓷片、上层压板,叠放时印刷有内电极的一面朝内,然后进行层压处理,层压后对制品进行烧结,得到整体化的多层本体;
5)采用溅射或涂覆工艺在多层本体上下表面分别制得外电极,得到具有内部互连结构的片式电容。
下面具体以某款200pF±40pF电容(其它要求:尺寸B1×B2×D=0.50×0.50×0.16mm3、材料温度特性X7R)的设计与制造对本发明作更进一步的说明。
步骤1)中该电容采用常规商业化符合X7R标准的εr≈2800的陶瓷介质材料,所用流延片的熟瓷厚度优选了t1=t2=0.015mm规格,中间层流延片层数优选1层,厚度d1=n1×t1=1×0.015=0.015mm,上层和下层流延片层数n2=5,厚度d2=n2×t2=5×0.015=0.075mm,生瓷流延片的边长尺寸L≈50mm,每片制作20×20的阵列,即每片制作400只电容,电容之间预留0.3mm的熟切刀宽位置,预压压力0.5KPSI,保压时间20min;
步骤2)中,互连孔的数量选定为上、下层生瓷片上各两个,互连孔孔径c=0.03mm,位置选择如图2所示的对角位置a=0.2mm,在上下层生瓷片上分别覆盖马兰膜,并按图2中的的互连孔及中间层定位孔图形进行激光打孔,中间层的定位孔与上下表面的互连孔一一对应,采用激光打孔,激光的参数需合理选择,以避免激光热效应对瓷片产生不良影响;
步骤2)中马兰膜与生瓷片一同打孔,其互连孔一一对应,所以可以利用马兰膜作为金属化填孔的掩膜,为保证孔一一对应,生瓷片与马兰膜在打孔后至填孔工艺完成前不可有相对移位,将生瓷片与马兰膜放置在真空吸台上,使用刮刀将配置好的填孔浆料刮入互连孔中,填孔完成后,将马兰膜从生瓷片上轻轻去除,并对生瓷片进行打平处理;
步骤3)中,内电极尺寸优选b1=b2=0.33mm,在上下生瓷片上印刷内电极图形,选择该陶瓷材料匹配的印刷浆料;
步骤4)中,将上述生瓷片按顺序叠片层压,定位柱和定位孔的设计保证了叠片精度,层压参数根据所用的生瓷片性质选用了温度75℃、压力2KPSI,保压时间20min,将层压后的片子按所用陶瓷材料的烧结制度进行烧结,得到多层本体;
步骤5)使用溅射工艺制作外电极,选用Ti作为底层电极材料,以避免陶瓷、内电极与外电极金属间可能存在的非欧姆接触,中间层采用Pt作为阻挡层和过渡层,上层导电层金属为Au,溅射厚度约1000埃,再通过电镀加厚金层到2um之上,以利于产品使用中的焊接和金丝键合;
由于本实施例每片制作20×20的阵列,上述步骤完成后,将得到一含400只电容多层本体的整片,对该整片沿预留的熟切位置进行切割,从而将400只电容从整片上分离出来,最终得到满足指标要求的200pF电容。
由已知的产品尺寸可以计算产品的电容。本实施例中,内电极可提供的电容量为 外电极为 按照本发明的电容结构,内外电极所提供的总电容C=C1+C2=180pF+24pF=204pF,达到设计要求,总厚度D=d1+d2+d2=0.165mm,满足指标要求。
如采用普通单层片式电容的制作方法,目前符合温度特性X7R的二类瓷介材料的介电常数只能达到3500左右,通过平板电容公式计算可得电容量只有49pF,远小于本发明所提供的电容量。
可见,本设计在相同条件下可取得相较于现有技术4倍的电容量,设计结构简单,可靠性高,产品性能优越,达到了有益的实施效果。
Claims (5)
1.一种具有内部互连结构的片式电容,其特征在于:包括多层本体、内电极、外电极;所述多层本体为由多层电介质层烧结而成的整体;多层本体内含有两个相对设立的内电极,上下表面设有外电极,所述外电极通过设在多层本体上的互连孔与内电极电气互连。
2.根据权利要求1所述的具有内部互连结构的片式电容,其特征在于,所述多层本体的外形尺寸为B1×B2×D=(0.20~1.00)×(0.20~1.00)×(0.10~0.50)mm3,所述的内电极尺寸为b1×b2=[0.10~(B1-0.06)]×[0.10~(B2-0.06)]mm2。
3.一种权利要求1所述具有内部互连结构的片式电容的制备方法,其特征在于包括以下步骤:
1)将多层生瓷流延片经过叠片、预压后分别制得上层生瓷片、下层生瓷片和中间层生瓷片;
2)接着在上层生瓷片和下层生瓷片表面覆盖马兰膜,分别对上层生瓷片、下层生瓷片进行打孔处理,得到贯通的互连孔;中间层生瓷片进行打孔处理,得到定位孔,然后对上层生瓷片和下层生瓷片的互连孔进行金属化填孔,并去除马兰膜;
3)分别在步骤2)所得的上层生瓷片和下层生瓷片的一面印刷内电极;
4)将步骤3)所得下层生瓷片放置在下层压板上,按顺序在下层生瓷片上叠放中间生瓷片、上层生瓷片、上层压板,叠放时印刷有内电极的一面朝内,然后进行层压处理,层压后对制品进行烧结得到多层本体;
5)采用溅射或涂覆工艺在多层本体上下表面分别制得外电极,得到具有内部互连结构的片式电容。
4.根据权利要求3所述的具有内部互连结构的片式电容的制备方法,其特征在于:所述步骤2)中将马兰膜分别与上、下层生瓷片一同打孔,并将马兰膜作为填孔掩膜,填孔工艺结束,再将马兰膜分别与上、下层生瓷片分离。
5.根据权利要求3所述的具有内部互连结构的片式电容的制备方法,其特征在于:所述步骤4)中上层压板和下层压板均设有定位柱,而所述中间层生瓷片对应设有定位孔,叠放时定位孔穿过上、下层压板上的定位柱,从而精确定位层压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310312854.9A CN103515093A (zh) | 2013-07-24 | 2013-07-24 | 一种具有内部互连结构的片式电容及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310312854.9A CN103515093A (zh) | 2013-07-24 | 2013-07-24 | 一种具有内部互连结构的片式电容及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103515093A true CN103515093A (zh) | 2014-01-15 |
Family
ID=49897646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310312854.9A Pending CN103515093A (zh) | 2013-07-24 | 2013-07-24 | 一种具有内部互连结构的片式电容及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103515093A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109360792A (zh) * | 2018-10-11 | 2019-02-19 | 中国电子科技集团公司第二研究所 | 生瓷片刮片机的柔性刮片方法 |
CN109382275A (zh) * | 2018-10-11 | 2019-02-26 | 中国电子科技集团公司第二研究所 | 生瓷片刮片机的柔性刮刀机构 |
CN109637764A (zh) * | 2018-12-29 | 2019-04-16 | 广东爱晟电子科技有限公司 | 高精度高可靠多层低阻热敏芯片及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW484150B (en) * | 1999-12-28 | 2002-04-21 | Tdk Corp | Multilayer capacitor |
JP2004146495A (ja) * | 2002-10-23 | 2004-05-20 | Toppan Printing Co Ltd | プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板 |
CN101013630A (zh) * | 2005-11-04 | 2007-08-08 | 三星电子株式会社 | 片式电子装置、其制备方法及包含其的显示装置 |
CN102699985A (zh) * | 2012-04-25 | 2012-10-03 | 中国电子科技集团公司第五十五研究所 | 层压法填充凝胶体制备微细腔体结构多层陶瓷的方法 |
-
2013
- 2013-07-24 CN CN201310312854.9A patent/CN103515093A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW484150B (en) * | 1999-12-28 | 2002-04-21 | Tdk Corp | Multilayer capacitor |
JP2004146495A (ja) * | 2002-10-23 | 2004-05-20 | Toppan Printing Co Ltd | プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板 |
CN101013630A (zh) * | 2005-11-04 | 2007-08-08 | 三星电子株式会社 | 片式电子装置、其制备方法及包含其的显示装置 |
CN102699985A (zh) * | 2012-04-25 | 2012-10-03 | 中国电子科技集团公司第五十五研究所 | 层压法填充凝胶体制备微细腔体结构多层陶瓷的方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109360792A (zh) * | 2018-10-11 | 2019-02-19 | 中国电子科技集团公司第二研究所 | 生瓷片刮片机的柔性刮片方法 |
CN109382275A (zh) * | 2018-10-11 | 2019-02-26 | 中国电子科技集团公司第二研究所 | 生瓷片刮片机的柔性刮刀机构 |
CN109382275B (zh) * | 2018-10-11 | 2020-09-15 | 中国电子科技集团公司第二研究所 | 生瓷片刮片机的柔性刮刀机构 |
CN109637764A (zh) * | 2018-12-29 | 2019-04-16 | 广东爱晟电子科技有限公司 | 高精度高可靠多层低阻热敏芯片及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7315138B2 (ja) | 積層セラミックキャパシタ | |
CN103247441B (zh) | 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 | |
US10431379B2 (en) | Method of manufacturing a multilayer ceramic capacitor | |
CN107103996B (zh) | 多层陶瓷电子组件及其制造方法 | |
KR101762032B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
KR101462769B1 (ko) | 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판 | |
US9039859B2 (en) | Method for manufacturing monolithic ceramic electronic components | |
KR101141369B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
JP2013236045A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2017191861A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2011238724A (ja) | 電子部品 | |
JP2011233840A (ja) | 電子部品 | |
JP2021103767A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
CN102110529A (zh) | 多层陶瓷电容器及其制造方法 | |
CN103515093A (zh) | 一种具有内部互连结构的片式电容及其制备方法 | |
KR101952845B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
CN107578921B (zh) | 层叠陶瓷电容器及层叠陶瓷电容器的制造方法 | |
KR101771737B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
US10128051B2 (en) | Variable capacitance component | |
JP7459812B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
KR101963259B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
JPH03220711A (ja) | 積層セラミックコンデンサ | |
KR101761945B1 (ko) | 적층 커패시터 | |
JP2000260655A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JPH09326329A (ja) | セラミック積層デバイス用部材の製造方法及びセラミック積層デバイス用部材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140115 |