CN109637764A - 高精度高可靠多层低阻热敏芯片及其制作方法 - Google Patents

高精度高可靠多层低阻热敏芯片及其制作方法 Download PDF

Info

Publication number
CN109637764A
CN109637764A CN201811640388.6A CN201811640388A CN109637764A CN 109637764 A CN109637764 A CN 109637764A CN 201811640388 A CN201811640388 A CN 201811640388A CN 109637764 A CN109637764 A CN 109637764A
Authority
CN
China
Prior art keywords
ceramic
electrode
heat sensitive
hole
ceramic chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811640388.6A
Other languages
English (en)
Other versions
CN109637764B (zh
Inventor
段兆祥
杨梦恬
唐黎民
柏琪星
杨俊�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Aisheng Electronic Technology Co Ltd
Original Assignee
Guangdong Aisheng Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Aisheng Electronic Technology Co Ltd filed Critical Guangdong Aisheng Electronic Technology Co Ltd
Priority to CN201811640388.6A priority Critical patent/CN109637764B/zh
Publication of CN109637764A publication Critical patent/CN109637764A/zh
Application granted granted Critical
Publication of CN109637764B publication Critical patent/CN109637764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本发明涉及一种高精度高可靠多层低阻热敏芯片，其包括陶瓷体、设于陶瓷体顶面的表面电极、设于陶瓷体底面的底面电极、以及设于陶瓷体内部的N个电极层，N为大于或等于2的偶数；所述陶瓷体由N+1个陶瓷层层叠组成，且每相邻两个陶瓷层之间设置一个电极层，所述陶瓷体内部的一侧开设有贯穿1号至N号陶瓷层的第一孔，另一侧开设有贯穿2号至N+1号陶瓷层的第二孔，所述第一孔内填充有第一孔电极，所述第二孔内填充有第二孔电极。本发明还涉及所述高精度高可靠多层低阻热敏芯片的制作方法。本发明所述的高精度高可靠多层低阻热敏芯片能够同时实现小尺寸、低阻值和高B值。

Description

高精度高可靠多层低阻热敏芯片及其制作方法
技术领域
本发明涉及电子元件技术领域，特别是涉及一种高精度高可靠多层低阻热敏芯片及其制作方法。
背景技术
如图1所示，传统热敏电阻芯片为三层式结构，包括瓷体1’和分别设于所述瓷体1’两表面上的金属电极2’，所述金属电极2’通常为银电极。如图2所示，传统热敏电阻芯片的制备工艺为：陶瓷粉料制备→烧结陶瓷锭→切片→印刷金属电极→烧结金属电极。
传统三层式结构的热敏电阻芯片产品，往往会由于其瓷体材料本身固有的电阻率和B值而无法在控制芯片尺寸大小的条件下实现低阻值高B值的目的，往往低阻值高B值的产品其芯片尺寸会非常大，无法用于一些微电路、小型化生产当中，同时过大的芯片体积带来了响应速度变慢的缺点，造成产品测量灵敏度下降的问题。
发明内容
基于此，本发明的目的在于，提供一种高精度高可靠多层低阻热敏芯片，其能够同时实现小尺寸、低阻值和高B值。
本发明采取的技术方案如下：
一种高精度高可靠多层低阻热敏芯片，包括陶瓷体、设于陶瓷体顶面的表面电极、设于陶瓷体底面的底面电极、以及设于陶瓷体内部的N个电极层，N为大于或等于2的偶数；
所述陶瓷体由N+1个陶瓷层层叠组成，所述N+1个陶瓷层从上至下依序编号为1号至N+1号，且每相邻两个陶瓷层之间设置一个电极层，所述N个电极层从上至下依序编号为1号至N号；
所述陶瓷体内部的一侧开设有贯穿1号至N号陶瓷层的第一孔，另一侧开设有贯穿2号至N+1号陶瓷层的第二孔，所述第一孔内填充有第一孔电极，所述第一孔电极分别连接编号为奇数的电极层与所述表面电极，所述第二孔内填充有第二孔电极，所述第二孔电极分别连接编号为偶数的电极层与所述底面电极。
本发明在芯片内部设计为陶瓷层与电极层交错层叠的结构，使热敏芯片成为类似于多个厚度极薄的芯片并联的结构，而根据电阻率ρ＝(面积*阻值)/厚度，由于多层芯片并联后的等效面积增大而厚度减小，所以在电阻率不变的情况下，该热敏芯片的阻值将会大大减少。
与阻值相同的传统三层式结构的热敏芯片比较，本发明所述热敏芯片的尺寸更小，更适用于微小电路和邦定工艺，更有利于电子产品的微小型化，而且由于体积小，本发明所述热敏芯片对温度的响应速度更快，测温灵敏度更高。
本发明所述热敏芯片可简单等效为多个厚度极薄的芯片并联在一起，其整体表现为一个面积非常大、厚度非常薄的芯片，由此本发明解决了在实际生产中难以同时得到尺寸非常小，电阻值小且B值很大的热敏芯片的技术问题。
进一步地，N等于4。
进一步地，所述陶瓷层的厚度为20-30微米。
进一步地，所述陶瓷体采用NTC热敏陶瓷。
进一步地，所述表面电极、底面电极、各电极层、第一孔电极和第二孔电极都采用同一种金属。
本发明的另一目的在于，提供上述任一项所述的高精度高可靠多层低阻热敏芯片的制作方法，所述制作方法包括如下步骤：
S1：采用流延法将陶瓷浆料制成N+1个生瓷片，所述N+1个生瓷片分别编号为1号至N+1号，并在每个生瓷片上划分出多个相同的区域单元；
S2：分别对步骤S1得到的N+1个生瓷片进行打孔处理；
S3：利用电极浆料分别对步骤S2打孔后的N+1个生瓷片进行电极印刷，并将电极浆料填充至打好的孔内；
S4：将步骤S3得到的1号至N+1号生瓷片从上至下依序层叠，使各生瓷片中的区域单元的位置相互对应，然后进行层压和烧结，最后按区域单元之间的分界对所得半成品进行划切，得到单个的所述热敏芯片。
该制作方法先对生瓷片进行打孔和印刷步骤，然后进行层压和烧结为熟料，能够得到结构紧密的热敏芯片。
进一步地，步骤S2包括如下步骤：
将1号和N+1号生瓷片叠合，再对其每个区域单元中的一侧贯穿打孔，使1号生瓷片的每个区域单元中的一侧形成一个1号孔，使N+1号生瓷片的每个区域单元中的一侧形成一个N+1号孔；
将2号至N号生瓷片叠合，再对其每个区域单元中的两侧分别贯穿打孔，使2号至N号生瓷片的每个区域单元中的两侧分别形成一个侧孔。
将打孔数量相同的生瓷片叠合后一次打孔，有利于提高打孔效率，同时有利于后续能精准将各层的孔对位。
进一步地，步骤S2中，所述打孔处理采用激光打孔，操作方便、打孔精准。
进一步地，步骤S3包括：
利用电极浆料在1号生瓷片正面印刷表面电极，并将电极浆料填充至其每个区域单元中的1号孔内；
利用电极浆料在N+1号生瓷片背面印刷底面电极，并将电极浆料填充至其每个区域单元中的N+1号孔内；
利用电极浆料分别在2号至N号生瓷片的正面印刷电极层，得到1号至N号电极层，并将电极浆料填充至其每个区域单元中的两个侧孔内。
进一步地，步骤S4中，将步骤S3得到的1号至N+1号生瓷片从上至下依序层叠时，使1号生瓷片的每个区域单元中的1号孔与2号至N号生瓷片的每个区域单元中的其中一个侧孔位置相对，并使N+1号生瓷片的每个区域单元中的N+1号孔与2号至N号生瓷片的每个区域单元中的另一个侧孔位置相对。
为了更好地理解和实施，下面结合附图详细说明本发明。
附图说明
图1为传统三层式结构的热敏电阻芯片产品的结构示意图；
图2为传统三层式结构的热敏电阻芯片产品的制备流程示意图；
图3为本发明的高精度高可靠多层低阻热敏芯片的正视图；
图4为步骤S2中对1号生瓷片的每个区域单元打孔的俯视图；
图5为步骤S2中对N+1号生瓷片的每个区域单元打孔的俯视图；
图6为步骤S2中对2号至N号生瓷片的每个区域单元打孔的俯视图；
图7为步骤S3中对1号生瓷片的每个区域单元印刷电极的正面和背面示意图；
图8为步骤S3中对N+1号生瓷片的每个区域单元印刷电极的正面和背面示意图；
图9为步骤S3中对2号至N号生瓷片的每个区域单元印刷电极的正面和背面示意图。
具体实施方式
在本发明的描述中，需要说明的是，对于方位词，如有术语“中心”，“横向(X)”、“纵向(Y)”、“竖向(Z)”“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示方位和位置关系为基于附图所示的方位或位置关系，仅是为了便于叙述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定方位构造和操作，不能理解为限制本发明的具体保护范围。
此外，如有术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明技术特征的数量。由此，限定有“第一”、“第二”特征可以明示或者隐含包括一个或者多个该特征，在本发明描述中，“数个”的含义是两个或两个以上，除非另有明确具体的限定。
请参阅图3，本发明的高精度高可靠多层低阻热敏芯片，包括陶瓷体、设于陶瓷体顶面的表面电极2、设于陶瓷体底面的底面电极3、以及设于陶瓷体内部的N个电极层4，N为大于或等于2的偶数；
所述陶瓷体由N+1个陶瓷层10层叠组成，所述N+1个陶瓷层从上至下依序编号为1号至N+1号，且每相邻两个陶瓷层之间设置一个电极层4，所述N个电极层4从上至下依序编号为1号至N号；
所述陶瓷体内部的一侧开设有贯穿1号至N号陶瓷层的第一孔，另一侧开设有贯穿2号至N+1号陶瓷层的第二孔，所述第一孔内填充有第一孔电极51，所述第一孔电极51分别连接编号为奇数的电极层4与所述表面电极2，所述第二孔内填充有第二孔电极52，所述第二孔电极52分别连接编号为偶数的电极层4与所述底面电极3。
具体地，所述陶瓷体采用NTC热敏陶瓷，所述陶瓷层的厚度为20-30微米；所述表面电极2、底面电极3、各电极层4、第一孔电极和第二孔电极52都采用同一种金属，例如银、钯、金、铂等。
具体地，各陶瓷层的厚度相等，各电极层4的厚度相等。
进一步优选N等于4，如图3所示，则所述陶瓷体是由5个陶瓷层层叠组成，所述5个陶瓷层从上至下依序编号为1号至5号，所述电极层4的数量为4个，所述4个电极层4从上至下依序编号为1号至4号，且1号电极层4位于1号陶瓷层与2号陶瓷层之间，2号电极层4位于2号陶瓷层与3号陶瓷层之间，3号电极层4位于3号陶瓷层与4号陶瓷层之间，4号电极层4位于4号陶瓷层与5号陶瓷层之间。
除了N等于4以外，N还可以为2或大于等于6的其他偶数，具体根据热敏芯片实际所需的电阻等性能而设计。
请参阅图4-9，所述的高精度高可靠多层低阻热敏芯片的制作方法，包括如下步骤：
S1：采用流延法将陶瓷浆料制成N+1个生瓷片，所述N+1个生瓷片分别编号为1号至N+1号，并在每个生瓷片上划分出多个相同的区域单元，如图4-6所示，图中虚线为划分区域单元的线，也是后续步骤S4划切时的切割线。
具体地，所述陶瓷浆料在25℃下电阻率为1000Ω·m；生瓷片的厚度为25微米。
S2：分别对步骤S1得到的N+1个生瓷片进行打孔处理。
将1号和N+1号生瓷片叠合，再对其每个区域单元中的一侧贯穿打孔，使1号生瓷片的每个区域单元中的一侧形成一个1号孔，如图4所示，使N+1号生瓷片的每个区域单元中的一侧形成一个N+1号孔，如图5所示；
将2号至N号生瓷片叠合，再对其每个区域单元中的两侧分别贯穿打孔，使2号至N号生瓷片的每个区域单元中的两侧分别形成一个侧孔，如图6所示。
另外，每个生瓷片可以为长方形，在其四个角分别打一个对位孔，有利于后续层叠时进行对位。
S3：利用电极浆料分别对步骤S2打孔后的N+1个生瓷片进行电极印刷，并将电极浆料填充至打好的孔内。
利用电极浆料在1号生瓷片正面印刷表面电极2，并将电极浆料填充至其每个区域单元中的1号孔内，如图7所示；
利用电极浆料在N+1号生瓷片背面印刷底面电极3，并将电极浆料填充至其每个区域单元中的N+1号孔内，如图8所示；
利用电极浆料分别在2号至N号生瓷片的正面印刷电极层4，得到1号至N号电极层4，并将电极浆料填充至其每个区域单元中的两个侧孔内，如图9所示。
S4：将步骤S3得到的1号至N+1号生瓷片从上至下依序层叠，使各生瓷片中的区域单元的位置相互对应，然后进行层压和烧结，最后按区域单元之间的分界对所得半成品进行划切，得到单个的所述热敏芯片。
具体地，将步骤S3得到的1号至N+1号生瓷片从上至下依序层叠时，使1号生瓷片的每个区域单元中的1号孔与2号至N号生瓷片的每个区域单元中的其中一个侧孔位置相对，并使N+1号生瓷片的每个区域单元中的N+1号孔与2号至N号生瓷片的每个区域单元中的另一个侧孔位置相对。
具体地，可以利用每个生瓷片中位于四个角的四个对位孔进行对位，更方便快捷。
1号孔内的电极浆料及与1号孔位置相对的侧孔内的电极浆料在烧结后成为所述第一孔电极51，N+1号孔内的电极浆料及与N+1号孔位置相对的侧孔内的电极浆料在烧结后成为所述第二孔电极52。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (10)

1.一种高精度高可靠多层低阻热敏芯片，其特征在于：包括陶瓷体、设于陶瓷体顶面的表面电极、设于陶瓷体底面的底面电极、以及设于陶瓷体内部的N个电极层，N为大于或等于2的偶数；
所述陶瓷体由N+1个陶瓷层层叠组成，所述N+1个陶瓷层从上至下依序编号为1号至N+1号，且每相邻两个陶瓷层之间设置一个电极层，所述N个电极层从上至下依序编号为1号至N号；
所述陶瓷体内部的一侧开设有贯穿1号至N号陶瓷层的第一孔，另一侧开设有贯穿2号至N+1号陶瓷层的第二孔，所述第一孔内填充有第一孔电极，所述第一孔电极分别连接编号为奇数的电极层与所述表面电极，所述第二孔内填充有第二孔电极，所述第二孔电极分别连接编号为偶数的电极层与所述底面电极。
2.根据权利要求1所述的高精度高可靠多层低阻热敏芯片，其特征在于：N等于4。
3.根据权利要求1所述的高精度高可靠多层低阻热敏芯片，其特征在于：所述陶瓷层的厚度为20-30微米。
4.根据权利要求1所述的高精度高可靠多层低阻热敏芯片，其特征在于：所述陶瓷体采用NTC热敏陶瓷。
5.根据权利要求1所述的高精度高可靠多层低阻热敏芯片，其特征在于：所述表面电极、底面电极、各电极层、第一孔电极和第二孔电极都采用同一种金属。
6.权利要求1-5任一项所述的高精度高可靠多层低阻热敏芯片的制作方法，其特征在于：包括如下步骤：
S1：采用流延法将陶瓷浆料制成N+1个生瓷片，所述N+1个生瓷片分别编号为1号至N+1号，并在每个生瓷片上划分出多个相同的区域单元；
S2：分别对步骤S1得到的N+1个生瓷片进行打孔处理；
S3：利用电极浆料分别对步骤S2打孔后的N+1个生瓷片进行电极印刷，并将电极浆料填充至打好的孔内；
S4：将步骤S3得到的1号至N+1号生瓷片从上至下依序层叠，使各生瓷片中的区域单元的位置相互对应，然后进行层压和烧结，最后按区域单元之间的分界对所得半成品进行划切，得到单个的所述热敏芯片。
7.根据权利要求6所述的高精度高可靠多层低阻热敏芯片的制作方法，其特征在于：步骤S2包括如下步骤：
将1号和N+1号生瓷片叠合，再对其每个区域单元中的一侧贯穿打孔，使1号生瓷片的每个区域单元中的一侧形成一个1号孔，使N+1号生瓷片的每个区域单元中的一侧形成一个N+1号孔；
将2号至N号生瓷片叠合，再对其每个区域单元中的两侧分别贯穿打孔，使2号至N号生瓷片的每个区域单元中的两侧分别形成一个侧孔。
8.根据权利要求6所述的高精度高可靠多层低阻热敏芯片的制作方法，其特征在于：步骤S2中，所述打孔处理采用激光打孔。
9.根据权利要求7所述的高精度高可靠多层低阻热敏芯片的制作方法，其特征在于：步骤S3包括：
利用电极浆料在1号生瓷片正面印刷表面电极，并将电极浆料填充至其每个区域单元中的1号孔内；
利用电极浆料在N+1号生瓷片背面印刷底面电极，并将电极浆料填充至其每个区域单元中的N+1号孔内；
利用电极浆料分别在2号至N号生瓷片的正面印刷电极层，得到1号至N号电极层，并将电极浆料填充至其每个区域单元中的两个侧孔内。
10.根据权利要求7或9所述的高精度高可靠多层低阻热敏芯片的制作方法，其特征在于：步骤S4中，将步骤S3得到的1号至N+1号生瓷片从上至下依序层叠时，使1号生瓷片的每个区域单元中的1号孔与2号至N号生瓷片的每个区域单元中的其中一个侧孔位置相对，并使N+1号生瓷片的每个区域单元中的N+1号孔与2号至N号生瓷片的每个区域单元中的另一个侧孔位置相对。
CN201811640388.6A 2018-12-29 2018-12-29 高精度高可靠多层低阻热敏芯片及其制作方法 Active CN109637764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811640388.6A CN109637764B (zh) 2018-12-29 2018-12-29 高精度高可靠多层低阻热敏芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811640388.6A CN109637764B (zh) 2018-12-29 2018-12-29 高精度高可靠多层低阻热敏芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN109637764A true CN109637764A (zh) 2019-04-16
CN109637764B CN109637764B (zh) 2022-05-17

Family

ID=66054703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811640388.6A Active CN109637764B (zh) 2018-12-29 2018-12-29 高精度高可靠多层低阻热敏芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN109637764B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566337A (zh) * 2022-01-23 2022-05-31 中国电子科技集团公司第十三研究所 一种热测试芯片

Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714704A (ja) * 1993-01-20 1995-01-17 Murata Mfg Co Ltd 貫通型バリスタ
CN1128393A (zh) * 1994-07-18 1996-08-07 株式会社村田制作所 电子装置及其所用的表面安装器件
JPH11265804A (ja) * 1998-03-17 1999-09-28 Murata Mfg Co Ltd Ｎｔｃサーミスタ素子
JPH11283803A (ja) * 1998-03-31 1999-10-15 Murata Mfg Co Ltd チップ抵抗器
US20050236397A1 (en) * 2004-04-05 2005-10-27 China Steel Corporation Surface mountable PTC device
CN101013630A (zh) * 2005-11-04 2007-08-08 三星电子株式会社 片式电子装置、其制备方法及包含其的显示装置
CN101494108A (zh) * 2008-01-25 2009-07-29 Tdk株式会社 集合基板、集合基板的制造方法以及可变电阻器
US20100066479A1 (en) * 2008-09-16 2010-03-18 Tdk Corporation Multilayer chip varistor and electronic component
CN101740189A (zh) * 2009-12-31 2010-06-16 上海长园维安电子线路保护股份有限公司 表面贴装型过电流保护元件
US20110175700A1 (en) * 2006-04-14 2011-07-21 Bourns, Inc. Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
CN102810372A (zh) * 2012-08-10 2012-12-05 深圳顺络电子股份有限公司 负温度系数热敏电阻及其制备方法
CN103345994A (zh) * 2013-07-09 2013-10-09 南京萨特科技发展有限公司 一种静电抑制元件及其制作方法
CN103515093A (zh) * 2013-07-24 2014-01-15 中国电子科技集团公司第五十五研究所 一种具有内部互连结构的片式电容及其制备方法
CN103745898A (zh) * 2014-01-10 2014-04-23 南京萨特科技发展有限公司 一种表面贴装式过压过流保护器件及其制作方法
CN104198079A (zh) * 2014-07-30 2014-12-10 肇庆爱晟电子科技有限公司 一种高精度高可靠快速响应热敏芯片及其制作方法
CN104681220A (zh) * 2015-02-04 2015-06-03 上海长园维安电子线路保护有限公司 表面贴装型过电流保护元件及制造方法
CN106448970A (zh) * 2016-05-19 2017-02-22 上海长园维安电子线路保护有限公司 一种可提高维持电流的高稳定性ptc热敏组件
CN107226681A (zh) * 2017-06-16 2017-10-03 中国振华集团云科电子有限公司 一种低电阻率抗老化ntc热敏陶瓷材料及其制备方法
US20170290163A1 (en) * 2016-03-31 2017-10-05 Murata Manufacturing Co., Ltd. Electronic component and electronic component built-in board
CN207199390U (zh) * 2017-08-31 2018-04-06 上海长园维安电子线路保护有限公司 一种表面贴装ptc过电流保护元件
CN107910143A (zh) * 2017-10-31 2018-04-13 中国科学院新疆理化技术研究所 一种超薄芯片型热敏电阻的制备方法
CN108039256A (zh) * 2017-12-20 2018-05-15 广东爱晟电子科技有限公司 一种新型热敏电阻排芯片及其制备方法
CN108117378A (zh) * 2017-12-26 2018-06-05 珠海爱晟医疗科技有限公司 体温测量用宽温域高精度ntc热敏芯片及其制作方法
CN108154982A (zh) * 2017-12-20 2018-06-12 广东爱晟电子科技有限公司 一种芯片式固定电阻及其制作方法
CN109053158A (zh) * 2018-08-28 2018-12-21 深圳市汇北川电子技术有限公司 热敏陶瓷粉体、ntc热敏芯片、温度传感器及制备方法

Patent Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714704A (ja) * 1993-01-20 1995-01-17 Murata Mfg Co Ltd 貫通型バリスタ
CN1128393A (zh) * 1994-07-18 1996-08-07 株式会社村田制作所 电子装置及其所用的表面安装器件
JPH11265804A (ja) * 1998-03-17 1999-09-28 Murata Mfg Co Ltd Ｎｔｃサーミスタ素子
JPH11283803A (ja) * 1998-03-31 1999-10-15 Murata Mfg Co Ltd チップ抵抗器
US20050236397A1 (en) * 2004-04-05 2005-10-27 China Steel Corporation Surface mountable PTC device
CN101013630A (zh) * 2005-11-04 2007-08-08 三星电子株式会社 片式电子装置、其制备方法及包含其的显示装置
US20110175700A1 (en) * 2006-04-14 2011-07-21 Bourns, Inc. Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
CN101494108A (zh) * 2008-01-25 2009-07-29 Tdk株式会社 集合基板、集合基板的制造方法以及可变电阻器
US20100066479A1 (en) * 2008-09-16 2010-03-18 Tdk Corporation Multilayer chip varistor and electronic component
CN101740189A (zh) * 2009-12-31 2010-06-16 上海长园维安电子线路保护股份有限公司 表面贴装型过电流保护元件
CN102810372A (zh) * 2012-08-10 2012-12-05 深圳顺络电子股份有限公司 负温度系数热敏电阻及其制备方法
CN103345994A (zh) * 2013-07-09 2013-10-09 南京萨特科技发展有限公司 一种静电抑制元件及其制作方法
CN103515093A (zh) * 2013-07-24 2014-01-15 中国电子科技集团公司第五十五研究所 一种具有内部互连结构的片式电容及其制备方法
CN103745898A (zh) * 2014-01-10 2014-04-23 南京萨特科技发展有限公司 一种表面贴装式过压过流保护器件及其制作方法
CN104198079A (zh) * 2014-07-30 2014-12-10 肇庆爱晟电子科技有限公司 一种高精度高可靠快速响应热敏芯片及其制作方法
CN104681220A (zh) * 2015-02-04 2015-06-03 上海长园维安电子线路保护有限公司 表面贴装型过电流保护元件及制造方法
US20170290163A1 (en) * 2016-03-31 2017-10-05 Murata Manufacturing Co., Ltd. Electronic component and electronic component built-in board
CN106448970A (zh) * 2016-05-19 2017-02-22 上海长园维安电子线路保护有限公司 一种可提高维持电流的高稳定性ptc热敏组件
CN107226681A (zh) * 2017-06-16 2017-10-03 中国振华集团云科电子有限公司 一种低电阻率抗老化ntc热敏陶瓷材料及其制备方法
CN207199390U (zh) * 2017-08-31 2018-04-06 上海长园维安电子线路保护有限公司 一种表面贴装ptc过电流保护元件
CN107910143A (zh) * 2017-10-31 2018-04-13 中国科学院新疆理化技术研究所 一种超薄芯片型热敏电阻的制备方法
CN108039256A (zh) * 2017-12-20 2018-05-15 广东爱晟电子科技有限公司 一种新型热敏电阻排芯片及其制备方法
CN108154982A (zh) * 2017-12-20 2018-06-12 广东爱晟电子科技有限公司 一种芯片式固定电阻及其制作方法
CN108117378A (zh) * 2017-12-26 2018-06-05 珠海爱晟医疗科技有限公司 体温测量用宽温域高精度ntc热敏芯片及其制作方法
CN109053158A (zh) * 2018-08-28 2018-12-21 深圳市汇北川电子技术有限公司 热敏陶瓷粉体、ntc热敏芯片、温度传感器及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566337A (zh) * 2022-01-23 2022-05-31 中国电子科技集团公司第十三研究所 一种热测试芯片
CN114566337B (zh) * 2022-01-23 2024-04-16 中国电子科技集团公司第十三研究所 一种热测试芯片

Also Published As

Publication number Publication date
CN109637764B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
CN108507621B (zh) 基于ltcc的无源无线压力、温度集成传感器及其制备方法
CN102881602B (zh) 工作温度可控多芯片组件的集成方法
CN108109789B (zh) 一种复合热敏电阻芯片及其制备方法
JPWO2019065727A1 (ja) チップ型ヒューズ
CN104198079A (zh) 一种高精度高可靠快速响应热敏芯片及其制作方法
JP2016072478A (ja) 静電チャック
CN109637764A (zh) 高精度高可靠多层低阻热敏芯片及其制作方法
CN102800449B (zh) 一种片式热敏电阻器及其制造方法
CN105628874B (zh) 共烧结构的气体传感器及获得该传感器的方法
CN106405152A (zh) 一种微加速度计及制造方法
CN110224210A (zh) 一种包含负耦合结构的叠层介质滤波器
CN109297621A (zh) 无线无源lc压力传感器及制造方法
CN103928203B (zh) 一种双线并绕无感薄膜铂热电阻
CN102842398B (zh) 一种片式陶瓷敏感元件的制备方法及其相应产品
JP6215783B2 (ja) 配線基板、測温体および測温装置
JPS6296831A (ja) 熱流計センサ−及びその製法
Girasek et al. Improving thermal resistance of multilayer LTCC module with cooling channels and thermal vias
JP2003344348A (ja) 酸素センサ素子
JP2001219331A (ja) 静電チャック
CN108039256A (zh) 一种新型热敏电阻排芯片及其制备方法
JPS60196659A (ja) センサ用抵抗測定電極
US20150077190A1 (en) Package structure of crystal oscillator with embedded thermistor
CN100359303C (zh) 薄膜电路热流计测头
CN215114917U (zh) 一种监测温度变化器件
CN109724716A (zh) 多层薄膜型高灵敏性热敏感温芯片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant