JPH11283803A - チップ抵抗器 - Google Patents
チップ抵抗器Info
- Publication number
- JPH11283803A JPH11283803A JP10085834A JP8583498A JPH11283803A JP H11283803 A JPH11283803 A JP H11283803A JP 10085834 A JP10085834 A JP 10085834A JP 8583498 A JP8583498 A JP 8583498A JP H11283803 A JPH11283803 A JP H11283803A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode
- electrodes
- external
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 表面実装に用いられる外部電極の大きさや形
状等を表面実装の実状に応じて自由に変更することがで
き、かつ外部環境に対する耐久性に優れたチップ抵抗器
を得る。 【解決手段】 セラミック素体４内に該素体４の厚み方
向と略垂直な方向にそれぞれ先端が互いに所定距離隔て
られるように第１，第２の内部電極１，２を設け、第
１，第２の内部電極１，２に対し該素体４の厚み方向に
所定距離隔てて対向するように共通内部電極３を設け、
第１，第２の内部電極１，２にスルホール部７，８を介
して電気的に接続される第１，第２の外部電極５，６を
設けることを特徴としている。
状等を表面実装の実状に応じて自由に変更することがで
き、かつ外部環境に対する耐久性に優れたチップ抵抗器
を得る。 【解決手段】 セラミック素体４内に該素体４の厚み方
向と略垂直な方向にそれぞれ先端が互いに所定距離隔て
られるように第１，第２の内部電極１，２を設け、第
１，第２の内部電極１，２に対し該素体４の厚み方向に
所定距離隔てて対向するように共通内部電極３を設け、
第１，第２の内部電極１，２にスルホール部７，８を介
して電気的に接続される第１，第２の外部電極５，６を
設けることを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、固定抵抗器、サー
ミスタなどのチップ抵抗器に関するものであり、特に表
面実装用のチップ抵抗器に関するものである。
ミスタなどのチップ抵抗器に関するものであり、特に表
面実装用のチップ抵抗器に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来の
表面実装用チップサーミスタとしては、種々の構造のも
のが提案されている。平面電極を用いたチップサーミス
タとしては、サーミスタ素体の一方面にＡｇなどの電極
を設け、他方面に所定距離離れた一対の電極を形成し、
この一対の電極をバンプ接続などの表面実装のための外
部電極として用いられる構造のものが知られている。こ
のような構造のサーミスタにおいて、主たる抵抗値は、
一方の内部電極と共通内部電極の間及び共通内部電極と
他方の内部電極の間で形成される。従って、外部電極の
大きさや形状により抵抗値が変化するため、外部電極の
大きさや形状等を表面実装の実状に応じて変更すること
ができないという問題があった。例えば、バンプ接続に
より表面実装する場合において、より大きな面積の外部
電極が必要な場合においても、外部電極の大きさを変更
すると、抵抗値に影響があるため、外部電極の大きさを
大きくすることができないという問題があった。
表面実装用チップサーミスタとしては、種々の構造のも
のが提案されている。平面電極を用いたチップサーミス
タとしては、サーミスタ素体の一方面にＡｇなどの電極
を設け、他方面に所定距離離れた一対の電極を形成し、
この一対の電極をバンプ接続などの表面実装のための外
部電極として用いられる構造のものが知られている。こ
のような構造のサーミスタにおいて、主たる抵抗値は、
一方の内部電極と共通内部電極の間及び共通内部電極と
他方の内部電極の間で形成される。従って、外部電極の
大きさや形状により抵抗値が変化するため、外部電極の
大きさや形状等を表面実装の実状に応じて変更すること
ができないという問題があった。例えば、バンプ接続に
より表面実装する場合において、より大きな面積の外部
電極が必要な場合においても、外部電極の大きさを変更
すると、抵抗値に影響があるため、外部電極の大きさを
大きくすることができないという問題があった。
【０００３】また、バレル研磨等により抵抗値の微調整
を行うと、外部電極も同時にバレル研磨等が成されるた
め、外部電極が損傷するという問題があった。このよう
な外部電極の損傷のため、表面実装に必要なバンプ形成
を行うことができないなどの問題を生じた。
を行うと、外部電極も同時にバレル研磨等が成されるた
め、外部電極が損傷するという問題があった。このよう
な外部電極の損傷のため、表面実装に必要なバンプ形成
を行うことができないなどの問題を生じた。
【０００４】さらに、従来の表面実装用サーミスタにお
いては、電極が外部に露出しているので、外部環境の変
化等の影響を受け易いという問題があった。本発明の目
的は、表面実装に用いられる外部電極の大きさや形状等
を実状に応じて自由に変更することができ、かつ外部環
境に対する耐久性に優れたチップ抵抗器を提供すること
にある。
いては、電極が外部に露出しているので、外部環境の変
化等の影響を受け易いという問題があった。本発明の目
的は、表面実装に用いられる外部電極の大きさや形状等
を実状に応じて自由に変更することができ、かつ外部環
境に対する耐久性に優れたチップ抵抗器を提供すること
にある。
【０００５】
【課題を解決するための手段】請求項１に記載の発明の
チップ抵抗器は、セラミック素体と、セラミック素体内
において該素体の厚み方向と略垂直な方向にそれぞれ先
端が互いに所定距離隔てるように設けられている第１，
第２の内部電極と、セラミック素体内において上記第
１，第２の内部電極に対し該素体の厚み方向に所定距離
隔てて対向するように設けられている共通内部電極と、
上記第１，第２の内部電極にスルホール部を介して電気
的に接続される、表面実装のための第１，第２の外部電
極とを備えることを特徴としている。
チップ抵抗器は、セラミック素体と、セラミック素体内
において該素体の厚み方向と略垂直な方向にそれぞれ先
端が互いに所定距離隔てるように設けられている第１，
第２の内部電極と、セラミック素体内において上記第
１，第２の内部電極に対し該素体の厚み方向に所定距離
隔てて対向するように設けられている共通内部電極と、
上記第１，第２の内部電極にスルホール部を介して電気
的に接続される、表面実装のための第１，第２の外部電
極とを備えることを特徴としている。
【０００６】請求項１に記載の発明によれば、セラミッ
ク素体内に、第１，第２の内部電極と、共通内部電極と
を設けることにより、第１の内部電極／共通内部電極／
第２の内部電極の間で主たる抵抗値を形成させているの
で、表面実装に用いられる外部電極の大きさや形状等を
変更しても、抵抗値に与える影響がほとんどない。従っ
て、表面実装における必要性に応じて内部電極の大きさ
や形状等を自由に変更することができる。従って、例え
ばバンプ接続で表面実装する場合、バンプ形成に必要な
部分に必要な面積で外部電極を設けることができる。
ク素体内に、第１，第２の内部電極と、共通内部電極と
を設けることにより、第１の内部電極／共通内部電極／
第２の内部電極の間で主たる抵抗値を形成させているの
で、表面実装に用いられる外部電極の大きさや形状等を
変更しても、抵抗値に与える影響がほとんどない。従っ
て、表面実装における必要性に応じて内部電極の大きさ
や形状等を自由に変更することができる。従って、例え
ばバンプ接続で表面実装する場合、バンプ形成に必要な
部分に必要な面積で外部電極を設けることができる。
【０００７】また、内部電極のほとんどの部分が、セラ
ミック素体内に埋め込まれ外部に露出していないので、
外部環境による影響が少なく、外部環境に対する耐久性
に優れ、高い信頼性を有している。
ミック素体内に埋め込まれ外部に露出していないので、
外部環境による影響が少なく、外部環境に対する耐久性
に優れ、高い信頼性を有している。
【０００８】また、外部電極は製造工程における最終段
階で付与することができるものであるので、外部電極を
付与する前に、スルホール部を介して抵抗値を測定する
ことができる。従って、外部電極を付与する前にバレル
研磨等を行い抵抗値の微調整を行うことができる。
階で付与することができるものであるので、外部電極を
付与する前に、スルホール部を介して抵抗値を測定する
ことができる。従って、外部電極を付与する前にバレル
研磨等を行い抵抗値の微調整を行うことができる。
【０００９】請求項２に記載の発明は、請求項１に記載
の発明おいて、素体の厚み方向と略垂直な方向における
第１，第２の外部電極間の距離が、第１，第２の内部電
極間の所定距離よりも短くならないように設定されてい
ることを特徴としている。
の発明おいて、素体の厚み方向と略垂直な方向における
第１，第２の外部電極間の距離が、第１，第２の内部電
極間の所定距離よりも短くならないように設定されてい
ることを特徴としている。
【００１０】請求項２に記載の発明によれば、第１，第
２の外部電極間の距離が抵抗値に与える影響をさらに小
さくすることができる。請求項３に記載の発明は、請求
項１に記載の発明において、第１，第２の内部電極と第
１，第２の外部電極の間に挟まれる領域であって、第
１，第２の外部電極間に位置する領域が、絶縁材料、ま
たはセラミック素体よりも比抵抗の高い材料から形成さ
れていることを特徴としている。
２の外部電極間の距離が抵抗値に与える影響をさらに小
さくすることができる。請求項３に記載の発明は、請求
項１に記載の発明において、第１，第２の内部電極と第
１，第２の外部電極の間に挟まれる領域であって、第
１，第２の外部電極間に位置する領域が、絶縁材料、ま
たはセラミック素体よりも比抵抗の高い材料から形成さ
れていることを特徴としている。
【００１１】絶縁材料及び比抵抗の高い材料としては、
例えば、ガラス、シリカ及びアルミナ等の絶縁性セラミ
ックスが挙げられる。請求項３に記載の発明によれば、
第１，第２の内部電極と第１，第２の外部電極の間に挟
まれる第１，第２の外部電極間の領域が、絶縁材料また
はセラミック素体よりも比抵抗の高い材料から形成され
ているので、第１，第２の外部電極間の抵抗が高くな
り、第１，第２の外部電極間の電流経路をほとんど無視
することができるようになる。従って、外部電極の大き
さや形状等を、それらが互いに接触しない限り自由に設
計することが可能になる。
例えば、ガラス、シリカ及びアルミナ等の絶縁性セラミ
ックスが挙げられる。請求項３に記載の発明によれば、
第１，第２の内部電極と第１，第２の外部電極の間に挟
まれる第１，第２の外部電極間の領域が、絶縁材料また
はセラミック素体よりも比抵抗の高い材料から形成され
ているので、第１，第２の外部電極間の抵抗が高くな
り、第１，第２の外部電極間の電流経路をほとんど無視
することができるようになる。従って、外部電極の大き
さや形状等を、それらが互いに接触しない限り自由に設
計することが可能になる。
【００１２】請求項４に記載の発明は、請求項１に記載
の発明において、第１，第２の内部電極と共通内部電極
との間の所定距離を調整することにより、抵抗値が所定
の値に設定されていることを特徴としている。
の発明において、第１，第２の内部電極と共通内部電極
との間の所定距離を調整することにより、抵抗値が所定
の値に設定されていることを特徴としている。
【００１３】請求項４に記載の発明によれば、チップの
大きさや、あるいはサーミスタ素体の比抵抗を変えるこ
となく、特にＮＴＣサーミスタの場合には比抵抗のみな
らずＢ定数も変えることなく、抵抗値を調整することが
できる。すなわち、本発明においては、第１の内部電極
／共通内部電極／第２の内部電極間で主たる抵抗値を形
成させているので、それぞれの内部電極の形成位置を変
え、第１の内部電極と共通内部電極の間、共通内部電極
と第２の内部電極の間の距離を変更することにより、抵
抗値を調整することができる。
大きさや、あるいはサーミスタ素体の比抵抗を変えるこ
となく、特にＮＴＣサーミスタの場合には比抵抗のみな
らずＢ定数も変えることなく、抵抗値を調整することが
できる。すなわち、本発明においては、第１の内部電極
／共通内部電極／第２の内部電極間で主たる抵抗値を形
成させているので、それぞれの内部電極の形成位置を変
え、第１の内部電極と共通内部電極の間、共通内部電極
と第２の内部電極の間の距離を変更することにより、抵
抗値を調整することができる。
【００１４】請求項５に記載の発明は、請求項１に記載
の発明において、第１，第２の内部電極間の所定距離を
調整することにより、抵抗値が所定の値に設定されてい
ることを特徴としている。
の発明において、第１，第２の内部電極間の所定距離を
調整することにより、抵抗値が所定の値に設定されてい
ることを特徴としている。
【００１５】請求項５に記載の発明によれば、第１，第
２の内部電極間の所定距離を変更することにより、抵抗
値を調整することができる。第１，第２の内部電極は、
例えば印刷等により形成することができるので、内部電
極間の距離を高精度に制御することができる。従って、
抵抗値の調整をより精度良く行うことができる。
２の内部電極間の所定距離を変更することにより、抵抗
値を調整することができる。第１，第２の内部電極は、
例えば印刷等により形成することができるので、内部電
極間の距離を高精度に制御することができる。従って、
抵抗値の調整をより精度良く行うことができる。
【００１６】請求項６に記載の発明は、請求項１に記載
の発明おいて、バレル研磨等の方法によりセラミック素
体の外周部を削り取ることにより、抵抗値が所定の値に
設定されていることを特徴としている。
の発明おいて、バレル研磨等の方法によりセラミック素
体の外周部を削り取ることにより、抵抗値が所定の値に
設定されていることを特徴としている。
【００１７】本発明のチップ抵抗器は、外部電極を形成
する前の状態で、スルホール部を介して抵抗値を測定す
ることができる。従って、バレル研磨により抵抗値の微
調整を行う場合には、この測定結果を基にして最適なバ
レル研磨時間を設定することができる。従って、精度良
く目標の抵抗値に設定することができ、また良品率を高
めることができる。
する前の状態で、スルホール部を介して抵抗値を測定す
ることができる。従って、バレル研磨により抵抗値の微
調整を行う場合には、この測定結果を基にして最適なバ
レル研磨時間を設定することができる。従って、精度良
く目標の抵抗値に設定することができ、また良品率を高
めることができる。
【００１８】外部電極は、バレル研磨等で抵抗値の微調
整を行った後に形成することができる。また、バレル研
磨の際には、外部電極が設けられていないので、従来の
ようにバレル研磨等により外部電極が損傷を受けること
がない。
整を行った後に形成することができる。また、バレル研
磨の際には、外部電極が設けられていないので、従来の
ようにバレル研磨等により外部電極が損傷を受けること
がない。
【００１９】請求項７に記載の発明は、セラミック素体
がＮＴＣサーミスタ素体であることを特徴としている。
がＮＴＣサーミスタ素体であることを特徴としている。
【００２０】
【発明の実施の形態】図１は、請求項１に記載の発明に
従う実施例を示す断面図である。図１を参照して、セラ
ミック素体４内には、該素体４の厚み方向と略垂直な方
向に、第１の内部電極１と第２の内部電極２とが設けら
れている。第１の内部電極１の内側先端と、第２の内部
電極２の内側先端は、所定距離を隔てるように設けられ
ている。第１の内部電極１及び第２の内部電極２の上方
には、これらと対向するように共通内部電極３が設けら
れている。共通内部電極３は、セラミック素体４の一方
端面から他方端面まで延びるように設けられており、第
１の内部電極１及び第２の内部電極２と所定距離隔てて
対向するように設けられている。
従う実施例を示す断面図である。図１を参照して、セラ
ミック素体４内には、該素体４の厚み方向と略垂直な方
向に、第１の内部電極１と第２の内部電極２とが設けら
れている。第１の内部電極１の内側先端と、第２の内部
電極２の内側先端は、所定距離を隔てるように設けられ
ている。第１の内部電極１及び第２の内部電極２の上方
には、これらと対向するように共通内部電極３が設けら
れている。共通内部電極３は、セラミック素体４の一方
端面から他方端面まで延びるように設けられており、第
１の内部電極１及び第２の内部電極２と所定距離隔てて
対向するように設けられている。
【００２１】セラミック素体４は、複数のグリーンシー
トを積層し、これを焼結することにより作製することが
できる。第１の内部電極１、第２の内部電極２及び共通
内部電極３は、これらのシートの上に印刷等の方法によ
り形成することができる。
トを積層し、これを焼結することにより作製することが
できる。第１の内部電極１、第２の内部電極２及び共通
内部電極３は、これらのシートの上に印刷等の方法によ
り形成することができる。
【００２２】セラミック素体４の下方面には、バンプ接
続などの表面実装に用いられる第１の外部電極５及び第
２の外部電極６が設けられている。第１の外部電極５は
第１の内部電極１の下方に設けられ、スルホール部７を
介して第１の内部電極１と電気的に接続されている。第
２の外部電極６は、第２の内部電極２の下方に設けられ
ており、スルホール部８を介して第２の内部電極２に電
気的に接続されている。
続などの表面実装に用いられる第１の外部電極５及び第
２の外部電極６が設けられている。第１の外部電極５は
第１の内部電極１の下方に設けられ、スルホール部７を
介して第１の内部電極１と電気的に接続されている。第
２の外部電極６は、第２の内部電極２の下方に設けられ
ており、スルホール部８を介して第２の内部電極２に電
気的に接続されている。
【００２３】第１の外部電極５及び第２の外部電極６
は、例えばバンプ接続用には蒸着、スパッタリング、メ
ッキ等の方法により形成することができ、Ｔｉ、Ｎｉ−
Ｃｒ、Ａｕ等からなる複合層により形成することができ
る。また、それ以外の接続用にはＡｇ−ＰｄやＡｇなど
の焼付電極でもよい。
は、例えばバンプ接続用には蒸着、スパッタリング、メ
ッキ等の方法により形成することができ、Ｔｉ、Ｎｉ−
Ｃｒ、Ａｕ等からなる複合層により形成することができ
る。また、それ以外の接続用にはＡｇ−ＰｄやＡｇなど
の焼付電極でもよい。
【００２４】本実施例のチップ抵抗器においては、第１
の内部電極１と共通内部電極３との間及び共通内部電極
３と第２の内部電極２との間で主たる抵抗値が形成され
ている。従って、第１の外部電極５及び第２の外部電極
６の大きさや形状等が抵抗値に与える影響が少ないの
で、第１の外部電極５及び第２の外部電極６の大きさや
形状等を表面実装上の必要性に応じて自由に変更し対応
させることができる。
の内部電極１と共通内部電極３との間及び共通内部電極
３と第２の内部電極２との間で主たる抵抗値が形成され
ている。従って、第１の外部電極５及び第２の外部電極
６の大きさや形状等が抵抗値に与える影響が少ないの
で、第１の外部電極５及び第２の外部電極６の大きさや
形状等を表面実装上の必要性に応じて自由に変更し対応
させることができる。
【００２５】図２は、請求項２に記載の発明に従う実施
例を示す断面図である。本実施例は、図１に示す実施例
と同様の構造を有しているが、第１の外部電極５及び第
２の外部電極６の長さｌ2 が、第１の内部電極１及び第
２の内部電極の長さｌ1 の長さを超えないように設定さ
れている。これらの長さｌ1 及びｌ2 は、セラミック素
体４の厚み方向と垂直方向の長さである。このようにｌ
1 及びｌ2 が設定される結果として、第１の外部電極５
と第２の外部電極６との間の距離は、第１の内部電極１
と第２の内部電極２との間の距離よりも短くならないよ
うに設定される。この結果、第１の外部電極５と第２の
外部電極６の間の距離が抵抗値に与える影響が小さくな
り、第１の内部電極１と第２の内部電極２との間の距離
による影響が大きくなる。第１の内部電極１及び第２の
内部電極２は、上述のように印刷工法等により形成され
るので、より高い精度で形成することができる。従っ
て、抵抗値をより高い精度で制御することが可能とな
る。
例を示す断面図である。本実施例は、図１に示す実施例
と同様の構造を有しているが、第１の外部電極５及び第
２の外部電極６の長さｌ2 が、第１の内部電極１及び第
２の内部電極の長さｌ1 の長さを超えないように設定さ
れている。これらの長さｌ1 及びｌ2 は、セラミック素
体４の厚み方向と垂直方向の長さである。このようにｌ
1 及びｌ2 が設定される結果として、第１の外部電極５
と第２の外部電極６との間の距離は、第１の内部電極１
と第２の内部電極２との間の距離よりも短くならないよ
うに設定される。この結果、第１の外部電極５と第２の
外部電極６の間の距離が抵抗値に与える影響が小さくな
り、第１の内部電極１と第２の内部電極２との間の距離
による影響が大きくなる。第１の内部電極１及び第２の
内部電極２は、上述のように印刷工法等により形成され
るので、より高い精度で形成することができる。従っ
て、抵抗値をより高い精度で制御することが可能とな
る。
【００２６】従って、第１の外部電極５及び第２の外部
電極６の大きさや形状等が抵抗値に与える影響がさらに
小さくなるので、より自由に設計することが可能にな
る。図３は、請求項３に記載の発明に従う実施例を示す
断面図である。本実施例においては、第１の内部電極１
及び第２の内部電極２と、第１の外部電極５及び第２の
外部電極６の間に挟まれる領域９が、ガラスなどの絶縁
材料から形成されている。
電極６の大きさや形状等が抵抗値に与える影響がさらに
小さくなるので、より自由に設計することが可能にな
る。図３は、請求項３に記載の発明に従う実施例を示す
断面図である。本実施例においては、第１の内部電極１
及び第２の内部電極２と、第１の外部電極５及び第２の
外部電極６の間に挟まれる領域９が、ガラスなどの絶縁
材料から形成されている。
【００２７】本実施例では、第１の外部電極５と第２の
外部電極６との間の領域９が絶縁材料から形成されるた
め、これらの外部電極間を流れる電流が著しく減少し、
第１の内部電極１と第２の内部電極２との間の電流経路
が抵抗値の形成において支配的となる。従って、第１の
外部電極５及び第２の外部電極６の大きさや寸法等が抵
抗値に与える影響がさらに小さくなるので、これらをさ
らに自由に変更することができる。
外部電極６との間の領域９が絶縁材料から形成されるた
め、これらの外部電極間を流れる電流が著しく減少し、
第１の内部電極１と第２の内部電極２との間の電流経路
が抵抗値の形成において支配的となる。従って、第１の
外部電極５及び第２の外部電極６の大きさや寸法等が抵
抗値に与える影響がさらに小さくなるので、これらをさ
らに自由に変更することができる。
【００２８】上記実施例では、第１の外部電極５と第２
の外部電極６の間の領域９を絶縁材料から形成している
が、セラミック素体よりも比抵抗の高い材料から形成し
てもよい。
の外部電極６の間の領域９を絶縁材料から形成している
が、セラミック素体よりも比抵抗の高い材料から形成し
てもよい。
【００２９】図４は、請求項４に記載の発明に従う実施
例を示す断面図である。本実施例おいては、第１の内部
電極１及び第２の内部電極２と共通内部電極３との間の
距離ｈを変えることにより抵抗値を調整する。このよう
な距離ｈの変更は、各内部電極を形成するグリーンシー
トを変えることにより実現することができる。従って、
チップ全体の大きさやサーミスタ素体４の比抵抗を変更
することなく、抵抗値を変えることができる。特に、Ｎ
ＴＣサーミスタの場合、サーミスタ素体の比抵抗のみな
らずＢ定数も変えずに抵抗値を調整することが可能にな
る。
例を示す断面図である。本実施例おいては、第１の内部
電極１及び第２の内部電極２と共通内部電極３との間の
距離ｈを変えることにより抵抗値を調整する。このよう
な距離ｈの変更は、各内部電極を形成するグリーンシー
トを変えることにより実現することができる。従って、
チップ全体の大きさやサーミスタ素体４の比抵抗を変更
することなく、抵抗値を変えることができる。特に、Ｎ
ＴＣサーミスタの場合、サーミスタ素体の比抵抗のみな
らずＢ定数も変えずに抵抗値を調整することが可能にな
る。
【００３０】図５は、請求項５に記載の発明に従う実施
例を示す断面図である。本実施例においては、第１の内
部電極１と第２の内部電極２との間の距離Ｌを変化させ
ることにより、抵抗値を調整する。第１の内部電極１及
び第２の内部電極２は、上述のように、グリーンシート
上に印刷工法等により形成することができるので、精度
良く形成することができる。従って、これらの内部電極
間の距離Ｌも精度良く制御することができる。従って、
抵抗値を精度良く調整することができる。また、図４に
示す実施例と同様に、チップ全体の大きさやサーミスタ
素体４の比抵抗を変えずに抵抗値を調整することができ
る。特にＮＴＣサーミスタにおいては、比抵抗のみなら
ずＢ定数も変えずに抵抗値を調整することができる。
例を示す断面図である。本実施例においては、第１の内
部電極１と第２の内部電極２との間の距離Ｌを変化させ
ることにより、抵抗値を調整する。第１の内部電極１及
び第２の内部電極２は、上述のように、グリーンシート
上に印刷工法等により形成することができるので、精度
良く形成することができる。従って、これらの内部電極
間の距離Ｌも精度良く制御することができる。従って、
抵抗値を精度良く調整することができる。また、図４に
示す実施例と同様に、チップ全体の大きさやサーミスタ
素体４の比抵抗を変えずに抵抗値を調整することができ
る。特にＮＴＣサーミスタにおいては、比抵抗のみなら
ずＢ定数も変えずに抵抗値を調整することができる。
【００３１】図６は、請求項６に記載の発明に従う実施
例を説明するための断面図である。本実施例では、Ａ及
びＡ´に示すようにバレル研磨等の方法により、電極を
含むセラミック素体の外周部を削り取ることにより抵抗
値を調整する。本発明のチップ抵抗器においては、第１
の内部電極１及び第２の内部電極２に通じるスルホール
部７及び８が形成されているので、第１の外部電極５及
び第２の外部電極６を設ける前にこのスルホール部７及
び８を介してチップの抵抗値を測定することができる。
従って、このようにして測定した抵抗値に基づき、バレ
ル研磨等の方法によりセラミック素体の外周部を削り取
り、抵抗値を所定の値に設定することができる。また、
バレル研磨の際、外部電極が設けられていないので、従
来のようにバレル研磨により外部電極に損傷を生じるこ
とがない。
例を説明するための断面図である。本実施例では、Ａ及
びＡ´に示すようにバレル研磨等の方法により、電極を
含むセラミック素体の外周部を削り取ることにより抵抗
値を調整する。本発明のチップ抵抗器においては、第１
の内部電極１及び第２の内部電極２に通じるスルホール
部７及び８が形成されているので、第１の外部電極５及
び第２の外部電極６を設ける前にこのスルホール部７及
び８を介してチップの抵抗値を測定することができる。
従って、このようにして測定した抵抗値に基づき、バレ
ル研磨等の方法によりセラミック素体の外周部を削り取
り、抵抗値を所定の値に設定することができる。また、
バレル研磨の際、外部電極が設けられていないので、従
来のようにバレル研磨により外部電極に損傷を生じるこ
とがない。
【００３２】図７は、本発明の実施例のチップ抵抗器を
製造する工程を示すための分解斜視図である。図７に示
すように、本発明に従う実施例のチップ抵抗器は、グリ
ーンシート１０〜１５を積層し、これを焼成することに
より製造することができる。グリーンシート１１には共
通内部電極３を塗布により形成し、グリーンシート１４
には第１の内部電極１及び第２の内部電極２を塗布によ
り形成している。なお、本発明の実施例において、共通
内部電極３は、両側部分において幅を広くし、中央部に
おいて幅を狭くするようなパターン形状で形成されてい
る。また、第１の内部電極１及び第２の内部電極２が形
成されたグリーンシート１４上に重ねられるグリーンシ
ート１５には、スルホール部７及び８が形成されてい
る。
製造する工程を示すための分解斜視図である。図７に示
すように、本発明に従う実施例のチップ抵抗器は、グリ
ーンシート１０〜１５を積層し、これを焼成することに
より製造することができる。グリーンシート１１には共
通内部電極３を塗布により形成し、グリーンシート１４
には第１の内部電極１及び第２の内部電極２を塗布によ
り形成している。なお、本発明の実施例において、共通
内部電極３は、両側部分において幅を広くし、中央部に
おいて幅を狭くするようなパターン形状で形成されてい
る。また、第１の内部電極１及び第２の内部電極２が形
成されたグリーンシート１４上に重ねられるグリーンシ
ート１５には、スルホール部７及び８が形成されてい
る。
【００３３】以上のようなグリーンシート１０〜１５を
積層し焼成することにより、第１の内部電極１、第２の
内部電極２、共通内部電極３、及びスルホール部７及び
８が形成されたチップ焼結体が得られる。スルホール部
７及び８を埋めるように第１の外部電極及び第２の外部
電極を設けることにより本発明のチップ抵抗器とするこ
とができる。
積層し焼成することにより、第１の内部電極１、第２の
内部電極２、共通内部電極３、及びスルホール部７及び
８が形成されたチップ焼結体が得られる。スルホール部
７及び８を埋めるように第１の外部電極及び第２の外部
電極を設けることにより本発明のチップ抵抗器とするこ
とができる。
【００３４】図７に示す実施例において、グリーンシー
ト１４上には第１の内部電極１及び第２の内部電極２が
形成されているので、グリーンシート１４とグリーンシ
ート１５の接着強度が弱くなり、剥離を生じる場合があ
る。このような接着強度の不足を改善するため、図８に
示すようなパターン形状の第１の内部電極２１及び第２
の内部電極２２を形成してもよい。
ト１４上には第１の内部電極１及び第２の内部電極２が
形成されているので、グリーンシート１４とグリーンシ
ート１５の接着強度が弱くなり、剥離を生じる場合があ
る。このような接着強度の不足を改善するため、図８に
示すようなパターン形状の第１の内部電極２１及び第２
の内部電極２２を形成してもよい。
【００３５】図８に示す実施例においては、スルホール
部の位置２１ｂ及び２２ｂの周りに電極金属が塗布され
ていない領域２１ａ及び２２ａが設けられている。この
ような領域２１ａ及び２２ａにおいては、積み重ねられ
るシートと接し接着するのでシート間の接着強度を高め
ることができる。また、図８に示す実施例では、第１の
内部電極２１及び第２の内部電極２２の周りにも電極金
属を塗布しない領域を形成している。このような領域を
設けることにより同様にシート間の接着強度を高めるこ
とができる。また、内部電極が端面において露出してい
ないので、内部電極を完全にセラミック素体内に埋設す
ることができる。
部の位置２１ｂ及び２２ｂの周りに電極金属が塗布され
ていない領域２１ａ及び２２ａが設けられている。この
ような領域２１ａ及び２２ａにおいては、積み重ねられ
るシートと接し接着するのでシート間の接着強度を高め
ることができる。また、図８に示す実施例では、第１の
内部電極２１及び第２の内部電極２２の周りにも電極金
属を塗布しない領域を形成している。このような領域を
設けることにより同様にシート間の接着強度を高めるこ
とができる。また、内部電極が端面において露出してい
ないので、内部電極を完全にセラミック素体内に埋設す
ることができる。
【００３６】また、シート間の接着強度を高める同様の
目的で、グリーンシート１１の上に図９に示すようなパ
ターン形状の共通内部電極２３を形成してもよい。共通
内部電極２３は、両側部分の周囲において電極金属が塗
布されていない部分が存在する。このような領域部分に
おいては、積み重ねられるシートと接着するので接着強
度を高めることができる。また、共通内部電極２３が端
面部分において露出していないので、共通内部電極２３
をセラミック素体内に埋設させることができる。
目的で、グリーンシート１１の上に図９に示すようなパ
ターン形状の共通内部電極２３を形成してもよい。共通
内部電極２３は、両側部分の周囲において電極金属が塗
布されていない部分が存在する。このような領域部分に
おいては、積み重ねられるシートと接着するので接着強
度を高めることができる。また、共通内部電極２３が端
面部分において露出していないので、共通内部電極２３
をセラミック素体内に埋設させることができる。
【００３７】
【発明の効果】請求項１〜７に記載の発明によれば、主
たる抵抗値は内部電極と共通内部電極により与えられる
ので、外部電極の大きさや形状等を表面実装上の要求に
応じて自由に変更することができる。また、内部電極の
大部分がセラミック素体内に設けられているので、外部
環境に対する耐久性を高めることができ、信頼性を向上
させることができる。また、外部電極を付与する前にバ
レル研磨等を行うことができるので、バレル研磨等によ
る外部電極の損傷が生じることがない。
たる抵抗値は内部電極と共通内部電極により与えられる
ので、外部電極の大きさや形状等を表面実装上の要求に
応じて自由に変更することができる。また、内部電極の
大部分がセラミック素体内に設けられているので、外部
環境に対する耐久性を高めることができ、信頼性を向上
させることができる。また、外部電極を付与する前にバ
レル研磨等を行うことができるので、バレル研磨等によ
る外部電極の損傷が生じることがない。
【００３８】請求項２に記載の発明によれば、抵抗値に
対する外部電極の影響がさらに小さくなるので、外部電
極の大きさや形状等をさらに自由に変更することが可能
になる。
対する外部電極の影響がさらに小さくなるので、外部電
極の大きさや形状等をさらに自由に変更することが可能
になる。
【００３９】請求項３に記載の発明によれば、抵抗値に
対する外部電極の影響がさらに小さくなるので、外部電
極の大きさや形状等をさらに自由に変更することが可能
になる。
対する外部電極の影響がさらに小さくなるので、外部電
極の大きさや形状等をさらに自由に変更することが可能
になる。
【００４０】請求項４に記載の発明によれば、チップ全
体の大きさやセラミック素体の比抵抗を変えずに抵抗値
を調整することができる。請求項５に記載の発明によれ
ば、チップ全体の大きさやセラミック素体の比抵抗を変
えずに抵抗値を調整することができる。
体の大きさやセラミック素体の比抵抗を変えずに抵抗値
を調整することができる。請求項５に記載の発明によれ
ば、チップ全体の大きさやセラミック素体の比抵抗を変
えずに抵抗値を調整することができる。
【００４１】請求項６に記載の発明によれば、外部電極
を付与する前にバレル研磨等により抵抗値の微調整を行
うことができる。従って、最適なバレル研磨時間を設定
することができ、精度良く所定の抵抗値に設定すること
ができる。また、外部電極を付与する前にバレル研磨を
行うことができるので、バレル研磨による外部電極への
ダメージをなくすることができる。
を付与する前にバレル研磨等により抵抗値の微調整を行
うことができる。従って、最適なバレル研磨時間を設定
することができ、精度良く所定の抵抗値に設定すること
ができる。また、外部電極を付与する前にバレル研磨を
行うことができるので、バレル研磨による外部電極への
ダメージをなくすることができる。
【図１】請求項１に記載の発明に従う実施例を示す断面
図。
図。
【図２】請求項２に記載の発明に従う実施例を示す断面
図。
図。
【図３】請求項３に記載の発明に従う実施例を示す断面
図。
図。
【図４】請求項４に記載の発明に従う実施例を示す断面
図。
図。
【図５】請求項５に記載の発明に従う実施例を示す断面
図。
図。
【図６】請求項６に記載の発明に従う実施例を示す断面
図。
図。
【図７】請求項１〜７に記載の発明のチップ抵抗器を製
造する工程を説明するための分解斜視図。
造する工程を説明するための分解斜視図。
【図８】他の実施例における第１，第２の内部電極のパ
ターン形状を示す平面図。
ターン形状を示す平面図。
【図９】他の実施例における共通内部電極のパターン形
状を示す平面図。
状を示す平面図。
１…第１の内部電極 ２…第２の内部電極 ３…共通内部電極 ４…セラミック素体 ５…第１の外部電極 ６…第２の外部電極 ７，８…スルホール部 ９…第１，第２の外部電極間の領域 １０〜１５…グリーンシート ２１…第１の内部電極 ２２…第２の内部電極 ２３…共通内部電極
Claims (7)
- 【請求項１】 セラミック素体と、 前記セラミック素体内において該素体の厚み方向と略垂
直な方向にそれぞれ先端が互いに所定距離隔てるように
設けられている第１，第２の内部電極と、 前記セラミック素体内において前記第１，第２の内部電
極に対し該素体の厚み方向に所定距離隔てて対向するよ
うに設けられている共通内部電極と、 前記第１，第２の内部電極にスルホール部を介して電気
的に接続される表面実装のための第１，第２の外部電極
とを備えるチップ抵抗器。 - 【請求項２】 前記素体の厚み方向と略垂直な方向にお
ける前記第１，第２の外部電極間の距離が、前記第１，
第２の内部電極間の前記所定距離よりも短くならないよ
うに設定されている請求項１に記載のチップ抵抗器。 - 【請求項３】 前記第１，第２の内部電極と前記第１，
第２の外部電極の間に挟まれる前記第１，第２の外部電
極間の領域が、絶縁材料、または前記セラミック素体よ
りも比抵抗の高い材料から形成されている請求項１また
は２に記載のチップ抵抗器。 - 【請求項４】 前記第１，第２の内部電極と前記共通内
部電極との間の前記所定距離を調整することにより抵抗
値が所定の値に設定されていることを特徴とする請求項
１〜３のいずれか１項に記載のチップ抵抗器。 - 【請求項５】 前記第１，第２の内部電極間の前記所定
距離を調整することにより抵抗値が所定の値に設定され
ていることを特徴とする請求項１〜４のいずれか１項に
記載のチップ抵抗器。 - 【請求項６】 前記セラミック素体の外周部を削り取る
ことにより、抵抗値が所定の値に設定されていることを
特徴とする請求項１〜５のいずれか１項に記載のチップ
抵抗器。 - 【請求項７】 前記セラミック素体が、ＮＴＣサーミス
タ素体である請求項１〜６のいずれか１項に記載のチッ
プ抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10085834A JPH11283803A (ja) | 1998-03-31 | 1998-03-31 | チップ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10085834A JPH11283803A (ja) | 1998-03-31 | 1998-03-31 | チップ抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11283803A true JPH11283803A (ja) | 1999-10-15 |
Family
ID=13869896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10085834A Pending JPH11283803A (ja) | 1998-03-31 | 1998-03-31 | チップ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11283803A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197278A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Instruments Inc | 表面実装型圧電振動子、発振器、及び電子機器 |
| US8514050B1 (en) | 2009-08-28 | 2013-08-20 | Murata Manufacturing Co., Ltd. | Thermistor and method for manufacturing the same |
| JP2014524154A (ja) * | 2011-07-29 | 2014-09-18 | エプコス アクチエンゲゼルシャフト | 電子デバイスの製造方法および電子デバイス |
| CN109637764A (zh) * | 2018-12-29 | 2019-04-16 | 广东爱晟电子科技有限公司 | 高精度高可靠多层低阻热敏芯片及其制作方法 |
-
1998
- 1998-03-31 JP JP10085834A patent/JPH11283803A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197278A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Instruments Inc | 表面実装型圧電振動子、発振器、及び電子機器 |
| TWI385912B (zh) * | 2005-01-14 | 2013-02-11 | Seiko Instr Inc | 表面黏著型壓電振動器、振盪器、電子裝置及無線電時鐘 |
| US8514050B1 (en) | 2009-08-28 | 2013-08-20 | Murata Manufacturing Co., Ltd. | Thermistor and method for manufacturing the same |
| US8598975B2 (en) | 2009-08-28 | 2013-12-03 | Murata Manufacturing Co., Ltd. | Thermistor and method for manufacturing the same |
| JP2014524154A (ja) * | 2011-07-29 | 2014-09-18 | エプコス アクチエンゲゼルシャフト | 電子デバイスの製造方法および電子デバイス |
| US9230719B2 (en) | 2011-07-29 | 2016-01-05 | Epcos Ag | Method for producing an electrical component, and electrical component |
| TWI562294B (en) * | 2011-07-29 | 2016-12-11 | Epcos Ag | Method for producing an electrical component, and electrical component |
| CN109637764A (zh) * | 2018-12-29 | 2019-04-16 | 广东爱晟电子科技有限公司 | 高精度高可靠多层低阻热敏芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5225598B2 (ja) | 電子部品およびその製造法 | |
| CN102971808B (zh) | 片式热敏电阻及其制造方法 | |
| JP2003168601A (ja) | チップ抵抗器 | |
| KR100296848B1 (ko) | 칩형써미스터및이의조정방법 | |
| JPH11283803A (ja) | チップ抵抗器 | |
| US20230274861A1 (en) | Chip resistor | |
| JPH0630292B2 (ja) | 複合部品の製造方法 | |
| JP2006344776A (ja) | チップ抵抗器とその製造方法 | |
| JP2001155902A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| JP4434699B2 (ja) | 抵抗器およびその製造方法 | |
| JP2559527Y2 (ja) | サーミスタ素子 | |
| US10839990B2 (en) | Chip resistor manufacturing method, and chip resistor | |
| JP2006080322A (ja) | チップ型複合電子部品 | |
| WO2022163120A1 (ja) | チップ部品 | |
| JPH08203705A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2003151425A (ja) | チップ型電流ヒューズ及びその製造方法 | |
| JP5929998B2 (ja) | チップサーミスタ | |
| JP4326670B2 (ja) | チップ抵抗器の製法 | |
| JPH11329802A (ja) | チップ型抵抗器及びその製造方法 | |
| JPH113807A (ja) | チップ型サーミスタ | |
| JP2004303745A (ja) | 容量素子およびその製造方法 | |
| JP2001194246A (ja) | 測温抵抗体とその製造方法 | |
| JP3307314B2 (ja) | 積層型抵抗素子及びその製造方法 | |
| CN114207764A (zh) | 芯片型电流熔断器 | |
| JP2000091101A (ja) | 抵抗器およびその製造方法 |