JP4326670B2

JP4326670B2 - チップ抵抗器の製法

Info

Publication number: JP4326670B2
Application number: JP2000148674A
Authority: JP
Inventors: 敏裕花村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2000-05-19
Filing date: 2000-05-19
Publication date: 2009-09-09
Anticipated expiration: 2020-05-19
Also published as: JP2001332407A

Description

【０００１】
【発明の属する技術分野】
本発明は、チップ抵抗器やチップインダクタ、チップヒューズなどのように、チップ型の絶縁性基板の両端部に一対の電極が設けられ、その間に接続される電子素子上を保護膜で被覆する構造のチップ抵抗器の製法に関する。さらに詳しくは、たとえば長さが１ｍｍ程度以下のような非常に小形になっても、保護膜の表面が平坦で、両端の電極形状を正確に認識することができる構造のチップ抵抗器の製法に関する。
【０００２】
【従来の技術】
従来のチップ抵抗器は、たとえば図４（ａ）に示されるような構造になっている。すなわち、図４（ａ）で、アルミナなどからなる絶縁性基板１の対向する両端部に一対の厚膜電極２、３が第１上面電極２１ａ、３１ａ、第２上面電極２１ｂ、３１ｂおよび裏面電極２２、３２とこれらを連結する側面電極２３、３３により形成され、両電極に接続されるように厚膜抵抗体４が絶縁性基板１上に形成されている。そして、抵抗体４の表面側に厚膜の保護膜５が１〜３層で形成されている。なお、厚膜は５〜１０μｍ程度の厚さに形成される。
【０００３】
前述のような構造のチップ抵抗器などのチップ電子部品は、元々小形に形成されているが、電子機器の軽薄短小化に伴い、たとえば図４（ｂ）に示される平面説明図において、縦Ａ×横Ｂは１ｍｍ×０.５ｍｍからさらに０.６ｍｍ×０.３ｍｍ程度のものが要求されてきている。このような小形になっても、回路基板などにマウントされる場合、自動機でマウントされ、その表面の電極の位置を認識することにより、電子部品の位置の確認がなされる。しかし、上面電極２１ｂ、３１ｂの幅Ｃは０.１ｍｍ程度しかなく、しかもこの上面電極２１ｂ、３１ｂと保護膜５との境界は、図４（ｂ）に平面説明図が示されるように、ギザギザになり上面電極２１ｂ、３１ｂを正確に認識することができない。
【０００４】
すなわち、レーザトリミングなどにより抵抗値が調整された抵抗体４の表面を保護するため、その表面にまず保護膜５が形成されるが、保護膜５の厚さは、２０〜３０μｍ程度あり、凹凸のある狭い凹部に第２上面電極材料を印刷しなければならないため、マスクが密着せず、第２上面電極２１ｂ、３１ｂのファインパターンを形成し難い。さらに、保護膜５を形成するペーストの粘度が低いと第１表面電極２１ａ、２１ｂ上に流れるため、粘度が少なくとも１００Ｐａ・ｓ以上、通常は２００Ｐａ・ｓ程度のものが使用され、しかもその長さが０.５ｍｍ程度以下しかないと、上面は平坦にならず、表面張力により凸面を形成しやすい。そのため、保護膜５に重なって、第２上面電極２１ｂ、３１ｂが形成されることになり、その境界面がギザギザになって、電極のパターンを認識し難くなる。
【０００５】
一方、図５に示されるように、抵抗値の調整時に削った溝をまず埋めるように、抵抗体４の上にミドルコート５１が設けられ、その後に第２上面電極２１ｂ、３１ｂを形成する方法が採用される場合がある。この場合は、ミドルコート５１と第２上面電極２１ｂ、３１ｂとがほぼフラットとなり、その上に設けられる第２保護膜５２をクリアなパターンで形成することができる。しかし、この第２保護膜５２は、２０〜３０μｍ程度は設けられないと、ピンホールが生じやすく、レーザトリミングによる凹溝を完全に埋めて表面を平坦化させることができないため、第２表面電極２１ｂ、３１ｂと第２保護膜５２の表面との段差ｔが２０〜３０μｍ程度生じることになり、同様に電極表面を自動認識し難い。
【０００６】
【発明が解決しようとする課題】
前述のように、従来の安価なチップ抵抗器などのチップ型電子部品は、電極材料や抵抗体などの材料をペースト状にして印刷し、硬化させる厚膜法により形成されるが、部品の大きさが小さくなるにしたがって、その印刷パターンを精細に行うことが難しくなっている。しかし、たとえば電極パターンを認識することにより、その位置の確認を行うような実装方法では、小形化しても、その電極パターンなどを正確に認識できる構造のチップ型電子部品が望まれている。
【０００７】
さらに、前述のように保護膜が厚くなるにつれて、その表面の平坦性が得られず、実装する場合の真空吸着などを行いにくいという問題もある。
【０００８】
本発明は、このような状況に鑑みてなされたもので、非常に小形のチップ電子部品でも、その保護膜の表面が平坦化され、両端部の電極パターンがクリアに形成され、正確に自動認識することができる構造のチップ抵抗器の具体的な製法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明によるチップ抵抗器の製法は、（ａ）絶縁性基板の両端部に、一対の第１上面電極を設け、（ｂ）前記一対の第１上面電極の一部に重なり、所定の形状になるように前記絶縁性基板上に抵抗体を形成し、（ｃ）前記一対の第１上面電極の露出する表面のそれぞれに一対の第２上面電極を形成し、（ｄ）前記抵抗体上に保護膜を形成するチップ抵抗器の製法であって、複数個のチップ抵抗器を一度に形成する大きな基板の状態で、複数個のチップ抵抗器の前記一対の第１および第２の上面電極を連続して並ぶように形成すると共に、前記一対の第２上面電極を厚膜により形成し、該一対の第２上面電極により挟まれる前記抵抗体の表面に、前記一対の第２上面電極の側壁を覆って表面が平坦になるように、前記大きな基板の一方向から粘度の小さいペーストを流し込むように塗布して硬化させることにより、前記一対の第２上面電極の間隙部に前記保護膜を形成することとを特徴としている。
【００１１】
ここに厚膜とは、電極材料をペースト状にして塗布し硬化させることにより厚く形成される膜を意味する。また、電子素子とは抵抗体、インダクタ素子などの電子部品の主要部を構成する素子を意味する。
【００１２】
この構成にすることにより、狭いパターンの一対の第２上面電極が先に形成され、その第２上面電極により挟まれた凹部に粘度の低いペーストが流し込まれて硬化させることにより保護膜が形成されているため、保護膜の表面は平坦化され、かつ、第２上面電極は、保護膜が形成される前のほぼ平坦な状態で形成されているため、ファインパターンで形成され、０.１ｍｍ程度の非常に細いパターンでも正確に認識することができるように形成されている。なお、この第２上面電極は、ペースト状電極材料を印刷などにより塗布して硬化させることにより形成する厚膜により形成されているため、図１に示されるように底部で広く、上部で狭いテーパ状に形成される。そのため、その両電極間に印刷される粘度の小さい保護膜用のペーストは第２上面電極の側壁に覆い重なるように設けられ、硬化する。
【００１３】
前記第２上面電極上にさらに一対の第３上面電極が設けられていることにより、第３上面電極は、ほぼ平坦面に数μｍ程度に形成されればよいため、より一層電極パターンをファインパターンにより形成することができる。
【００１５】
前記粘度の小さいペーストとして５０Ｐａ・ｓ以下の粘度のペーストを使用することにより、一対の第２上面電極の間にペーストが流れ込んで、表面が平坦な保護膜を形成することができる。
【００１６】
【発明の実施の形態】
つぎに、本発明のチップ抵抗器の製法について、図面を参照しながら説明をする。本発明の製法により得られるチップ抵抗器は、その断面説明図が図１に示されるように、たとえばアルミナなどからなる、平面形状が矩形状の絶縁性基板１上の、相対向する両端部に、一対の第１上面電極２１ａ、３１ａが設けられており、その一対の第１上面電極２１ａ、３１ａと両端部が電気的に接続されるように、電子素子、図１に示される例では抵抗体４が基板１上に設けられている。この一対の第１上面電極２１ａ、３１ａ上に一対の厚膜の第２上面電極２１ｂ、３１ｂがそれぞれ設けられており、その一対の第２上面電極２１ｂ、３１ｂの間で抵抗体４の表面に、第２上面電極２１ｂ、３１ｂの側壁を覆って表面が平坦になるように、粘度の小さいペーストを硬化させることにより、保護膜５が設けられている。
【００１７】
すなわち、この種の電子部品を製造するには、電極材料や抵抗体などの電子素子を構成する材料はガラスまたは樹脂によりペースト状にしたものを印刷などにより塗布し、６００〜９００℃程度で焼成（ガラスペーストの場合）、または２００〜２４０℃程度で硬化（樹脂ペーストの場合）させることにより形成する厚膜法と、スパッタリング法などにより成膜してフォトリソグラフィ工程によりパターニングすることにより形成する薄膜法とがあるが、本発明では安価に製造することができる厚膜法を主として用い、少なくとも第２上面電極２１ｂ、３１ｂおよび保護膜５が厚膜により形成されながら、非常に小形のチップ型電子部品でも、その上面電極がファインパターンで形成されていることに特徴がある。
【００１８】
基板１は、たとえばアルミナ、サファイア、またはＳｉウェハなどが用いられる。厚膜の電極材料としては、一般には金属粉末とガラスまたは樹脂とを混合してペースト状にしたものが使用され、混入する金属粉末により、Ａｇ系、Ａｇ-Ｐｄ系、Ａｕ系などを用いられているが、図１に示される例では、第１上面電極２１ａ、３１ａとして、Ａｕ系ガラスペーストからなる厚膜電極が用いられ、第２上面電極２１ｂ、３１ｂとして、Ａｇ系樹脂ペーストが用いられている。ここに「系」とは、Ａｇを主体としながらＰｄなどの他の元素が添加されるものを含むことを意味する。
【００１９】
図１に示される例では、第２上面電極２１ｂ、３１ｂの間に保護膜５が形成されて第２上面電極２１ｂ、３１ｂと保護膜５とがほぼ等しい高さになった後に、第２上面電極２１ｂ、３１ｂ上にＡｇ系樹脂ペーストからなる第３上面電極２１ｃ、３１ｃが形成されている。また、基板１の裏面で、上面電極に対応する両端部にＡｕ系ガラスペーストまたはＡｇ系樹脂ペーストを塗布して硬化させることにより裏面電極２２、３２が形成されており、その各上面電極２１、３１および裏面電極２２、３２とを接続するように絶縁性基板１の側面に側面電極２３、３３がＡｇ系樹脂ペーストからなる厚膜電極により形成されている。この電極の表面に、図示しないＮｉメッキおよびハンダメッキからなるメッキ層が設けられることにより、一対の電極２、３が形成されている。
【００２０】
抵抗体４は、たとえば酸化ルテニウム（ＲｕＯ₂）および抵抗値調整のためのＡｇ、Ｐｄなどをガラスペーストまたは樹脂ペーストに混入したペースト材料を、印刷などにより所望の形状に塗布して硬化させることにより形成されている。なお、抵抗体４は、厚膜ではなく、Ｎｉ-Ｃｒ系、Ｔａ系、Ｔａ-Ｎ系、ＴａＳｉＯ₂のようなＴａ-Ｓｉ系などの金属膜を所望の抵抗値に応じて選択してスパッタリングなどにより成膜して所望の形状にパターニングすることにより薄膜で形成されてもよい。
【００２１】
保護膜５は、エポキシ樹脂のような樹脂ペーストを印刷などにより塗布して硬化させることにより形成されている。通常は、この種の印刷により塗布するペーストは、粘度が小さいと横に垂れてしまい、所望の形状に形成し難いため、粘度が２００Ｐａ・ｓ程度、少なくとも１００Ｐａ・ｓ程度以上のものが使用される。しかし、本発明では、この粘度を小さくして、５０Ｐａ・ｓ以下の流れやすいペーストを使用していることに特徴がある。
【００２２】
すなわち、本発明では、第２上面電極２１ｂ、３１ｂが形成されており、その間に流し込むかたちで充填されているため、横に垂れることはない。すなわち、図２に示されるように、製造段階では、大きな基板に何万個もの抵抗器が一度に製造され、最終的にラインＬ１で、バー状に分割し、さらにラインＬ２で個々のチップに分割される。そのため、一対の電極は横方向に複数列で並び、図２の矢印で示されるように、その一対の電極２１、３１間ごとに粘度の小さい樹脂ペーストがスキージなどにより充填されるように塗布されている。その結果、印刷のマスクがしっかりと位置合せされていなくても、一対の電極列の間に樹脂ペーストが塗布されると共に、粘度が小さいためその表面は平坦化され、平坦な保護膜５が得られる。なお、一対の第２上面電極２１ｂ、３１ｂは同様にペーストの塗布により形成されており、多少根元はだれるため、保護膜５はそのだれた根元部分上に重なるように形成される。
【００２３】
図１に示される例では、保護膜５が一層の例で示されているが、抵抗体４の表面にまず第１保護膜を形成し、レーザトリミングの際に削られた抵抗体の粉末などが付着して抵抗特性に影響しないようにし、さらにレーザトリミング後にトリミングにより掘られた溝を埋める第２保護膜を設け、その上に最終的な第３保護膜を形成する３層構造、または第１保護膜と第３保護膜による２層構造などで形成される場合もある。これらの場合も、最終的な保護膜が、第２上面電極が形成された後に、粘度の小さいペーストを塗布して硬化させることにより形成される。
【００２４】
なお、この最終的な保護膜５は、高温で焼成すると抵抗体４の抵抗値が変化する可能性があるため、前述の例のように、エポキシ樹脂などからなる樹脂製ペーストを塗布して２００〜２４０℃程度で硬化させるのが好ましい。しかし、ホウケイ酸鉛ガラスなどを用いたガラス系のペーストを印刷して、６００〜９００℃程度で焼結することもできる。
【００２５】
つぎに、本発明のチップ抵抗器の製法について、図３に示されるフローチャートを参照しながら説明する。なお、図１には１個分のチップ抵抗器の断面説明図が示されているが、実際に製造する場合は、前述の図２に示されるように、６ｃｍ×７ｃｍ程度の大きな基板に１万〜５万個分程度の電極や抵抗体を同時に形成し、バー状に切断して露出する側面に側面電極を形成し、さらにその後バー状に連なったチップ抵抗器を１個１個に切断分離することにより製造される。
【００２６】
まず、基板１裏面の所定の場所にＡｇ系グレーズペーストまたはＡｕ系金属有機物からなる電極材料のペーストを印刷する。そして、６００〜９００℃程度で焼成することにより厚膜の裏面電極２２、３２（図１参照）を形成する（Ｓ１）。ついで、基板１表面の裏面電極２２、３２に対応する部分（チップ抵抗器の両端部）に、たとえばＡｕ系またはＡｇ系の金属有機物（ガラスペースト）からなる電極材料を印刷により塗布して焼成することにより、第１上面電極２１ａ、３１ａを形成する（Ｓ２）。その後、酸化ルテニウム（ＲｕＯ₂）をガラスペーストに混入した抵抗体ペースト材料を両端の第１表面電極２１ａ、３１ａの間の基板１上に、その上面電極２１ａ、３１ａの一部にかかるように、所定の形状で印刷して焼成することにより抵抗体４を形成する（Ｓ３）。
【００２７】
その後、一対の第１上面電極２１ａ、３１ａにプローブ電極を接触させて抵抗値を測定しながら、所望の抵抗値になるようにレーザトリミングを行い抵抗値の調整を行う（Ｓ４）。ついで、たとえばＡｇとＰｄを樹脂に混合したＡｇ系有機ペースト（樹脂ペースト）からなる電極材料を、第１上面電極２１ａ、３１ａの上に印刷により塗布して２００℃程度で硬化させることにより、第２上面電極２１ｂ、３１ｂを形成する（Ｓ５）。
【００２８】
つぎに、マスクを表面に載せて、粘度が５０Ｐａ・ｓ以下のエポキシ樹脂からなる樹脂ペーストを印刷により第２上面電極２１ｂ、３１ｂの間隙部に塗布する。この際、図２に示されるように、第２上面電極２１ｂ、３１ｂの間隙部に沿って、表面に設けられるマスク上のペーストをスキージにより塗りこむことにより、粘度の小さいペーストが第２上面電極２１ｂ、３１ｂの間に流れ込むように塗布される。そして、２００〜２４０℃程度で硬化させることにより、表面が平坦な保護膜５が形成される（Ｓ６）。その後、第２上面電極２１ｂ、３１ｂの上に同様の材料により第３上面電極２１ｃ、３１ｃを５μｍ程度の厚さに形成する（Ｓ７）。第２上面電極２１ｂ、３１ｂのパターンは正確に形成されているため、この第３上面電極２１ｃ、３１ｃはなくても良いが、第３上面電極２１ｃ、３１ｃは、ほぼ平坦面に形成できるため、より一層ファインパターンで得られる。
【００２９】
ついで、大きな基板を一対の上面電極２１、３１を結ぶ方向と垂直な方向に並ぶ一列ごとに分離されるように、図２のラインＬ１でバー状に切断する（Ｓ８）。そして、上面電極２１、３１と裏面電極２２、３２とを接続するようにＡｇ系樹脂ペーストからなる電極材料を塗布して硬化させることにより、側面電極２３、３３を形成する（Ｓ９）。その後、バー状に連結されているチップ抵抗器を、図２のラインＬ２でチップ状に分割し（Ｓ１０）、電極の露出面にＮｉメッキおよびＰｂ／Ｓｎなどからなるハンダメッキを行うことにより、図１に示されるチップ抵抗器が得られる（メッキ層は図示せず）。
【００３０】
本発明によれば、非常に小形化して、段差の大きい部分に細いパターンの電極を精度良く形成できない場合でも、段差の大きくない初期に第２上面電極が形成され、その後に粘度の小さいペーストの塗布と硬化により保護膜が形成されているため、保護膜の表面を平坦で第２上面電極の間のみに形成される。さらに、第２上面電極上に第３上面電極を形成することにより、ほぼ平坦な表面上に形成されるため、より一層ファインパターンで形成され、小さなチップ抵抗器で、０.１ｍｍ程度しかない電極幅でも、非常に正確に形成される。
【００３１】
前述の例は、チップ抵抗器の例であったが、チップインダクタやチップヒューズのように、チップ型基板の両端部に一対の電極を有し、その一対の電極と接続されるように抵抗体のような電子素子が形成され、その表面に保護膜が形成される場合でも同様に先に上面電極を形成し、その間に粘度の小さいペーストを塗布して硬化させることにより表面が平坦な保護膜を形成することができる。
【００３２】
【発明の効果】
本発明によれば、非常に小形のチップ型電子部品でも、その表面の電極が正確なパターンで形成されているため、実装する際に上面電極をモニターすることにより、部品の正確な位置合せをするこができる。さらに、実装の際に真空吸引する場合でも、保護膜の表面が平坦に形成されているため、その部分で吸引することができ、非常に小形で真空吸引する場所がない場合でも、確実に吸引することができる。その結果、チップ電子部品のさらなる小形化に大きく寄与する。
【図面の簡単な説明】
【図１】本発明の製法により得られるチップ抵抗器の断面説明図である。
【図２】図１のチップ抵抗器の製造工程における大きな基板の平面説明図である。
【図３】本発明によるチップ抵抗器の製法の一実施形態を示すフローチャートである。
【図４】従来のチップ抵抗器の構造例を示す断面説明図である。
【図５】従来のチップ抵抗器における他の構造例を示す断面説明図である。
【符号の説明】
１基板
２、３電極
４抵抗体
５保護膜
２１ａ、３１ａ第１上面電極
２１ｂ、３１ｂ第２上面電極
２１ｃ、３１ｃ第３上面電極

Claims

（ａ）絶縁性基板の両端部に、一対の第１上面電極を設け、（ｂ）前記一対の第１上面電極の一部に重なり、所定の形状になるように前記絶縁性基板上に抵抗体を形成し、（ｃ）前記一対の第１上面電極の露出する表面のそれぞれに一対の第２上面電極を形成し、（ｄ）前記抵抗体上に保護膜を形成するチップ抵抗器の製法であって、
複数個のチップ抵抗器を一度に形成する大きな基板の状態で、複数個のチップ抵抗器の前記一対の第１および第２の上面電極を連続して並ぶように形成すると共に、前記一対の第２上面電極を厚膜により形成し、該一対の第２上面電極により挟まれる前記抵抗体の表面に、前記一対の第２上面電極の側壁を覆って表面が平坦になるように、前記大きな基板の一方向から粘度の小さいペーストを流し込むように塗布して硬化させることにより、前記一対の第２上面電極の間隙部に前記保護膜を形成することとを特徴とするチップ抵抗器の製法。
前記粘度の小さいペーストとして５０Ｐａ・ｓ以下の粘度のペーストを使用する請求項１記載のチップ抵抗器の製法。
前記第２上面電極上にさらに一対の第３上面電極を形成する請求項１または２記載のチップ抵抗器の製法。