JP4512004B2 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP4512004B2
JP4512004B2 JP2005208917A JP2005208917A JP4512004B2 JP 4512004 B2 JP4512004 B2 JP 4512004B2 JP 2005208917 A JP2005208917 A JP 2005208917A JP 2005208917 A JP2005208917 A JP 2005208917A JP 4512004 B2 JP4512004 B2 JP 4512004B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
resistance
layers
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005208917A
Other languages
English (en)
Other versions
JP2007027501A (ja
Inventor
和広 村上
悦雄 内記
哲明 松本
昌邦 立野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tateyama Kagaku Kogyo Co Ltd
Original Assignee
Tateyama Kagaku Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateyama Kagaku Kogyo Co Ltd filed Critical Tateyama Kagaku Kogyo Co Ltd
Priority to JP2005208917A priority Critical patent/JP4512004B2/ja
Publication of JP2007027501A publication Critical patent/JP2007027501A/ja
Application granted granted Critical
Publication of JP4512004B2 publication Critical patent/JP4512004B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Resistors (AREA)

Description

本発明は、腐食雰囲気に対する耐性の高いチップ抵抗器に関する。
チップ抵抗器は、電極層、抵抗層、及び保護層と、実装時における半田付きを高めるメッキ層を構成要素としているが、今日では、耐食性に配慮した積層構造を備えた多くのチップ抵抗器が紹介されている(例えば、下記特許文献参照。)。
特開平11−204301号公報
チップ抵抗器は、種々の材料を適正な温度で焼成し、或いはメッキした複数の層が重なり合って形成されている。一般的に、メッキ層は、導体たる電極層に形成されるが、保護膜は一般的にガラス等の絶縁体であるためにメッキ層が付着・密着しない。その様な材料並びに生成法の相異に起因して、更に、実装時や使用時の熱ストレスが与えられると、メッキ層と焼成層(保護層)との界面に隙間が生じ、拡大することとなる。当該隙間から侵入する硫化ガス等が銀系の材料からなる内部電極層に触れると、当該電極層が腐食して断線に至るという問題がある。
そこで、銀にPd(パラジウム)を混入すると耐硫化性は高まるものの、Pdを入れすぎると比抵抗が高くなり、低い抵抗値を製造する際に不利となる。また、電極層に耐食性に優れる金系の材料を使用すると、断線を防ぐ事は出来るものの材料が高くつきコスト高となる。また、金系材料のみにより電極を構成すると銀系材料を電極に用いる場合と比較して材料コストが高くなり、その際、導通に必要不可欠な範囲で最小の電極を採用しようとすれば、抵抗器として必要な電極の半田付け性や電極強度が得られなくなるという問題がある。
しかも、従来から電極層の材料として銀系の材料が用いられてきたから、今日提供されている抵抗材料としては、当該電極層を形作る銀素材への拡散を考慮した抵抗材料が主流であり、その様な材料は、抵抗に銀が拡散することで所定の抵抗特性(例えば抵抗温度特性)が得られるものとなっているので、当該主流な抵抗材料に対して前記金系の材料といった特殊な電極材料を用いると、前記拡散を考慮した材料構成が仇となり焼成後の特性制御が困難となる他、金系材料のみにより電極を採用した抵抗器と、銀系材料を用いた抵抗器を合わせて生産する場合には、多くの抵抗材料を使い分ける煩雑な管理が必要となる等、更なるコスト高を招来する。
一方、電極層を保護するNi系材料等のバリヤ電極層を設ける構成も実用化されているが、樹脂材料(約200℃で硬化)を含み耐食性に優れた当該バリヤ電極層は、200℃を超える温度の半田を用いて実装することによって当該電極層が劣化するという問題がある。
本発明は、上記実情に鑑みて為されたものであって、腐食性ガスを含む雰囲気中で使用しても内部電極層の腐食を防ぎ、断線を起こすことのない安価なチップ抵抗器の提供を目的とする。
上記課題を解決するために成された本発明による厚膜型チップ抵抗器は、方形状を呈する絶縁基板上の両端部に形成された対を成す電極層と、前記対を成す電極層の間に各々と導通する様に形成された一連の抵抗層と、当該抵抗層の全体及び前記両電極層上の内側端部に重合された一連の保護層とを備え、前記電極層の各々は、前記保護層の端縁の真下に形成され前記抵抗層の端部と重合する金系の材料からなる接続電極層と、前記保護層の端縁の真下において前記接続電極層と重合する(どちらが上に位置しても良い。)と共に、前記抵抗層の端部と重合し(抵抗層の端部と重合する位置は、前記保護層の端縁の真下でなくとも良い)、且つ両接続電極層の間に各々の内側端部が延出した対を成す銀系の材料からなる内部電極層とからなることを特徴とする。
当該構成によれば、前記接続電極層と内部電極層の重合部が、製造時(焼成時等)における両材料相互の拡散により形成された金系材料と銀系材料から成る混合層を、製造工程の態様等に応じて構成し、相互の遠隔部においては金又は銀からなる主材の独立性を残し、当該主材独自の抵抗特性を維持することもできる。前記内部電極層に重合される部分は、接続電極層の全部でも良いし、一部でも良いが、抵抗層と直接接する領域の一部は、焼成によって金が混じり合っていない内部電極層であることが望ましい。前記両接続電極層の間に延出する内部電極層の部分は、正に接続電極層の材料が混じり合わない領域が残される可能性の高い部分であって、当該領域の延出長は、求められる抵抗特性に応じ設計時において適当に定められる。
尚、前記銀系の材料には、Pdを約5重量%から約20重量%混入することが望ましい。仮にPdの混入割合が少ないと、焼成時に金系材料の層と銀系材料の層との間に亀裂が入る虞が高くなり、逆に多すぎると焼成不良の原因となる。上記各種の層は、単層であるか複層であるかを問わない。例えば前記電極層にあっては、導電ペーストの印刷焼成により形成された接続電極層や内部電極層の上に、金、銀、半田メッキ等のメッキ層とを重合した複層とする場合が多い。
上記課題を解決するために成された本発明による厚膜型チップ抵抗器の製造方法は、絶縁基板上に、対をなす接続電極層となるガラスフリットを含んだ金系導電ペーストを印刷し、乾燥の後に約800℃から900℃で焼成する接続電極層形成工程と、当該接続電極層に重合され両接続電極層の間に延出する対を成す内部電極層となるガラスフリットを含んだ銀系導電ペーストを印刷し乾燥の後に約800℃から900℃で焼成する内部電極層形成工程と、前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部、及び当該対を成す内部電極層の間に抵抗層となるルテニウム系ペーストを印刷し乾燥の後に約800℃から900℃で焼成する抵抗層形成工程と、当該抵抗層の全体、及び前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部に重合される一連の保護層となるガラスペースト又は合成樹脂ペーストを印刷し約600℃から700℃(ガラスペースト)、又は約150℃から250℃(合成樹脂ペースト)で焼成する保護層形成工程を経ることを特徴とする。
前記接続電極層と内部電極層の製造工程は相前後してもよく、例えば、絶縁基板上に、対をなす内部電極層となるガラスフリットを含んだ銀系導電ペーストを印刷し、乾燥の後に約800℃から900℃で焼成する内部電極層形成工程と、両内部電極層の内側を避けて当該内部電極層に重合され対を成す接続電極層となるガラスフリットを含んだ金系導電ペーストを印刷し乾燥の後に約800℃から900℃で焼成する接続電極層形成工程と、前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部、及び当該対を成す接続電極層の間に抵抗層となるルテニウム系ペーストを印刷し乾燥の後に約800℃から900℃で焼成する抵抗層形成工程と、当該抵抗層の全体、及び前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部に重合される一連の保護層となるガラスペースト又は合成樹脂ペーストを印刷し約600℃から700℃(ガラスペースト)、又は約150℃から250℃(合成樹脂ペースト)で焼成する保護層形成工程を経る厚膜型チップ抵抗器の製造方法としても良い。
また、上記製造方法においては、出来る限り高温下での焼成過程の回数を減らすことが各層の性状維持、並びに良好な接合状態の維持を図る上で望ましいので、製造の過程において、内部電極層と接続電極層、又はそれらと抵抗パターンとを一括焼成する手法を採ってもよい。
例えば、絶縁基板上に、対をなす接続電極層となるガラスフリットを含んだ金系導電ペーストを印刷し、乾燥の後に約500℃から700℃で仮焼成する接続電極層形成工程と、当該接続電極層に重合され両接続電極層の間に延出する対を成す内部電極層となるガラスフリットを含んだ銀系導電ペーストを印刷し、乾燥の後に約800℃から900℃で前記金系導電ペーストと共に一括焼成する内部電極層形成工程と、前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部、及び当該対を成す内部電極層の間に抵抗層となるルテニウム系ペーストを印刷し、乾燥の後に約800℃から900℃で焼成する抵抗層形成工程と、当該抵抗層の全体、及び前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部に重合される一連の保護層となるガラスペースト又は合成樹脂ペーストを印刷し約600℃から700℃(ガラスペースト)、又は約150℃から250℃(合成樹脂ペースト)で焼成する保護層形成工程を経る厚膜型チップ抵抗器の製造方法を採用することもできる。
或いは、絶縁基板上に、対をなす接続電極層となるガラスフリットを含んだ金系導電ペーストを印刷し、乾燥の後に約500℃から700℃で仮焼成する接続電極層形成工程と、当該接続電極層に重合され両接続電極層の間に延出する対を成す内部電極層となるガラスフリットを含んだ銀系導電ペーストを印刷し、乾燥の後に約500℃から700℃で仮焼成する内部電極層形成工程と、前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部、及び当該対を成す内部電極層の間に抵抗層となるルテニウム系ペーストを印刷し、乾燥の後に約800℃から900℃で前記金系導電ペースト及び銀系導電ペーストと共に一括焼成する抵抗層形成工程と、当該抵抗層の全体、及び前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部に重合される一連の保護層となるガラスペースト又は合成樹脂ペーストを印刷し約600℃から700℃(ガラスペースト)、又は約150℃から250℃(合成樹脂ペースト)で焼成する保護層形成工程を経る厚膜型チップ抵抗器の製造方法を採用することもできる。
更に、前記接続電極層と内部電極層の製造工程は相前後してもよく、例えば、絶縁基板上に、対をなす内部電極層となるガラスフリットを含んだ銀系導電ペーストを印刷し、乾燥の後に約500℃から700℃で仮焼成する内部電極層形成工程と、両内部電極層の内側を避けて当該内部電極層に重合され対を成す接続電極層となるガラスフリットを含んだ金系導電ペーストを印刷し、乾燥の後に約800℃から900℃で前記銀系導電ペーストと共に一括焼成する接続電極層形成工程と、前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部、及び当該対を成す接続電極層の間に抵抗層となるルテニウム系ペーストを印刷し、乾燥の後に約800℃から900℃で焼成する抵抗層形成工程と、当該抵抗層の全体、及び前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部に重合される一連の保護層となるガラスペースト又は合成樹脂ペーストを印刷し約600℃から700℃(ガラスペースト)、又は約150℃から250℃(合成樹脂ペースト)で焼成する保護層形成工程を経る厚膜型チップ抵抗器の製造方法を採用することもできる。
或いは、前記接続電極層と内部電極層の製造工程は相前後してもよく、例えば、絶縁基板上に、対をなす内部電極層となるガラスフリットを含んだ銀系導電ペーストを印刷し、乾燥の後に約500℃から700℃で仮焼成する内部電極層形成工程と、両内部電極層の内側を避けて当該内部電極層に重合され対を成す接続電極層となるガラスフリットを含んだ金系導電ペーストを印刷し、乾燥の後に約500℃から700℃で仮焼成する接続電極層形成工程と、前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部、及び当該対を成す接続電極層の間に抵抗層となるルテニウム系ペーストを印刷し、乾燥の後に約800℃から900℃で前記銀系導電ペースト及び金系導電ペーストと共に一括焼成する抵抗層形成工程と、当該抵抗層の全体、及び前記対を成す接続電極層上であり且つ当該対を成す内部電極層上にあたる内側端部に重合される一連の保護層となるガラスペースト又は合成樹脂ペーストを印刷し約600℃から700℃(ガラスペースト)、又は約150℃から250℃(合成樹脂ペースト)で焼成する保護層形成工程を経る厚膜型チップ抵抗器の製造方法を採用することもできる。
本発明による厚膜型チップ抵抗器の構造によれば、方形状を呈する絶縁基板上の両端部に形成された対を成す電極層と、前記対を成す電極層の間に各々と導通する様に形成された一連の抵抗層と、当該抵抗層の全体及び前記両電極層上の内側端部に重合された一連の保護層とを備え、前記電極層の各々は、前記保護層の端縁の真下に形成され前記抵抗層の端部と重合する金系の材料からなる接続電極層と、前記保護層の端縁の真下において前記接続電極層と重合すると共に、前記抵抗層の端部と重合し、且つ両接続電極層の間に各々の内側端部が延出した対を成す銀系の材料からなる内部電極層とからなる構造によって、断線を起こすことのない安価なチップ抵抗器の提供できるのみならず、前記金系の材料といった特殊な電極材料を用いたとしても、銀系材料を用いた場合と同様に、焼成後の特性制御が容易となり、多くの抵抗材料を使い分ける煩雑な管理も不要となりコスト高となることも回避できる。また、金系の材料からなる接続電極層と銀系の材料からなる内部電極層とを併存させた構造、又は銀と金が混在している混合層を備えた構造によって、その電極は、高い耐硫化性を示すにも関らず比抵抗を小さくすることができる。
しかも、前記銀系導電ペースト(殊に、Pdを約5重量%から約20重量%を混ぜたもの。)、金系導電ペースト、及びルテニウム系ペーストを一括焼成する抵抗パターン焼成工程を経ることによって、各ペーストを逐一焼成した場合に、銀系導電ペーストに含まれる銀が金系導電ペーストに吸収されることによって界面に生じる亀裂を防止することができる。
前記接続電極層と内部電極層の重合部が、焼成時における両材料相互の拡散により形成された金系材料と銀系材料から成る混合層を構成することによって、当該領域の耐食性が高まるのみならず、前記内部電極層が延出した部分の存在によって、抵抗ペーストへの銀系ペーストの拡散を考慮した抵抗特性の制御も可能となる。
以下、本発明による厚膜型チップ抵抗器(以下、チップ抵抗器と記す。)の実施の形態を、その製造方法と共に図面に基づき説明する。
図1に示すチップ抵抗器は、絶縁基板1と、当該絶縁基板1上に形成される、一対の接続電極層2,2及び内部電極層3,3、一連の抵抗層4、アンダーコート層7、保護層6、端面電極層8、及びメッキ層9で構成される。
当該例におけるチップ抵抗器は、アルミナ製の絶縁基板1上に、予めV字状の分割溝を碁盤目状に刻設することによって等面積等形状に区画された単位領域を複数形成し、各単位領域に一つの抵抗器本体10を、金系或いは銀系の導電ペーストや抵抗ペースト、或いはガラス等の絶縁ペーストを印刷し焼成することによって形成し、分割工程を適宜経ながら複数のチップ抵抗器を一括製造する方法で製造される(図3参照)。
先ず、絶縁基板1の表面の両端部にガラスフリットを含む金系の導電ペーストを印刷し(絶縁基板1の端縁に至る状態で設けても良い(図1(A)参照)し、金の使用量を節約する意味等も含めて当該端縁を避けて設けても良い(図1(B)参照)。)約150℃で乾燥処理を行う(電極層印刷/乾燥工程)。当該導電ペーストの乾燥処理を経た後に約850℃で前記絶縁基板1の表面に印刷した導電ペーストの焼成を行う(接続電極層焼成工程)ことによって抵抗器本体10の対を成す接続電極層2,2が形成される。当該接続電極層2は、続いて形成される内部電極層3の腐食による断線によって抵抗層4−電極層間の導通を確保する為に形成されるものであるから、その目的に応じた導通が確保できる形状であるならば、図1(C)の方形状、又は図2(C)及び図2(D)のT字状の様に適宜設計変更が可能である。
次に、当該接続電極層2,2の中央部を含む全域に重合され両接続電極層2,2の間の前記絶縁基板1上に延出する(当該部分を延出部11と記す。)対を成す内部電極層3,3となる銀系導電ペーストを印刷し約150℃で乾燥処理を行う(電極層印刷/乾燥工程)。当該乾燥の後に、約850℃で焼成を行う(内部電極層形成工程)ことによって抵抗器本体10の対を成す内部電極層3,3が形成される。前記銀系導電ペーストとしては、ガラスフリットを含んだ銀系導電ペースト、又はガラスフリットとパラジウム(約5重量%から約20重量%)を含む銀系導電ペーストが挙げられる。
次に、当該対を成す内部電極層3,3上の内側端部、及び当該対を成す内部電極層3,3の間の絶縁基板1上に、抵抗ペースト(Ru系ペースト)を均一幅の一連の帯状に印刷し(抵抗層印刷工程)、約150℃下で乾燥処理の後、約850℃等で焼成(抵抗層乾燥/焼成工程)することによって、抵抗器本体10の抵抗層4が形成される(抵抗層形成工程)。
これら、接続電極層焼成工程及び内部電極層形成工程、並びに抵抗層印刷工程は、各々の電極層を印刷した後に約150℃で乾燥させ、更に約600℃(約500℃から700℃)で仮焼成を行い、上記抵抗層形成工程の焼成工程において、約850℃(約800℃から900℃)下、当該抵抗層4と共に一括して焼成する場合もある。尚、上記接続電極形成工程と内部電極形成工程とは、行う順序を入れ替えても良い。
これらの製造態様によれば、焼成時における両材料相互の拡散により、前記接続電極層と内部電極層の重合部において、金系材料と銀系材料から成る耐食性の良い混合層5が構成され(図2参照)、相互の遠隔部や前記延出部11においては金又は銀からなる主材の独立性を残し、各導電ペーストの主材、特に銀系ペースト独自の抵抗特性を維持し、特性制御の便宜を図ることができる。
更に、前記抵抗層4上の露出部全体を覆う様にガラスペーストを印刷し(アンダーコート層印刷工程)、約150℃下での乾燥処理を経て約600℃で焼成しアンダーコート層7を形成する(アンダーコート層乾燥/焼成工程)。当該工程は、続くレーザートリミングにおける抵抗調整の便宜と共に当該抵抗器本体10の特性の安定化を図る為に行われるものである。よって、場合によっては、図3の工程図の如く当該アンダーコート層7の形成を行わない場合もある。
更に、レーザートリミング後、ガラスペーストを、前記抵抗層4を中央にして、当該抵抗層4上に形成された前記アンダーコート層7の全面を覆い、且つ前記両内部電極層3,3上の内側端部を覆う一連の帯状に印刷(保護層印刷工程)し、約150℃等の所定温度で乾燥処理を行う(保護層乾燥工程)。上記保護層6の印刷の際、それらの端縁の真下には、接続電極層2及び内部電極層3、又は混合層5が存在するものとし、対を成す各々の長さは、少なくとも、前記保護層6の端縁の真下を含み、且つ当該真下の前後に前記抵抗層4の膜厚の10倍以上長さを確保することが望ましい。
続いて、各々抵抗器本体10を搭載した絶縁基板1における単位領域の電極側端面が露出する様に短冊状に分割する(一次分割工程)。
次に、分割された絶縁基板1に搭載された抵抗器本体10の電極部(例えば、前記内部電極層の端部表面、内部電極層及び接続電極層の端面、並びに前記絶縁基板の裏面両端部。)を絶縁基板1の端面を経て表裏に亘って一連に覆う状態で導電ペースト(例えば、銀系導電ペースト)を印刷(端面電極層印刷工程)し、当該導電ペーストの乾燥処理(端面電極層乾燥工程)を経た後に、先に乾燥処理を経たガラスペースト(保護層)及び当該導電ペースト(端面電極層8)に対して約600℃の焼成処理を行う(保護層・端面電極層焼成工程)。これによって前記アンダーコート層7と当該保護層6とから成る複層の保護層が形成すると共に(場合によっては単層でも良い)、端面電極層8を形成し(図3(G)参照)、その後、絶縁基板1に設けられた前記単位領域を個々に分割する(二次分割工程)。
最後に、前記端面電極層8の露出面全体に対しメッキ層9を形成するメッキ工程(ニッケル、錫、半田メッキ等)を経て図1及び図2に示す様な個々の厚膜型チップ抵抗器が完成する。
本発明による厚膜型チップ抵抗器は、腐食性ガスを含む雰囲気中で使用しても断線を起こすことのない安価なチップ抵抗器の提供のみならず、前記金系の材料といった特殊な電極材料を用いたとしても、重合され焼成される各種ペーストの主材の拡散を考慮した煩雑な素材管理の便宜にも寄与する。
(A):本発明による厚膜型チップ抵抗器の一例を示す縦断面図、(B):他の一例を示す縦断面図、(C):厚膜型チップ抵抗器(A)の平面図である。 (A):本発明による厚膜型チップ抵抗器の一例を示す縦断面図、(B):他の一例を示す縦断面図、(C):他の一例を示す縦断面図、(D):厚膜型チップ抵抗器(C)の平面図である。 本発明による厚膜型チップ抵抗器の製造工程の一例を示す説明図である。
符号の説明
1 絶縁基板,2 接続電極層,3 内部電極層,4 抵抗層,5 混合層,
6 保護層,7 アンダーコート層,8 端面電極層,9 メッキ層,
10 抵抗器本体,11 延出部,

Claims (3)

  1. 方形状を呈する絶縁基板(1)上の両端部に形成された対を成す電極層と、前記対を成す電極層の間に各々と導通する様に形成された一連の抵抗層(4)と、当該抵抗層(4)の全体及び前記両電極層上の内側端部に重合された一連の保護層(6)とを備え、
    前記電極層の各々は、
    前記抵抗層(4)の端部と重合し、前記保護層(6)の端縁の真下に対をなして形成され、且つ金系の材料からなる接続電極層(2,2)と、
    前記抵抗層(4)の端部と重合し、前記保護層(6)の端縁の真下において前記接続電極層(2,2)と重合し、両接続電極層(2,2)の間に各々の内側端部が延出した延出部(11)を具備し、且つ銀系の材料からなる内部電極層(3,3)を備える厚膜型チップ抵抗器。
  2. 前記接続電極層(2)と内部電極層(3)の重合部が、焼成時における両材料相互の拡散により形成された金系材料と銀系材料から成る混合層(5)を構成する前記請求項1に記載の厚膜型チップ抵抗器。
  3. 前記銀系の材料に、Pdを約5重量%から約20重量%混入した前記請求項1又は請求項2のいずれかに記載の厚膜型チップ抵抗器。
JP2005208917A 2005-07-19 2005-07-19 チップ抵抗器 Expired - Fee Related JP4512004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005208917A JP4512004B2 (ja) 2005-07-19 2005-07-19 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005208917A JP4512004B2 (ja) 2005-07-19 2005-07-19 チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2007027501A JP2007027501A (ja) 2007-02-01
JP4512004B2 true JP4512004B2 (ja) 2010-07-28

Family

ID=37787855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005208917A Expired - Fee Related JP4512004B2 (ja) 2005-07-19 2005-07-19 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP4512004B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5329773B2 (ja) * 2007-05-31 2013-10-30 コーア株式会社 チップ抵抗器
JP5965595B2 (ja) * 2011-07-25 2016-08-10 矢崎総業株式会社 摺動接触用導電セグメントの製造方法
US9157783B2 (en) 2011-07-25 2015-10-13 Yazaki Corporation Method for producing conductive segment
JP5941256B2 (ja) * 2011-09-05 2016-06-29 矢崎総業株式会社 導電セグメントの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362901A (ja) * 1989-08-01 1991-03-19 Kamaya Denki Kk チップ抵抗器
JPH04192208A (ja) * 1990-11-26 1992-07-10 Tanaka Kikinzoku Internatl Kk 導体ペースト
JPH1126203A (ja) * 1997-07-03 1999-01-29 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JPH11204301A (ja) * 1998-01-20 1999-07-30 Matsushita Electric Ind Co Ltd 抵抗器
JP2001332407A (ja) * 2000-05-19 2001-11-30 Rohm Co Ltd チップ型電子部品およびチップ抵抗器の製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362901A (ja) * 1989-08-01 1991-03-19 Kamaya Denki Kk チップ抵抗器
JPH04192208A (ja) * 1990-11-26 1992-07-10 Tanaka Kikinzoku Internatl Kk 導体ペースト
JPH1126203A (ja) * 1997-07-03 1999-01-29 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JPH11204301A (ja) * 1998-01-20 1999-07-30 Matsushita Electric Ind Co Ltd 抵抗器
JP2001332407A (ja) * 2000-05-19 2001-11-30 Rohm Co Ltd チップ型電子部品およびチップ抵抗器の製法

Also Published As

Publication number Publication date
JP2007027501A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
WO2007034759A1 (ja) チップ抵抗器
JP4512004B2 (ja) チップ抵抗器
WO2014109224A1 (ja) チップ抵抗器
WO2016167182A1 (ja) チップ抵抗器およびその製造方法
JP4046178B2 (ja) チップ抵抗器およびその製造方法
JP4729398B2 (ja) チップ抵抗器
JP3134067B2 (ja) 低抵抗チップ抵抗器及びその製造方法
JP2000138102A (ja) 抵抗器およびその製造方法
JP2002367801A (ja) チップ形抵抗器およびその製造方法
JPH1116703A (ja) 超低抵抗抵抗器
JP2984914B2 (ja) チップ型ヒューズ抵抗器とその電極構造
JP2009088368A (ja) 低抵抗チップ抵抗器の製造方法
JPH07169601A (ja) 角形チップ抵抗器およびその製造方法
JP2000340413A5 (ja)
JP3708796B2 (ja) 厚膜抵抗器
JP6695415B2 (ja) チップ抵抗器
JPH10321404A (ja) 抵抗器およびその製造方法
JP6688035B2 (ja) チップ抵抗器
JP3867587B2 (ja) チップ抵抗器
JPH07211509A (ja) チップ抵抗器とその製造方法
JP2023167192A (ja) チップ抵抗器
JP2000188204A (ja) 抵抗器およびその製造方法
JPH10223404A (ja) 抵抗器およびその製造方法
JP2003338401A (ja) 厚膜型チップ抵抗器及びその製造方法
JPH1126203A (ja) 抵抗器およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees