JPH1116703A - 超低抵抗抵抗器 - Google Patents
超低抵抗抵抗器Info
- Publication number
- JPH1116703A JPH1116703A JP9179107A JP17910797A JPH1116703A JP H1116703 A JPH1116703 A JP H1116703A JP 9179107 A JP9179107 A JP 9179107A JP 17910797 A JP17910797 A JP 17910797A JP H1116703 A JPH1116703 A JP H1116703A
- Authority
- JP
- Japan
- Prior art keywords
- thick
- resistor
- film resistor
- glass
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 小型で極めて低い抵抗値を有し、しかもＴＣ
Ｒの小さい抵抗器を提供すること。 【解決手段】 セラミック絶縁基板と、該基板上に形成
された１対の端子電極と、複数層の厚膜抵抗体層とを有
し、それぞれの厚膜抵抗体層がガラス絶縁層を介して積
層されており、かつ端子電極がそれぞれの厚膜抵抗体層
を電気的に並列に接続するように形成されていることを
特徴とする、超低抵抗抵抗器。
Ｒの小さい抵抗器を提供すること。 【解決手段】 セラミック絶縁基板と、該基板上に形成
された１対の端子電極と、複数層の厚膜抵抗体層とを有
し、それぞれの厚膜抵抗体層がガラス絶縁層を介して積
層されており、かつ端子電極がそれぞれの厚膜抵抗体層
を電気的に並列に接続するように形成されていることを
特徴とする、超低抵抗抵抗器。
Description
【０００１】
【発明の属する技術分野】本発明は、抵抗値が極めて低
くかつ抵抗温度係数（ＴＣＲ）の小さい厚膜抵抗器に関
する。
くかつ抵抗温度係数（ＴＣＲ）の小さい厚膜抵抗器に関
する。
【０００２】
【従来の技術】従来、低抵抗値の厚膜抵抗器を製造する
ためには、比抵抗が小さくＴＣＲ特性が比較的良好な、
Ａｇ−Ｐｄ合金系、Ｃｕ−Ｎｉ合金系などの厚膜抵抗体
が使用されている。一般に非常に低い抵抗値を得ようと
する場合、厚膜抵抗体の導電成分により比抵抗の低い金
属を用いたり、抵抗体の膜厚を厚くするなどの方法があ
る。
ためには、比抵抗が小さくＴＣＲ特性が比較的良好な、
Ａｇ−Ｐｄ合金系、Ｃｕ−Ｎｉ合金系などの厚膜抵抗体
が使用されている。一般に非常に低い抵抗値を得ようと
する場合、厚膜抵抗体の導電成分により比抵抗の低い金
属を用いたり、抵抗体の膜厚を厚くするなどの方法があ
る。
【０００３】一例としてＡｇ−Ｐｄ合金系では、Ａｇの
重量比率が４５％程度のとき比抵抗が最も高く、Ａｇの
比率をこれより上げると比抵抗は低くなるが、ＴＣＲが
大きくなるので望ましくない。そこでＴＣＲは小さい
が、比抵抗が高いＡｇ−Ｐｄ比のものを用い、抵抗体膜
厚を厚くすることにより低抵抗化を図っている。しかし
膜厚が厚いと、焼成時にカーリングやクラック等の欠陥
を起こし易く、又レーザトリミングが困難になるなど、
実用上問題がある。このため、従来Ａｇ−Ｐｄ系では１
００ｍΩ程度が限界であり、又、より比抵抗の低いＣｕ
−Ｎｉ系でも数１０ｍΩ程度が限界であった。
重量比率が４５％程度のとき比抵抗が最も高く、Ａｇの
比率をこれより上げると比抵抗は低くなるが、ＴＣＲが
大きくなるので望ましくない。そこでＴＣＲは小さい
が、比抵抗が高いＡｇ−Ｐｄ比のものを用い、抵抗体膜
厚を厚くすることにより低抵抗化を図っている。しかし
膜厚が厚いと、焼成時にカーリングやクラック等の欠陥
を起こし易く、又レーザトリミングが困難になるなど、
実用上問題がある。このため、従来Ａｇ−Ｐｄ系では１
００ｍΩ程度が限界であり、又、より比抵抗の低いＣｕ
−Ｎｉ系でも数１０ｍΩ程度が限界であった。
【０００４】厚膜抵抗体パターンの幅を広くしたり、１
基板上に複数の厚膜抵抗体パターンを形成し、各パター
ンを並列に接続することによって全体の抵抗値を下げる
方法もある。しかし、例えばチップ抵抗器等において
は、チップサイズ上の制約からこのような幅広の抵抗体
や抵抗アレイを平面上に形成することは困難であり、結
果的に小さいサイズで抵抗値が極めて低く、かつ良好な
ＴＣＲ特性を有する抵抗器を製造することができない。
基板上に複数の厚膜抵抗体パターンを形成し、各パター
ンを並列に接続することによって全体の抵抗値を下げる
方法もある。しかし、例えばチップ抵抗器等において
は、チップサイズ上の制約からこのような幅広の抵抗体
や抵抗アレイを平面上に形成することは困難であり、結
果的に小さいサイズで抵抗値が極めて低く、かつ良好な
ＴＣＲ特性を有する抵抗器を製造することができない。
【０００５】
【発明が解決しようとする課題】本発明は、小型でより
低抵抗領域、特に１００ｍΩ以下、望ましくは５０ｍΩ
以下の極めて低い抵抗値を有し、かつＴＣＲの小さい抵
抗器を得ることを目的とする。更に本発明の目的は、近
年強く要求されている５〜２０ｍΩ程度の超低抵抗で、
レーザトリミングが可能でかつＴＣＲが±５００ｐｐｍ
以内のチップ抵抗器を得ることにある。
低抵抗領域、特に１００ｍΩ以下、望ましくは５０ｍΩ
以下の極めて低い抵抗値を有し、かつＴＣＲの小さい抵
抗器を得ることを目的とする。更に本発明の目的は、近
年強く要求されている５〜２０ｍΩ程度の超低抵抗で、
レーザトリミングが可能でかつＴＣＲが±５００ｐｐｍ
以内のチップ抵抗器を得ることにある。
【０００６】
【課題を解決するための手段】本発明は、セラミック絶
縁基板と、該基板上に形成された１対の端子電極と、複
数層の厚膜抵抗体層とを有し、それぞれの厚膜抵抗体層
がガラス絶縁層を介して積層されており、かつ端子電極
がそれぞれの厚膜抵抗体層を電気的に並列に接続するよ
うに形成されていることを特徴とする、超低抵抗抵抗器
を要旨とするものである。
縁基板と、該基板上に形成された１対の端子電極と、複
数層の厚膜抵抗体層とを有し、それぞれの厚膜抵抗体層
がガラス絶縁層を介して積層されており、かつ端子電極
がそれぞれの厚膜抵抗体層を電気的に並列に接続するよ
うに形成されていることを特徴とする、超低抵抗抵抗器
を要旨とするものである。
【０００７】また、本発明は、セラミック絶縁基板と、
該基板上に形成された１対の端子電極と、該１対の端子
電極上にまたがって形成された複数層の厚膜抵抗体層と
を有し、それぞれの厚膜抵抗体層がガラス絶縁層を介し
て積層されており、かつそれぞれの厚膜抵抗体層はガラ
ス絶縁層中に形成されたヴィアホールを通して電気的に
並列に接続されていることを特徴とする、超低抵抗抵抗
器を要旨とするものである。以下、本発明を詳細に説明
する。
該基板上に形成された１対の端子電極と、該１対の端子
電極上にまたがって形成された複数層の厚膜抵抗体層と
を有し、それぞれの厚膜抵抗体層がガラス絶縁層を介し
て積層されており、かつそれぞれの厚膜抵抗体層はガラ
ス絶縁層中に形成されたヴィアホールを通して電気的に
並列に接続されていることを特徴とする、超低抵抗抵抗
器を要旨とするものである。以下、本発明を詳細に説明
する。
【０００８】
【発明の実施の形態】本発明の特徴は、厚膜抵抗体をガ
ラス絶縁層を介して多層に形成し、かつ各抵抗体層を電
気的に並列に接続することにある。このような構造とす
ることにより、使用する抵抗材料の比抵抗がやや高くて
もＴＣＲの小さいものであれば、全体として低抵抗、低
ＴＣＲの抵抗器を製造することが可能である。並列接続
の方法としては、例えば図１及び図４に示すように、端
子電極を用いる方法や、図３に示すようにガラス絶縁層
中に形成されたヴィアホールに厚膜抵抗体を充填し、こ
れにより各抵抗体層を接続する方法などがある。
ラス絶縁層を介して多層に形成し、かつ各抵抗体層を電
気的に並列に接続することにある。このような構造とす
ることにより、使用する抵抗材料の比抵抗がやや高くて
もＴＣＲの小さいものであれば、全体として低抵抗、低
ＴＣＲの抵抗器を製造することが可能である。並列接続
の方法としては、例えば図１及び図４に示すように、端
子電極を用いる方法や、図３に示すようにガラス絶縁層
中に形成されたヴィアホールに厚膜抵抗体を充填し、こ
れにより各抵抗体層を接続する方法などがある。
【０００９】以下本発明の抵抗器の構造の具体例を図面
を用いて説明する。いずれも抵抗体を４層とした例であ
る。図１は、本発明の抵抗器の一例を示すもので、一対
の端子電極をまたぐ面で一部切截した部分の斜視図、図
２は図１に示す本発明の抵抗体の製造法の一例を説明す
る説明図、図３は、本発明の抵抗器の別の例を示すもの
で、ガラス絶縁層中に形成されたヴィアホールに沿った
面で切截した一部分の斜視図、図４は本発明の抵抗器の
更に別の例を示すもので、１対の端子電極間で二分する
ように切截した抵抗器の一部分の斜視図である。
を用いて説明する。いずれも抵抗体を４層とした例であ
る。図１は、本発明の抵抗器の一例を示すもので、一対
の端子電極をまたぐ面で一部切截した部分の斜視図、図
２は図１に示す本発明の抵抗体の製造法の一例を説明す
る説明図、図３は、本発明の抵抗器の別の例を示すもの
で、ガラス絶縁層中に形成されたヴィアホールに沿った
面で切截した一部分の斜視図、図４は本発明の抵抗器の
更に別の例を示すもので、１対の端子電極間で二分する
ように切截した抵抗器の一部分の斜視図である。
【００１０】（１） 図１に示すように、絶縁基板１上
に形成された１対の端子電極２（１）、２（２）に一部
重なるように厚膜抵抗体層３（１）が形成され、この抵
抗体層３（１）の全面を覆ってガラス絶縁層４（１）が
形成されている。ガラス絶縁層４（１）上には更に厚膜
抵抗体層３（２）が形成され、以下同様に順次ガラス絶
縁層４（２）、厚膜抵抗体層３（３）、ガラス絶縁層４
（３）、厚膜抵抗体層３（４）が積層されている。
に形成された１対の端子電極２（１）、２（２）に一部
重なるように厚膜抵抗体層３（１）が形成され、この抵
抗体層３（１）の全面を覆ってガラス絶縁層４（１）が
形成されている。ガラス絶縁層４（１）上には更に厚膜
抵抗体層３（２）が形成され、以下同様に順次ガラス絶
縁層４（２）、厚膜抵抗体層３（３）、ガラス絶縁層４
（３）、厚膜抵抗体層３（４）が積層されている。
【００１１】（２） 図３に示すように、絶縁基板１上
に形成された１対の端子電極２（１）、２（２）と、こ
の１対の端子電極上にまたがって厚膜抵抗体層３が各層
が端子電極側端部で接続一体となっているガラス絶縁層
４と交互に積層されている。各ガラス絶縁層にはそれぞ
れ貫通孔５，５′が設けられており、この貫通孔に厚膜
抵抗体が充填されてヴィア６，６′を形成し、これによ
り上部と下部の抵抗体層が電気的に接続される構造とな
っている。
に形成された１対の端子電極２（１）、２（２）と、こ
の１対の端子電極上にまたがって厚膜抵抗体層３が各層
が端子電極側端部で接続一体となっているガラス絶縁層
４と交互に積層されている。各ガラス絶縁層にはそれぞ
れ貫通孔５，５′が設けられており、この貫通孔に厚膜
抵抗体が充填されてヴィア６，６′を形成し、これによ
り上部と下部の抵抗体層が電気的に接続される構造とな
っている。
【００１２】（３） 図４に示すように、絶縁基板１上
に厚膜抵抗体層３がガラス絶縁層４を挟んでジグザグ状
に積層されており、両端部は絶縁基板１上に形成された
端子電極２に接続している。なお、図２は、本発明の抵
抗器の製造方法の一例を示すものであり、図１に示す抵
抗器の印刷技術による製法の概略を説明するものであ
る。
に厚膜抵抗体層３がガラス絶縁層４を挟んでジグザグ状
に積層されており、両端部は絶縁基板１上に形成された
端子電極２に接続している。なお、図２は、本発明の抵
抗器の製造方法の一例を示すものであり、図１に示す抵
抗器の印刷技術による製法の概略を説明するものであ
る。
【００１３】即ち、先ず、絶縁基板１上に端子電極２
（１）、２（２）を形成する導体ペーストを印刷し、次
いで厚膜抵抗体層３（１）を形成する抵抗ペーストを印
刷し、その上にガラス絶縁層を形成するためのガラスペ
ーストを厚膜抵抗体層３（１）全面を覆うように印刷
し、更にその両端部に端子電極を形成する導体ペースト
を印刷し、後は同様の操作を繰り返し、抵抗器を形成し
ていく。各層は個別に焼成してもよいが、同時焼成する
こともできる。
（１）、２（２）を形成する導体ペーストを印刷し、次
いで厚膜抵抗体層３（１）を形成する抵抗ペーストを印
刷し、その上にガラス絶縁層を形成するためのガラスペ
ーストを厚膜抵抗体層３（１）全面を覆うように印刷
し、更にその両端部に端子電極を形成する導体ペースト
を印刷し、後は同様の操作を繰り返し、抵抗器を形成し
ていく。各層は個別に焼成してもよいが、同時焼成する
こともできる。
【００１４】図１に示す抵抗器をはじめ、図３、図４そ
の他本発明により、構成される抵抗器は厚膜ペーストを
順次印刷して積層する厚膜多層法の他、ガラスグリーン
シートと厚膜抵抗体ペースト又は抵抗体グリーンシート
等を用いるグリーンシート多層の手法によって容易に製
造することができる。尚、チップ抵抗器の場合は、通
常、更にオーバーコートガラス層を形成し、必要により
最上層の抵抗体をトリミングすることにより抵抗値の調
整を行い、チップ側面に２次電極が形成される。
の他本発明により、構成される抵抗器は厚膜ペーストを
順次印刷して積層する厚膜多層法の他、ガラスグリーン
シートと厚膜抵抗体ペースト又は抵抗体グリーンシート
等を用いるグリーンシート多層の手法によって容易に製
造することができる。尚、チップ抵抗器の場合は、通
常、更にオーバーコートガラス層を形成し、必要により
最上層の抵抗体をトリミングすることにより抵抗値の調
整を行い、チップ側面に２次電極が形成される。
【００１５】本発明は、チップ抵抗器の他、ハイブリッ
ドＩＣや抵抗ネットワークにも応用できることは勿論で
ある。厚膜抵抗体としては公知のいかなるものを用いて
もよいが、Ａｇ−Ｐｄ−ガラス系、Ａｇ−Ｐｄ−ＲｕＯ
2 −ガラス系、Ｃｕ−Ｎｉ−ガラス系など、比抵抗が低
くかつＴＣＲの小さいものを使用するのが望ましい。
ドＩＣや抵抗ネットワークにも応用できることは勿論で
ある。厚膜抵抗体としては公知のいかなるものを用いて
もよいが、Ａｇ−Ｐｄ−ガラス系、Ａｇ−Ｐｄ−ＲｕＯ
2 −ガラス系、Ｃｕ−Ｎｉ−ガラス系など、比抵抗が低
くかつＴＣＲの小さいものを使用するのが望ましい。
【００１６】ガラス絶縁層用材料には、公知の厚膜多層
回路の層間絶縁用ガラスや、ガラスセラミック多層基板
用ガラス等が使用される。非晶質ガラス、結晶化ガラス
いずれでもよく、又、フィラーを含有させてもよい。端
子電極材料や、基板についても、従来厚膜抵抗器に使用
されているものであれば特に制限はない。
回路の層間絶縁用ガラスや、ガラスセラミック多層基板
用ガラス等が使用される。非晶質ガラス、結晶化ガラス
いずれでもよく、又、フィラーを含有させてもよい。端
子電極材料や、基板についても、従来厚膜抵抗器に使用
されているものであれば特に制限はない。
【００１７】
【実施例】 実施例１ アルミナ基板上にＡｇ系導体ペーストを電極形状にスク
リーン印刷し、８５０℃で焼成することにより１対の端
子電極を形成した。次いでこれに一部重なるように、Ａ
ｇ粉末、Ｐｄ粉末及びガラスフリットを主成分とする厚
膜抵抗ペースト（ＡｇとＰｄの重量比４５：５５、焼成
膜厚１０μｍでシート抵抗値８０ｍΩ／□のもの）を印
刷し、８５０℃で焼成して、焼成膜厚１０μｍ、１．０
ｍｍ×１．０ｍｍの正方形パターンの厚膜抵抗体層を形
成した。硼珪酸亜鉛アルミニウム系結晶化ガラスペース
トを該抵抗体層の全面を覆うように印刷し、８５０℃で
焼成してガラス絶縁層を形成した。更にこの上に、前記
導体ペーストと前記抵抗ペーストを用いて同様にして１
対の端子電極と厚膜抵抗体層とを焼付形成する工程を繰
返し、図１のような４層の抵抗体層を有する積層体を得
た。但し４対の端子電極は図１に示すように重なって接
合し、一体となり、１対の端子電極を形成し、これによ
り４層の抵抗体層は並列に接続されている。
リーン印刷し、８５０℃で焼成することにより１対の端
子電極を形成した。次いでこれに一部重なるように、Ａ
ｇ粉末、Ｐｄ粉末及びガラスフリットを主成分とする厚
膜抵抗ペースト（ＡｇとＰｄの重量比４５：５５、焼成
膜厚１０μｍでシート抵抗値８０ｍΩ／□のもの）を印
刷し、８５０℃で焼成して、焼成膜厚１０μｍ、１．０
ｍｍ×１．０ｍｍの正方形パターンの厚膜抵抗体層を形
成した。硼珪酸亜鉛アルミニウム系結晶化ガラスペース
トを該抵抗体層の全面を覆うように印刷し、８５０℃で
焼成してガラス絶縁層を形成した。更にこの上に、前記
導体ペーストと前記抵抗ペーストを用いて同様にして１
対の端子電極と厚膜抵抗体層とを焼付形成する工程を繰
返し、図１のような４層の抵抗体層を有する積層体を得
た。但し４対の端子電極は図１に示すように重なって接
合し、一体となり、１対の端子電極を形成し、これによ
り４層の抵抗体層は並列に接続されている。
【００１８】得られた抵抗器の抵抗値は１９．７ｍΩ、
ＴＣＲは高温側（＋２５〜＋１２５℃）で＋７８ｐｐｍ
／℃、低温側（−５５〜＋２５℃）で＋１５２ｐｐｍ／
℃であった。比較のため、比抵抗が実施例の抵抗ペース
トの１／４であるＡｇ−Ｐｄ−ガラス抵抗ペースト（Ａ
ｇとＰｄの重量比８８：１２、焼成膜厚１０μｍでシー
ト抵抗値２０ｍΩ／□のもの）を用い、１対の端子電極
を形成したアルミナ基板上に焼成膜厚１０μｍ、１．０
ｍｍ×１．０ｍｍパターンの厚膜抵抗体層１層を焼付形
成したものは、抵抗値１９．６ｍΩ、ＴＣＲは高温側＋
７８６ｐｐｍ／℃、低温側＋８５３ｐｐｍ／℃で、極め
てＴＣＲが大きく、実用にならなかった。
ＴＣＲは高温側（＋２５〜＋１２５℃）で＋７８ｐｐｍ
／℃、低温側（−５５〜＋２５℃）で＋１５２ｐｐｍ／
℃であった。比較のため、比抵抗が実施例の抵抗ペース
トの１／４であるＡｇ−Ｐｄ−ガラス抵抗ペースト（Ａ
ｇとＰｄの重量比８８：１２、焼成膜厚１０μｍでシー
ト抵抗値２０ｍΩ／□のもの）を用い、１対の端子電極
を形成したアルミナ基板上に焼成膜厚１０μｍ、１．０
ｍｍ×１．０ｍｍパターンの厚膜抵抗体層１層を焼付形
成したものは、抵抗値１９．６ｍΩ、ＴＣＲは高温側＋
７８６ｐｐｍ／℃、低温側＋８５３ｐｐｍ／℃で、極め
てＴＣＲが大きく、実用にならなかった。
【００１９】
【発明の効果】本発明によれば、従来得られなかった極
めて低い抵抗域で、レーザトリミングが可能でありかつ
ＴＣＲの小さい、安定性、信頼性の優れた超低抵抗抵抗
器を、簡単な工程で製造することができる。
めて低い抵抗域で、レーザトリミングが可能でありかつ
ＴＣＲの小さい、安定性、信頼性の優れた超低抵抗抵抗
器を、簡単な工程で製造することができる。
【図１】本発明の一実施態様を示す一部切截斜視図。
【図２】図１記載の抵抗器の製造方法を説明する概略説
明図。
明図。
【図３】本発明の他の実施態様を示す一部切截斜視図。
【図４】本発明の更に他の実施態様を示す一部切截斜視
図。
図。
１ 絶縁基板 ２ 端子電極 ３ 厚膜抵抗体層 ４ ガラス絶縁層
Claims (2)
- 【請求項１】 セラミック絶縁基板と、該基板上に形成
された１対の端子電極と、複数層の厚膜抵抗体層とを有
し、それぞれの厚膜抵抗体層がガラス絶縁層を介して積
層されており、かつ端子電極がそれぞれの厚膜抵抗体層
を電気的に並列に接続するように形成されていることを
特徴とする、超低抵抗抵抗器。 - 【請求項２】 セラミック絶縁基板と、該基板上に形成
された１対の端子電極と、該１対の端子電極上にまたが
って形成された複数層の厚膜抵抗体層とを有し、それぞ
れの厚膜抵抗体層がガラス絶縁層を介して積層されてお
り、かつそれぞれの厚膜抵抗体層はガラス絶縁層中に形
成されたヴィアホールを通して電気的に並列に接続され
ていることを特徴とする、超低抵抗抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9179107A JPH1116703A (ja) | 1997-06-20 | 1997-06-20 | 超低抵抗抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9179107A JPH1116703A (ja) | 1997-06-20 | 1997-06-20 | 超低抵抗抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1116703A true JPH1116703A (ja) | 1999-01-22 |
Family
ID=16060151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9179107A Pending JPH1116703A (ja) | 1997-06-20 | 1997-06-20 | 超低抵抗抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1116703A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002075753A1 (en) * | 2001-03-19 | 2002-09-26 | Vishay Dale Electronics, Inc. | Power chip resistor |
| US7012501B2 (en) * | 2001-09-10 | 2006-03-14 | Epcos Ag | Electrical multi-layer component |
| JP2006245219A (ja) * | 2005-03-02 | 2006-09-14 | Rohm Co Ltd | 低抵抗のチップ抵抗器とその製造方法 |
| KR101141401B1 (ko) * | 2010-05-06 | 2012-05-03 | 삼성전기주식회사 | 병렬 구조의 저항기와 그 제조 방법 |
-
1997
- 1997-06-20 JP JP9179107A patent/JPH1116703A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002075753A1 (en) * | 2001-03-19 | 2002-09-26 | Vishay Dale Electronics, Inc. | Power chip resistor |
| US6859999B2 (en) | 2001-03-19 | 2005-03-01 | Vishay Techno Components, Llc | Method for manufacturing a power chip resistor |
| US7038572B2 (en) | 2001-03-19 | 2006-05-02 | Vishay Dale Electronics, Inc. | Power chip resistor |
| US7012501B2 (en) * | 2001-09-10 | 2006-03-14 | Epcos Ag | Electrical multi-layer component |
| JP2006245219A (ja) * | 2005-03-02 | 2006-09-14 | Rohm Co Ltd | 低抵抗のチップ抵抗器とその製造方法 |
| KR101141401B1 (ko) * | 2010-05-06 | 2012-05-03 | 삼성전기주식회사 | 병렬 구조의 저항기와 그 제조 방법 |
| US8373537B2 (en) | 2010-05-06 | 2013-02-12 | Samsung Electro-Mechanics Co., Ltd. | Resistor having parallel structure and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| WO2007034759A1 (ja) | チップ抵抗器 | |
| JP4032459B2 (ja) | 混成集積回路用基板及びその製造方法 | |
| JPH1116703A (ja) | 超低抵抗抵抗器 | |
| JP4512004B2 (ja) | チップ抵抗器 | |
| JP3284694B2 (ja) | 多層抵抗モジュール | |
| JPH08316002A (ja) | 電子部品及び複合電子部品 | |
| JPS63144554A (ja) | 厚膜混成集積回路基板の製造方法 | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JP2517726B2 (ja) | 多層配線基板の製造方法 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2004031849A (ja) | 超低抵抗抵抗器及びその製造方法 | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JP2004207540A (ja) | 複合電子部品及びその特性調整方法 | |
| JPS587609Y2 (ja) | 積層トランス | |
| JP3708796B2 (ja) | 厚膜抵抗器 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH11283804A (ja) | 抵抗器 | |
| JP4461641B2 (ja) | 積層型チップサーミスタ及びその製造方法 | |
| JP2000340413A5 (ja) | ||
| JPH1097954A (ja) | 積層チップ形のｃｒフィルタおよびｃｒフィルタアレイ | |
| JPH0636675A (ja) | ヒユーズ抵抗器およびその製造方法 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JPS6262501A (ja) | 厚膜基板装置 | |
| JPH06204001A (ja) | 積層形チップ固定抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |