JP2839262B2 - チップ抵抗器とその製造方法 - Google Patents

チップ抵抗器とその製造方法

Info

Publication number
JP2839262B2
JP2839262B2 JP63119501A JP11950188A JP2839262B2 JP 2839262 B2 JP2839262 B2 JP 2839262B2 JP 63119501 A JP63119501 A JP 63119501A JP 11950188 A JP11950188 A JP 11950188A JP 2839262 B2 JP2839262 B2 JP 2839262B2
Authority
JP
Japan
Prior art keywords
electrode terminal
chip resistor
film
protective film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63119501A
Other languages
English (en)
Other versions
JPH01289201A (ja
Inventor
恒 中村
泰宏 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63119501A priority Critical patent/JP2839262B2/ja
Publication of JPH01289201A publication Critical patent/JPH01289201A/ja
Application granted granted Critical
Publication of JP2839262B2 publication Critical patent/JP2839262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は広範な電子機器に用いられるチップ抵抗器と
その製造方法に関するものである。
従来の技術 近年、電子機器の小型化や高性能化に対する要求が高
まるにつれ、チップ抵抗器の需要は著しく増加してい
る。
従来のチップ抵抗器は第3図に示す構造のものであ
り、第3図において1は絶縁性基板、2は一次電極端子
層、3は抵抗膜、4は絶縁保護膜、5は外部電極層であ
る。
このような従来例によるチップ抵抗器は通常アルミナ
などのセラミックから成る絶縁性基板1の一方の主面上
に酸化ルテニウムとガラスの焼結体から成る抵抗膜3
と、その表面にガラスから成る絶縁保護膜4を設け、抵
抗膜3の相対する一対の両端部には銀パラジウムとガラ
スの焼結体から成る一次電極端子層2、さらには絶縁性
基板1の両側壁面と絶縁性基板1の裏面の一部にまたが
ってコの字型に銀や銀パラジウムの焼結体から成る外部
電極層5を設けたものである。
そして、この外部電極層5にはバレルめっき法により
ニッケルおよび最外層にはんだ金属層を被覆し、はんだ
つけ性にすぐれた電極構造としている。
このようなチップ抵抗器をプリント配線板に実装する
と第4図に示すような取付け構造となる。
第4図において、6はプリント配線板、7は回路導体
層、8ははんだ金属層である。
発明が解決しようとする課題 しかしながらこのようなチップ抵抗器では、プリント
配線板6に接続するための外部電極層5が抵抗膜3を形
成した矩形状態絶縁性基板1の相対する一対の両端部と
側壁面に沿ってコの字型に構成されたものであるので、
このような外部電極層5を形成するには極めて煩雑な工
程を経なければならず、生産性に欠けるため低価格化が
はかりにくいことや、このようなチップ抵抗器をプリン
ト配線板6に実装してはんだ接続する場合にはプリント
配線板6の回路導体層7のはんだづけ面積を広くとる必
要があるため、電子回路の高密度化がはかりにくいとい
う不都合があった。
本発明ではこのような従来例の欠点を解決し、経済性
と高密度化に適したチップ抵抗器を提供するものであ
る。
課題を解決するための手段 この課題を解決するために、本発明は、絶縁性基板上
に設けられた一対の一次電極端子層と、前記一対の一次
電極端子層の一部をそれぞれ覆うとともにその間をつな
ぐように設けられた所定の抵抗値を有する抵抗膜と、前
記抵抗膜を覆うように設けられた絶縁保護膜と、前記一
次電極端子層の上面に前記絶縁保護膜を覆うことなく前
記絶縁保護膜よりも突出した外部電極端子層とを有し、
プリント配線基板に実装される際に、前記外部電極端子
層の上面が前記プリント配線基板に接着される構成とし
たものである。
作用 このようにチップ抵抗器の外部電極端子層を、一次電
極端子層の上面に絶縁保護膜を覆うことなくこの絶縁保
護膜よりも突出させるように構成しているため、非常に
簡単な構成で高密度化に適したチップ抵抗器が実現でき
ることとなる。
実施例 以下、本発明の一実施例を図面を参照しながら説明す
る。
第1図は本発明の第一の実施例におけるチップ抵抗器
の断面図である。
第1図において、9は絶縁基板、10は一次電極端子
層、11は抵抗膜、12は絶縁保護膜、13は突起状外部電極
層である。
以上の構成から成るチップ抵抗器について以下その実
施例の詳細を説明する。
本発明の第一の実施例では矩形状に容易に分割できる
ようにスナップ加工を施こしたアルミナなどのセラミッ
クから成る絶縁基板9の一方の主面上に銀や銀パラジウ
ムとガラスフリット,樹脂バインダーを混合した導体ペ
ーストを用いてスクリーン印刷法などにより所定のパタ
ーン状に塗布し、800〜900℃の高温中で焼成することに
より一次電極端子層10を形成した。
次いで、この一次電極端子層10に両端が接するように
酸化ルテニウムとガラスフリット,樹脂バインダーから
成る抵抗体ペーストを同じくスクリーン印刷法により所
定の抵抗値が得られるパターン状に塗布し、800〜900℃
の高温中で焼成することによって抵抗膜11を形成した。
この場合、抵抗膜11とその両端部に形成する一次電極端
子層10はアルミナよりなる絶縁基板9の主面上に多数個
取りができるようにした。
そして、アルミナよりなる絶縁基板9の主面上に多数
個形成した抵抗膜11をそれぞれ所定の抵抗値になるよう
にレーザートリミングを行った後にその表面にガラスペ
ーストを塗布して500〜600℃の温度で焼成することによ
り絶縁保護膜12を形成した。
それから一次電極端子層10の表面に突起状の外部電極
端子層13を形成するが、その形成方法として本実施例で
は銀−パラジウムとガラスの焼結体から成る一次電極端
子層10の表面にさらに銀又は銀−パラジウムとガラスフ
リット,樹脂バインダーから成るメタルグレーズ系の導
体ペーストを厚く塗布し、これを抵抗膜11の焼成温度よ
りも低い温度(500〜600℃)で焼成することによって突
起状の外部電極端子層13を形成した。
この場合、突起状外部電極端子層13の厚さは抵抗膜10
〜20μの厚さに対し、30〜50μの厚さとし、その表面に
ははんだづけ性をよくするためにニッケルや銅などの金
属を無電解めっき法や電気めっき法により被覆し、さら
に最外層にははんだ金属を被覆した。
また一方、突起状の外部電極端子層13の形成方法とし
て他の実施例では、耐蝕性を有するボール状の突起物を
一次電極端子層10に導電性接着剤を用いて接着する方法
も試みた。
そして、アルミナよりなる絶縁基板9の主面上に多数
個の抵抗膜11と、突起状の外部電極端子層13を設けたも
のは最終的に個片状に分割することによりチップ抵抗器
を作った。
このうにして作ったチップ抵抗器は第2図に示すよう
に抵抗膜11側を下向きにしたいわゆるフェースダウン方
式でプリント配線基板14に実装し、高密度な電子回路を
実現することができた。
第2図において、14はプリント配線基板、15は回路導
体層、16ははんだ金属層である。
発明の効果 以上の説明から明らかなように、本発明によれば、チ
ップ抵抗器の外部電極端子層を、一次電極端子層の上面
に絶縁保護膜を覆うことなくこの絶縁保護膜よりも突出
させるように構成しているため、このチップ抵抗器をフ
ェースダウン方式によりプリント配線基板に実装した場
合に、外部電極間の間隔をできるだけ広くすることがで
きるため、実装時のはんだショートを低減できるととも
に、耐電圧特性を向上させることができ、さらに外部電
極の間を通す配線導体数を増やすことができるため、よ
り高密度の実装を行うことができる。
また、外部電極端子層を、従来のように抵抗膜の相対
する一対の両端部と側壁面にわたってコの字型に形成す
るものとは異なり、絶縁基板上に多数個取りした抵抗膜
の相対する一対の両端部に一括して突起状の外部電極端
子層を設けることができるので、電極形成工程を大幅に
簡素化でき、生産性の向上による低価格化が図れるなど
の効果が得られ工業的価値の大なるものである。
【図面の簡単な説明】
第1図は本発明の一実施例によるチップ抵抗器の断面
図、第2図は同チップ抵抗器をプリント配線板に実装し
たものの要部断面図、第3図は従来例によるチップ抵抗
器の断面図、第4図は同チップ抵抗器をプリント配線板
に実装したものの要部断面図である。 8……絶縁基板、9……一次電極端子層、10……抵抗
膜、11……絶縁保護膜、12……突起状外部電極端子層、
13……プリント配線基板、14……回路導体層、15……は
んだ金属層。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁性基板上に設けられた一対の一次電極
    端子層と、前記一対の一次電極端子層の一部をそれぞれ
    覆うとともにその間をつなぐように設けられた所定の抵
    抗値を有する抵抗膜と、前記抵抗膜を覆うように設けら
    れた絶縁保護膜と、前記一次電極端子層の上面に前記絶
    縁保護膜を覆うことなく前記絶縁保護膜よりも突出した
    外部電極端子層とを有し、プリント配線基板に実装され
    る際に、前記外部電極端子層の上面が前記プリント配線
    基板に装着されることを特徴とするチップ抵抗器。
  2. 【請求項2】絶縁性基板上に一対の一次電極端子層を複
    数個設ける工程と、前記各一対の一次電極端子層の一部
    をそれぞれ覆うとともにその間をそれぞれつなぐように
    所定の抵抗値を有する抵抗膜を設ける工程と、前記各抵
    抗膜を覆うように絶縁保護膜を設ける工程と、前記各一
    次電極端子層の上面に前記絶縁保護膜を覆うことなく前
    記絶縁保護膜よりも突出した外部電極端子層を設ける工
    程と、前記絶縁性基板を個片状に分割する工程とを有す
    るチップ抵抗器の製造方法。
JP63119501A 1988-05-17 1988-05-17 チップ抵抗器とその製造方法 Expired - Fee Related JP2839262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63119501A JP2839262B2 (ja) 1988-05-17 1988-05-17 チップ抵抗器とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63119501A JP2839262B2 (ja) 1988-05-17 1988-05-17 チップ抵抗器とその製造方法

Publications (2)

Publication Number Publication Date
JPH01289201A JPH01289201A (ja) 1989-11-21
JP2839262B2 true JP2839262B2 (ja) 1998-12-16

Family

ID=14762827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63119501A Expired - Fee Related JP2839262B2 (ja) 1988-05-17 1988-05-17 チップ抵抗器とその製造方法

Country Status (1)

Country Link
JP (1) JP2839262B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69715091T2 (de) * 1996-05-29 2003-01-02 Matsushita Electric Ind Co Ltd Widerstand für Oberflächenmontage
JPH1154301A (ja) * 1997-08-07 1999-02-26 Murata Mfg Co Ltd チップ型サーミスタ
CN104541338B (zh) 2013-04-18 2018-03-02 松下知识产权经营株式会社 电阻器制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680152A (en) * 1979-12-06 1981-07-01 Nec Corp Thin-film type integrated circuit device
JPS5863703U (ja) * 1981-10-23 1983-04-28 三菱電機株式会社 チツプ抵抗器
JPS6465801A (en) * 1987-09-04 1989-03-13 Murata Manufacturing Co Resistance element

Also Published As

Publication number Publication date
JPH01289201A (ja) 1989-11-21

Similar Documents

Publication Publication Date Title
KR101031111B1 (ko) 표면 실장 가능한 복합 세라믹 칩 부품
JP2839262B2 (ja) チップ抵抗器とその製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
JPH0595071U (ja) 厚膜回路基板
JP3370685B2 (ja) 角形チップ抵抗器の製造方法
JPH0963805A (ja) 角形チップ抵抗器
JPS5950596A (ja) チツプ状電子部品およびその製造方法
JP3116579B2 (ja) 角形チップ抵抗器およびその製造方法
JP3353037B2 (ja) チップ抵抗器
JP3159440B2 (ja) 角形チップ抵抗器
JPH09246004A (ja) 抵抗器とその製造方法
JPH0494517A (ja) 積層インダクタの製造方法
JP2545602Y2 (ja) ジャンパチップ
JP2537893B2 (ja) 電子回路基板の製造方法
JPH1097954A (ja) 積層チップ形のcrフィルタおよびcrフィルタアレイ
JP2562797Y2 (ja) 配線基板
KR19990044154A (ko) 저 저항칩 저항기
JP3278110B2 (ja) ネットワーク電子部品
JPH09199301A (ja) 多連チップ抵抗器およびそれを実装する実装基板
JPS6231190A (ja) 電子回路基板及びその製造方法
JP2000340413A (ja) 多連チップ抵抗器およびその製造方法
JPH0142333Y2 (ja)
JP2842707B2 (ja) 回路基板
JPH09246006A (ja) 角形チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees