CN102971808B - 片式热敏电阻及其制造方法 - Google Patents
片式热敏电阻及其制造方法 Download PDFInfo
- Publication number
- CN102971808B CN102971808B CN201180031131.0A CN201180031131A CN102971808B CN 102971808 B CN102971808 B CN 102971808B CN 201180031131 A CN201180031131 A CN 201180031131A CN 102971808 B CN102971808 B CN 102971808B
- Authority
- CN
- China
- Prior art keywords
- heat sensitive
- sensitive resistor
- slice heat
- composite part
- ferritic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/022—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances
- H01C7/023—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances containing oxides or oxidic compounds, e.g. ferrites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
- H01C7/043—Oxides or oxidic compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49085—Thermally variable
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
片式热敏电阻(1)具备:热敏电阻部(7),由以Mn、Ni和Co的各金属氧化物为主成分的陶瓷构成;一对复合部(9,9),由Ag-Pd与Mn、Ni和Co的各金属氧化物的复合材料构成,且以夹持热敏电阻部(7)的方式配置在其两侧;以及外部电极(5,5),分别连接于一对复合部(9,9)。如此,由于使用一对复合部(9,9)作为体电极,因此,为了调整片式热敏电阻(1)的电阻值,主要考虑热敏电阻部(7)中的电阻即可,不大需要考虑外部电极(5,5)间的距离等。
Description
技术领域
本发明涉及片式热敏电阻及其制造方法。
背景技术
在以Mn、Co、Ni的金属氧化物等为主成分的热敏电阻素体的两端部形成外部电极的片式热敏电阻一直以来为人们所知(例如参照专利文献1)。在这样的片式热敏电阻中,由热敏电阻素体的固有电阻和在其两端形成的外部电极间的距离决定了片式热敏电阻整体的电阻值。
现有技术文献
专利文献
专利文献1:日本特开平10-116704号公报
专利文献2:日本特开2009-59755号公报
发明内容
发明所要解决的问题
然而,在这样构成的片式热敏电阻中,片式热敏电阻整体的电阻值根据热敏电阻素体的固有电阻或外部电极间的距离及其形状这样的多个要素而变化,因而在想要得到所期望的电阻值的情况下,必须考虑多个要素,有时难以将片式热敏电阻的电阻值调整到所期望的值。特别地,当片式热敏电阻为0402(长0.4mm×高0.2mm×宽0.2mm)这样的极小尺寸时,存在难以将外部电极间的距离等控制在所期望的值而进一步难以将片式热敏电阻的电阻值调整到所期望的值的问题。
本发明的目的在于提供一种能够容易地进行电阻值的调整的片式热敏电阻及其制造方法。
解决问题的技术手段
为了解决上述技术问题,本发明所涉及的片式热敏电阻具备:热敏电阻部,由以金属氧化物为主成分的陶瓷构成;一对复合部,由包含金属和金属氧化物的复合材料构成且以将热敏电阻部夹在中间的方式配置;以及外部电极,在通过包含热敏电阻部和一对复合部而构成的大致长方体形状的素体的长边方向的两端形成,并分别连接于一对复合部。
在本发明所涉及的片式热敏电阻中,成为这样的结构:一对复合部以夹持热敏电阻部的方式配置,在该一对复合部连接有外部电极。因此,为了调整片式热敏电阻的电阻值,主要考虑热敏电阻部的电阻即可,不大需要考虑例如外部电极间的距离或其形状等。因此,根据该片式热敏电阻,能够容易地进行电阻值的调整。另外,由于成为在大致长方体形状的素体的长边方向上复合部夹持热敏电阻部的结构,因此能够将热敏电阻部的厚度的设计宽度设为比较宽的范围,通过这点也能够容易地进行电阻值的调整。
另外,在本发明所涉及的片式热敏电阻中,成为这样的结构:一对复合部以夹持热敏电阻部的方式配置,在该一对复合部连接有外部电极(例如参照图2)。因此,与在热敏电阻素体连接有直接外部电极的现有结构(参照专利文献1的图2等)相比,还能够在相同的小片(chip)尺寸上谋求到低电阻化。另外,由于能够通过调整热敏电阻部的厚度等来改变电阻值,因此能够扩大电阻值的调整范围。
另外,在本发明所涉及的片式热敏电阻中,在热敏电阻部与外部电极之间配置有复合部,该复合部由包含金属和金属氧化物的复合材料形成。因此,能够经由复合部使片式热敏电阻中的热容易地放热,能够得到放热性优异的片式热敏电阻。特别地,热敏电阻本来就具有电阻值随着热而改变的特性,因而放热性优异,由此可以提高热响应性,进行更正确的检测。另外,由于是放热性优异的片式热敏电阻,因此还能够增大片式热敏电阻的额定功率,能够适用于在各种各样的领域使用的片式热敏电阻。
在本发明所涉及的片式热敏电阻中,外部电极分别可以以覆盖素体的长边方向上的各端面的方式形成。在该情况下,能够使外部电极与构成素体的一部分的复合部的连接变得更坚固。
在本发明所涉及的片式热敏电阻中,外部电极分别可以以在沿着素体的长边方向延伸的至少一个侧面上彼此相对的方式形成。在该情况下,能够使外部电极与构成素体的一部分的复合部的连接变得更坚固。另外,由于在素体的侧面形成有外部电极,因此能够容易将片式热敏电阻安装于基板等的表面。
在本发明所涉及的片式热敏电阻中,热敏电阻部可以以一对复合部的相对方向为层叠方向的方式层状地形成。在该情况下,能够通过热敏电阻层的层叠数来调整热敏电阻部的厚度(复合部的相对方向上的厚度),由此,能够容易地调整与热敏电阻部的厚度成比例关系的片式热敏电阻的电阻值。另外,由于通过热敏电阻层的层叠数来调整片式热敏电阻的电阻值,因此能够容易地抑制各片式热敏电阻的电阻值的偏差,特别地,在极小尺寸的片式热敏电阻的情况下,能够显著地抑制该偏差。总之,根据本结构,能够容易地得到检测精度高的极小尺寸的片式热敏电阻。
在本发明所涉及的片式热敏电阻中,一对复合部分别可以以一对复合部的相对方向为层叠方向的方式层状地形成。在该情况下,能够通过复合层的层叠数来容易地调整各复合部的长度(复合部的相对方向上的长度)。特别地,在层状地形成热敏电阻部和复合部两者的情况下,能够容易地调整片式热敏电阻整体的长度等,即使在极小尺寸的片式热敏电阻情况下,也能够容易地得到尺寸精度高的片式热敏电阻。
在本发明所涉及的片式热敏电阻中,热敏电阻部可以在其两侧以大致整个面与一对复合部相连接。在该情况下,能够切实地结合热敏电阻部与复合部。
在本发明所涉及的片式热敏电阻中,热敏电阻部由具有负特性的热敏电阻元件构成,一对复合部的相对方向上的热敏电阻部的厚度可以是在素体的长边方向的长度的0.01倍~0.8倍之间的任一长度。在该情况下,能够更低地设定作为NTC(NegativeTemperatureCoefficient:负温度系数)热敏电阻的电阻值。再有,从低电阻化的观点看,优选热敏电阻部的厚度为素体的长边方向的长度的0.1倍以下。
在本发明所涉及的片式热敏电阻中,复合材料可以是金属分散在金属氧化物中或者金属氧化物分散在金属中的材料。另外,在一对复合部中,由复合材料中的金属在外部电极与热敏电阻部之间形成导通路。
在本发明所涉及的片式热敏电阻中,可以在素体的外表面中的至少热敏电阻部所涉及的区域形成绝缘层。在该情况下,能够进一步消除外部电极间距离等对片式热敏电阻的电阻值的影响。另外,外部电极可以由电镀形成。
在本发明所涉及的片式热敏电阻中,外部电极可以通过在构成素体的一部分的复合部直接镀敷金属而形成。在该情况下,不需要成为外部电极的一部分的电极层的印刷和烧结这样的工序,能够减少由于烧结而引起的对片式热敏电阻的热的影响。另外,由于不需要成为外部电极的一部分的一个电极层,因此可以谋求片式热敏电阻的更加小型化。另外,由于镀层沿着元件形状而覆盖,因此能够提高片式热敏电阻的外形的平坦度,由此,在电子元件连的收纳部内能够抑制片式热敏电阻的滚动等,可以减少片式热敏电阻对基板等的安装不良。
在本发明所涉及的片式热敏电阻中,外部电极可以以覆盖构成素体的一部分的复合部外表面的大致整个面的方式形成。在该情况下,由于复合部的厚度照这样成为外部电极的宽度,因此能够抑制两外部电极的宽度尺寸的偏差。其结果是,可以减少由于外部电极的宽度尺寸的偏差而产生的、焊料熔融时间差成为一个原因而引起的安装时的小片立起的现象。
在本发明所涉及的片式热敏电阻中,外部电极可以以不覆盖构成素体的一部分的热敏电阻部的方式形成。在该情况下,即使热敏电阻部的厚度薄,也能够减少对电阻的影响。
另外,为了解决上述问题,本发明所涉及的片式热敏电阻的制造方法具备:准备由以金属氧化物为主成分的陶瓷构成的热敏电阻层的工序;准备由包含金属和金属氧化物的复合材料构成的复合层的工序;以在复合层之间夹持着规定数量的热敏电阻层的方式层叠热敏电阻层和复合层而得到层叠体的工序;切断层叠体而取得多个素体的工序;以及以热敏电阻层和复合层的层叠方向为相对方向的方式在素体两端形成外部电极的工序。
在本发明所涉及的片式热敏电阻的制造方法中,准备由以金属氧化物为主成分的陶瓷构成的热敏电阻层和由包含金属和金属氧化物的复合材料构成的复合层,以在复合层之间夹持着规定数量的热敏电阻层的方式将热敏电阻层和复合层进行层叠等,从而制造片式热敏电阻。在该情况下,为了调整所制造的片式热敏电阻的电阻值,主要考虑热敏电阻层的层叠数即可,不大需要考虑例如外部电极间的距离等。因此,根据该片式热敏电阻的制造方法,能够容易进行片式热敏电阻的电阻值的调整来制造片式热敏电阻。
另外,在本发明所涉及的片式热敏电阻的制造方法中,由于能够通过热敏电阻层的层叠数来调整片式热敏电阻的电阻值,因此能够抑制电阻值的偏差来制造片式热敏电阻,特别地,在极小尺寸的片式热敏电阻的情况下,能够抑制偏差而制造。另外,由于层叠热敏电阻层和复合层来制造片式热敏电阻,因此也能够容易地调整片式热敏电阻整体的长度,即使在制造极小尺寸的片式热敏电阻的情况下,也能够容易地制造尺寸精度高的片式热敏电阻。
发明的效果
根据本发明,能够提供能够容易地进行电阻值的调整的片式热敏电阻及其制造方法。
附图说明
图1是表示第1实施方式所涉及的片式热敏电阻的立体图。
图2是沿着图1中的II-II线的截面图。
图3是表示热敏电阻部和复合部的层叠状态的典型的截面图。
图4是表示复合部内的导通路的典型的截面图。
图5是表示图1所示的片式热敏电阻制造工序的流程图。
图6是表示在片式热敏电阻的制造工序中切断了层叠体的状态的立体图。
图7是表示第2实施方式所涉及的片式热敏电阻的立体图。
图8是沿着图7中的VIII-VIII线的截面图。
图9是表示片式热敏电阻的变形例的立体图。
图10是表示片式热敏电阻的别的变形例的立体图。
符号的说明:
1,1a,1b,21…片式热敏电阻,3,23…素体,5,25…外部电极,7,27…热敏电阻部,7a…热敏电阻层,9,29…复合部,9a…复合层,9b…导通路,11…绝缘层。
具体实施方式
以下,参照附图,详细地说明本发明的实施方式。再有,在说明中,相同要素或具有相同功能的要素使用相同符号,并省略重复的说明。
[第1实施方式]
片式热敏电阻1是NTC热敏电阻,如图1所示,具备大致长方体形状的素体3、以及在素体3的长边方向的两端形成的一对外部电极5,5。该片式热敏电阻1例如是图示Y方向上的长度为0.4mm、Z方向上的高度为0.2mm、X方向上的宽度为0.2mm这样的极小尺寸(所谓的0402)的热敏电阻。
素体3构成为包含热敏电阻部7、以及一对复合部9。素体3具有彼此相对且正方形状的端面3a,3b和与端面3a,3b垂直的4个侧面3c~3f作为外表面。4个侧面3c~3f延伸至连结端面3a,3b间。端面3a,3b也可以是矩形形状。
如图1和图2所示,热敏电阻部7是位于素体3的大致中央部的长方体形状的部分,由具有负特性的热敏电阻元件构成。如图3所示,热敏电阻部7形成为将具有规定的B常数的多个热敏电阻层7a在图示Y方向(复合部9的相对方向)层叠而成的层状的部分。在本实施方式中,层叠多个热敏电阻层7a而使热敏电阻部7的厚度为例如100μm,热敏电阻部7的厚度为素体3长边方向(Y方向)长度400μm的0.25倍(25%)。
构成热敏电阻部7的热敏电阻层7a例如由包含作为主成分的Mn、Ni和Co的各金属氧化物的陶瓷构成。热敏电阻层7a除了主成分即Mn、Ni和Co的各金属氧化物以外,为了特性的调整,还可以包含Fe、Cu、Al、Zr等作为副成分。另外,热敏电阻部7也可以由替代Mn、Ni和Co的各金属氧化物的Mn和Ni的各金属氧化物或Mn和Co的各金属氧化物构成。
如图1和图2所示,复合部9是位于从素体3的中央部靠近两端部侧的地方的大致长方体形状的部分,以将热敏电阻部7夹持在其间的方式配置在热敏电阻部7的两侧。如图3所示,复合部9形成为将由包含Ag-Pd(金属)与Mn、Ni和Co的各金属氧化物的复合材料构成的多个复合层9a在图示Y方向上层叠而成的层状的部分。将热敏电阻部7夹持在中间而彼此相对的各复合部9层叠同样数量的复合层9a而形成,因而具有相同的厚度。再有,由与构成复合部9的金属氧化物同样的材料形成的热敏电阻部7在其两侧以大致整个面与各复合部9相连接,而且两者以包含同样的金属氧化物的方式形成,因此,在热敏电阻部7与复合部9的边界面的连接强度变得牢固。
另外,在构成复合部9的复合材料中,Ag-Pd成为分散在上述的金属氧化物中的状态,如图4所示,通过Ag-Pd,形成连接外部电极5与热敏电阻部7之间的导通路9b。在图4中为了容易地进行说明仅表示了一个导通路9b,但是在各复合部9,会形成多个导通路9b。复合部9可以包含Ag、Au、Pd、Pt等的任一种来替代Ag-Pd作为含有金属。另外,复合部9可以由替代Mn、Ni和Co的各金属氧化物来作为金属氧化物的Mn和Ni的各金属氧化物或Mn和Co的各金属氧化物形成。
如图2所示,在素体3的侧面3c~3f形成有绝缘层11(在其他附图中省略)。绝缘层11例如由SiO2、ZrO2、Al2O3等构成。另外,绝缘层11以覆盖至少热敏电阻部7的露出面的方式形成,由此,防止外部电极5与热敏电阻部7直接连接。在片式热敏电阻1中,也可以不形成该绝缘层11。
一对外部电极5,5以覆盖素体3的各端面3a,3b的方式多层地形成。外部电极5包含与素体3的复合部9直接连接且含有包含以Ag等为主成分的导电性粉末和玻璃料的第一电极层5a、以覆盖第一电极层5a的方式形成且以Ni为主成分的第二电极层5b、以及以覆盖第二电极层5b的方式形成且以Sn为主成分的第三电极层5c。
接着,一边参照图5一边说明片式热敏电阻1的制造方法。
首先,利用公知的方法,按规定的比例混合热敏电阻层7a的主成分Mn、Ni和Co的各金属氧化物与副成分即Fe、Cu、Al、Zr等,调制热敏电阻材料。然后,在该热敏电阻材料添加有机粘合剂等,得到浆料P1(步骤S01)。同样地,按规定的比例混合构成复合层9a的复合材料所包含的Ag-Pd与Mn、Ni和Co的各金属氧化物,调制复合材料。然后,在该复合材料添加有机粘合剂等,得到浆料P2(步骤S01)。
接着,将上述制作成的各浆料P1,P2涂布在薄膜上,分别形成与热敏电阻层7a对应的坯料薄片、以及与复合层9a对应的坯料薄片(步骤S02)。其后,以在与复合层9a对应的坯料薄片之间夹持规定数量的与热敏电阻层7a对应的坯料薄片的方式,层叠与热敏电阻层7a和复合层9a对应的各坯料薄片(参照图6)。其后,对所层叠的坯料薄片施加压力而使各坯料薄片相互压合,形成坯料薄片层叠体(步骤S03)。在使该坯料薄片层叠体干燥之后,如图6所示,利用切割锯等切断成小片单位,得到多个坯料体30(烧成前的素体3)(步骤S04)。
其后,对多个坯料体30在180℃~400℃的温度下实施0.5小时~24小时的加热处理,进行脱粘合剂处理。脱粘合剂处理后,在空气或者氧的氛围下以800℃以上的温度加热坯料体30,对热敏电阻部7与复合部9进行一体烧成(步骤S05)。由此,形成了素体3。再有,在烧成后,根据需要可以进行滚筒研磨。其后,以覆盖素体3的侧面3c~3f的方式,利用溅射等将由SiO2等构成的绝缘层11形成在素体3的外表面上(步骤S06)。
接着,准备在以Ag、Cu或Ni为主成分的金属粉末和玻璃粉混合有机粘合剂和有机溶剂而成的导电性膏体。然后,通过转印法以覆盖素体3的两端面3a,3b的方式涂布该导电性膏体,并通过烧结形成第一电极层5a。接着,以覆盖第一电极层5a的方式,进行镀Ni和镀Sn等的镀敷金属处理,形成第二和第三电极层5b,5c。由此,以热敏电阻层7a和复合层9a的层叠方向为相对方向的方式,在素体3的两端形成外部电极5(步骤S07),完成片式热敏电阻1。
如以上所述,在本实施方式所涉及的片式热敏电阻1中,如图2所示,成为这样的结构:一对复合部9,9以夹持热敏电阻部7的方式配置在其两侧,在该一对复合部9,9连接有外部电极5,5。即,使用一对复合部9,9作为体电极。因此,为了调整片式热敏电阻1的电阻值,主要考虑热敏电阻部7的电阻即可,不太需要考虑例如外部电极5,5间的距离或其形状等。因此,根据该片式热敏电阻1,能够容易地进行电阻值的调整。
另外,在片式热敏电阻1中,通过上述的结构,与在热敏电阻素体连接有直接外部电极的现有结构(参照专利文献1的图2等)相比,还能够在相同的小片尺寸上谋求低电阻化。此外,通过调整热敏电阻部7的厚度等能够改变电阻值,因而能够扩大电阻值的调整范围。
另外,在片式热敏电阻1中,在热敏电阻部7与外部电极5,5之间配置有复合部9,9,该复合部9,9由金属和金属氧化物的复合材料形成。因此,能够经由复合部9,9使片式热敏电阻1中的热容易放热,能够得到放热性优异的片式热敏电阻1。特别地,热敏电阻本来就具有电阻值随着热而改变的特性,因而放热性优异,由此能够成为热响应性提高且可以进行更正确的检测的片式热敏电阻1。另外,由于是放热性优异的片式热敏电阻1,因此还能够增大片式热敏电阻的额定功率,可以适用于在各种各样的领域使用的片式热敏电阻。
在片式热敏电阻1中,热敏电阻部7以一对复合部9,9的相对方向为层叠方向的方式层状地形成。因此,能够通过热敏电阻层7a的层叠数来调整热敏电阻部7的厚度(复合部9,9的相对方向上的厚度),由此,能够容易地调整与热敏电阻部7的厚度成比例关系的片式热敏电阻1的电阻值。另外,由于通过热敏电阻层7a的层叠数来调整片式热敏电阻1的电阻值,因此能够容易地抑制片式热敏电阻1的电阻值的偏差,特别是在极小尺寸的片式热敏电阻1的情况下能够显著地抑制偏差。换言之,根据本实施方式所涉及的结构,能够容易地得到检测精度高的极小尺寸的片式热敏电阻1。
在片式热敏电阻1中,一对复合部9,9分别以一对复合部9,9的相对方向为层叠方向的方式层状地形成。因此,能够通过层叠数容易地调整各复合部9,9的长度(复合部9,9的相对方向上的长度)。特别地,在片式热敏电阻1中,层状地形成热敏电阻部7和复合部9,9两者,因而能够容易地调整片式热敏电阻1整体的长度等,即使如片式热敏电阻1那样是极小尺寸(0402)的片式热敏电阻,也能够容易地得到尺寸精度高的片式热敏电阻。
在片式热敏电阻1中,热敏电阻部7在其两侧以大致整个面与一对复合部9,9相连接。由于像这样两者在宽的区域连接,因此能够使热敏电阻部7和复合部9,9切实地结合。而且,在本实施方式中,热敏电阻部7与复合部9通过包含同种金属氧化物而构成,因而能够使两者的结合更加牢固。
在片式热敏电阻1中,通过热敏电阻部7和一对复合部9,9而形成大致长方体形状的素体3,在该素体3的包含热敏电阻部7所涉及的区域的侧面3c~3f形成有绝缘层11。由于该绝缘层11而使外部电极5与热敏电阻部7不直接连接,能够进一步消除外部电极5,5之间的距离等对片式热敏电阻1的电阻值的影响。
在片式热敏电阻1中,外部电极5,5以覆盖素体3的长边方向上的各端面3a,3b的方式形成。因此,能够使外部电极5,5与构成素体3的一部分的复合部9,9的连接更加坚固。
在片式热敏电阻1中,外部电极5,5以在沿着素体3的长边方向延伸的侧面3c~3f上彼此相对的方式形成。因此,能够使外部电极5,5与构成素体3的一部分的复合部9,9的连接更加坚固。另外,由于在素体3的侧面3d(安装面)也形成外部电极5,5,因此能够将片式热敏电阻1容易地安装在基板等的表面。
在片式热敏电阻1中,外部电极5,5以不覆盖构成素体3的一部分的热敏电阻部7的方式形成。在该情况下,即使热敏电阻部7的厚度变薄,也能够减少对电阻的影响。
[第2实施方式]
接着,说明第2实施方式所涉及的片式热敏电阻21。片式热敏电阻21与第1实施方式同样地是NTC热敏电阻,如图7所示,具备大致长方体形状的素体23、以及在素体23的长边方向的两端形成的一对外部电极25,25。片式热敏电阻21例如是图示Y方向上的长度为0.4mm、Z方向上的高度为0.2mm、X方向上的宽度为0.2mm这样的极小尺寸(所谓0402)的热敏电阻。以下,围绕着与第1实施方式不相同的方面来说明第2实施方式。
如图8所示,素体23构成为包含热敏电阻27、以及一对复合部29。素体23具有彼此相对且正方形状的端面23a,23b、以及与端面23a,23b正交的4个侧面23c~23f作为其外表面。
如图7和图8所示,热敏电阻部27是位于素体23的长边方向的大致中央部的长方体形状部分,由具有负特性的热敏电阻元件构成。热敏电阻部27与第1实施方式同样地,形成为将具有规定B常数的多个热敏电阻层7a在图示Y方向(复合部29的相对方向)层叠而成的层状的部分。在本实施方式中,层叠多个热敏电阻层7a而使热敏电阻部27的厚度成为例如200μm,热敏电阻部27的厚度成为素体23的长边方向(Y方向)的长度400μm的0.5倍(50%)。
如图8所示,复合部29是位于从素体23的中央部靠近两端部侧的地方的大致长方体形状的部分,以将热敏电阻部27夹持在其间的方式配置在热敏电阻部27的两侧。复合部29与第1实施方式同样地,形成为将由包含Ag-Pd(金属)与Mn、Ni和Co的各金属氧化物的复合材料构成的多个复合层9a在图示Y方向上层叠而成的层状部分。将热敏电阻部27夹持在中间而彼此相对的各复合部29层叠同样数量的复合层9a而形成,因而具有相同的厚度。
一对外部电极25,25分别以覆盖包含素体23的各端面23a,23b的复合部29,29外表面的大致整个面的方式形成。外部电极25通过在构成素体23的一部分的复合部29上直接镀敷金属而形成,通过包含与复合部29直接连接且以Ni为主成分的第二电极层25b、以及以覆盖第二电极层25b的方式形成且以Sn为主成分的第三电极层25c而构成。在本实施方式中,与第1实施方式不同,外部电极25不包含由导电性膏体等形成的第一电极层。以覆盖复合部29大致整个面的方式形成的外部电极25的长边方向(Y方向)上的厚度为100μm,成为可以进行基板等的表面安装(能够用焊料接合于基板焊盘等)的程度的厚度。
具备这样的结构的片式热敏电阻21可以通过与第1实施方式大致相同的制造方法来制造。但是,在第2实施方式中,与第1实施方式不同,不形成绝缘层11,因而不进行图5所示的步骤S06。另外,在外部电极的形成步骤S07中,不形成第一电极层,而将形成第二电极层25b的Ni直接镀敷在复合部29,并在其上镀敷形成第三电极层25c的Sn。由此,得到具备双层构造的外部电极25,25的片式热敏电阻21。
如以上所述,在本实施方式所涉及的片式热敏电阻21中,如图8所示,成为这样的结构:一对复合部29,29以夹持热敏电阻部27的方式配置在其两侧,在该一对复合部29,29连接有外部电极25,25。即,使用一对复合部29,29作为体电极。因此,为了调整片式热敏电阻21的电阻值,主要考虑热敏电阻部27中的电阻即可,能够容易地进行电阻值的调整,能够得到抑制了电阻值的偏差的片式热敏电阻。
这里,基于与现有的片式热敏电阻比较的对比试验说明片式热敏电阻21的上述作用效果。在该对比试验中,每如以下那样大小不同的4种的小片形状,进行片式热敏电阻21的CV值与由一般的电容器构造构成且在一对内部电极的重叠部得到电阻值的现有类型的片式热敏电阻(内部电极层叠构造型)的CV值对比的试验。
·对比试验所使用的小片形状
1)1608(长1.6mm,高和宽0.8mm)
2)1005(长1.0mm,高和宽0.5mm)
3)0603(长0.6mm,高和宽0.3mm)
4)0402(长0.4mm,高和宽0.2mm)
该对比试验所使用的CV值是表示25℃下的元件电阻值的偏差大小的指标,由以下的式(1)表示。再有,在本对比试验中,各试样数N为30个。
CV值=(标准偏差/电阻的平均值)×100%…(1)
将上述的对比试验的结果表示在以下表1中。
[表1]
如表1所示那样,根据片式热敏电阻21,无论4种小片形状中的哪一种,均比现有的片式部件更能够降低CV值。即,根据片式热敏电阻21,能够抑制电阻值的偏差。特别地,在片式热敏电阻21中,若小片形状变得更小型(例如0603或0402),则可以发现有CV值与现有产品相比显著地变小的倾向。这可以被认为原因在于,在如现有产品那样重叠内部电极的构造的片式热敏电阻中,随着小片形状变小会产生印刷内部电极时的印刷偏差或层叠时的层叠偏差,对电阻值的影响变大,相对于此,根据第2实施方式所示的片式热敏电阻21,能够减少由这样的偏差引起的影响。
另外,在片式热敏电阻21中,除了上述的作用效果以外,与第1实施方式同样地,能够谋求低电阻化,或者扩大电阻值的调整范围。另外,能够经由复合部29,29使片式热敏电阻21中的热容易地放热,能够得到放热性优异的片式热敏电阻21。特别地,热敏电阻本来具有电阻值随着热而改变的特性,因而在片式热敏电阻21中,放热性优异,由此能够提高热响应性,可以进行更正确的检测。
另外,在片式热敏电阻21中,外部电极25,25通过在复合部29,29上直接镀敷金属而形成。因此,不需要由导电性膏体等构成的第一电极层的印刷和烧结这样的工序,能够减少由于烧结而引起的对片式热敏电阻的热的影响。另外,由于如以上所述不需要第一电极层,因此可以谋求片式热敏电阻的进一步小型化。另外,由于镀层沿着元件23的形状而覆盖,因此能够提高片式热敏电阻21的外形的平坦度,由此,在电子部件连的收纳部内,可以抑制片式热敏电阻21的滚动等,降低片式热敏电阻21对基板等的安装不良。
另外,在片式热敏电阻21中,外部电极25,25以覆盖复合部29的外表面的大致整个面的方式形成。因此,复合部29,29的厚度照这样成为外部电极25,25的宽度,能够抑制两外部电极25,25的宽度尺寸的偏差。其结果是,可以减少由于外部电极25,25的宽度尺寸的偏差而产生的、焊料熔融时间差成为一个原因而会引起的安装时的小片立起这样的现象。在本实施方式中,外部电极25,25以覆盖复合部29的外表面的大致整个面的方式形成,因而根据不同的情况也会有外部电极25,25延伸而覆盖热敏电阻部27端部的一部分的情况,但是即使在这样的情况下,构成外部电极25,25的镀层也不完全紧密附着于热敏电阻部27,因而不大会影响片式热敏电阻21的电阻值。
以上,详细地说明了本发明的实施方式,但是本发明并不限定于上述实施方式,可以进行各种各样的变形。例如,在第1实施方中说明了热敏电阻部7的厚度为100μm的情况,在第2实施方式中说明了热敏电阻部27的厚度为200μm的情况,但是为了进一步谋求片式热敏电阻的低电阻化,如图9所示,可以成为热敏电阻部7的厚度为40μm,热敏电阻部7的厚度为素体3的长边方向(Y方向)的长度400μm的0.1倍(10%)的片式热敏电阻1a。从片式热敏电阻的低电阻化的观点看,更优选热敏电阻部7的厚度为素体3的长边方向的长度的0.1倍以下,但根据层叠上述结构和热敏电阻层7a的制造方法,也能够容易地形成这样厚度的热敏电阻部7。但是,本发明所涉及的片式热敏电阻并不限定于利用上述制造方法的制造,当然也可以用其他制造方法制造。
另外,为了进一步谋求片式热敏电阻的低电阻化,如图10所示,可以成为热敏电阻部7的厚度为10μm,热敏电阻部7的厚度为素体3的长边方向(Y方向)的长度400μm的0.025倍(2.5%)的片式热敏电阻1b。另一方面,也可以反过来增加热敏电阻部7,27的厚度而成为300μm或320μm,热敏电阻部7,27的厚度成为素体3,23的长边方向的长度400μm的0.75倍(75%)~0.8倍(80%)这样的值。如此,为了得到所期望的电阻值,可以将热敏电阻部7的厚度做到素体3的长边方向的长度的0.025倍~0.8倍之间的任一长度,但是热敏电阻部7,27的厚度并不限定于该范围,例如可以适当选择0.01倍~0.8倍之间的任一长度来加以适用。
另外,在上述实施方式中,作为片式热敏电阻1,以NTC热敏电阻为例进行了说明,但是本发明并不限定于此,对PTC(PositiveTemperatureCoefficient:正温度系数)热敏电阻等其他热敏电阻也当然可以适用。
Claims (15)
1.一种片式热敏电阻,其特征在于:
具备:
热敏电阻部,由以金属氧化物为主成分的陶瓷构成,所述热敏电阻部由具有负特性的热敏电阻元件构成;
一对复合部,由包含金属和金属氧化物的复合材料构成,并且以将所述热敏电阻部夹在中间的方式配置;以及
外部电极,在通过包含所述热敏电阻部和所述一对复合部而构成的大致长方体形状的素体的长边方向的两端形成,并分别连接于所述一对复合部。
2.如权利要求1所述的片式热敏电阻,其特征在于:
所述外部电极分别以覆盖所述素体的长边方向上的各端面的方式形成。
3.如权利要求1或2所述的片式热敏电阻,其特征在于:
所述外部电极分别以在沿着所述素体的长边方向延伸的至少一个侧面上彼此相对的方式形成。
4.如权利要求1或2所述的片式热敏电阻,其特征在于:
所述热敏电阻部以所述一对复合部的相对方向为层叠方向的方式层状地形成。
5.如权利要求1或2所述的片式热敏电阻,其特征在于:
所述一对复合部分别以所述一对复合部的相对方向为层叠方向的方式层状地形成。
6.如权利要求1或2所述的片式热敏电阻,其特征在于:
所述热敏电阻部在其两侧以大致整个面与所述一对复合部相连接。
7.如权利要求1或2所述的片式热敏电阻,其特征在于:
所述一对复合部的相对方向上的所述热敏电阻部的厚度为所述素体的长边方向的长度的0.01倍~0.8倍之间的任一长度。
8.如权利要求1或2所述的片式热敏电阻,其特征在于:
所述复合材料是金属分散在金属氧化物中或者金属氧化物分散在金属中的材料。
9.如权利要求1或2所述的片式热敏电阻,其特征在于:
在所述一对复合部的各个中,通过所述复合材料中的金属,在所述外部电极与所述热敏电阻部之间形成导通路。
10.如权利要求1或2所述的片式热敏电阻,其特征在于:
所述外部电极由电镀形成。
11.如权利要求1或2所述的片式热敏电阻,其特征在于:
在所述素体的外表面中的至少所述热敏电阻部所涉及的区域,形成有绝缘层。
12.如权利要求1或2所述的片式热敏电阻,其特征在于:
所述外部电极通过在构成所述素体的一部分的所述复合部上直接镀敷金属而形成。
13.如权利要求1或2所述的片式热敏电阻,其特征在于:
所述外部电极以覆盖构成所述素体的一部分的所述复合部的外表面的大致整个面的方式形成。
14.如权利要求1或2所述的片式热敏电阻,其特征在于:
所述外部电极以不覆盖构成所述素体的一部分的所述热敏电阻部的方式形成。
15.一种片式热敏电阻的制造方法,其特征在于:
具备:
准备由以金属氧化物为主成分的陶瓷构成的具有负特性的热敏电阻层的工序;
准备由包含金属和金属氧化物的复合材料构成的复合层的工序;
以在所述复合层之间夹持着规定数量的所述热敏电阻层的方式,层叠所述热敏电阻层和所述复合层而得到层叠体的工序;
切断所述层叠体而取得多个素体的工序;以及
以所述热敏电阻层和所述复合层的层叠方向为相对方向的方式,在所述素体的两端形成外部电极的工序。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010144015 | 2010-06-24 | ||
JP2010-144015 | 2010-06-24 | ||
PCT/JP2011/064171 WO2011162260A1 (ja) | 2010-06-24 | 2011-06-21 | チップサーミスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102971808A CN102971808A (zh) | 2013-03-13 |
CN102971808B true CN102971808B (zh) | 2015-11-25 |
Family
ID=45371440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180031131.0A Active CN102971808B (zh) | 2010-06-24 | 2011-06-21 | 片式热敏电阻及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8896410B2 (zh) |
JP (2) | JP5422052B2 (zh) |
KR (1) | KR101471829B1 (zh) |
CN (1) | CN102971808B (zh) |
WO (1) | WO2011162260A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101471829B1 (ko) * | 2010-06-24 | 2014-12-24 | 티디케이가부시기가이샤 | 칩 서미스터 및 그 제조 방법 |
JP5929998B2 (ja) * | 2014-10-10 | 2016-06-08 | Tdk株式会社 | チップサーミスタ |
JP2017108057A (ja) * | 2015-12-11 | 2017-06-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
DE102016107931A1 (de) * | 2016-04-28 | 2017-11-02 | Epcos Ag | Elektronisches Bauelement zur Einschaltstrombegrenzung und Verwendung eines elektronischen Bauelements |
JP6468263B2 (ja) * | 2016-08-18 | 2019-02-13 | 株式会社村田製作所 | 白色led照明装置 |
JP2019067793A (ja) * | 2017-09-28 | 2019-04-25 | Tdk株式会社 | 電子部品 |
JP6871574B2 (ja) * | 2017-11-01 | 2021-05-12 | 公立大学法人大阪 | 金属めっき方法 |
CN108439982B (zh) * | 2018-05-14 | 2021-06-15 | 济南大学 | 一种轴向复合负温度系数热敏陶瓷材料及其制备方法 |
TWI661442B (zh) * | 2018-06-08 | 2019-06-01 | 聚鼎科技股份有限公司 | 正溫度係數元件 |
DE102019100316A1 (de) * | 2019-01-08 | 2020-07-09 | Tdk Electronics Ag | Thermistor und Verfahren zur Herstellung des Thermistors |
JP7268393B2 (ja) | 2019-02-22 | 2023-05-08 | 三菱マテリアル株式会社 | サーミスタの製造方法 |
CN114477985A (zh) * | 2022-01-25 | 2022-05-13 | 中国科学技术大学 | 一种精调负温度系数热敏电阻的材料常数的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151110A (ja) * | 1992-11-11 | 1994-05-31 | Rohm Co Ltd | 面実装用ntcサーミスタ |
CN1152785A (zh) * | 1995-06-29 | 1997-06-25 | 株式会社村田制作所 | 正特性热敏电阻器件 |
TW388888B (en) * | 1996-10-09 | 2000-05-01 | Murata Manufacturing Co | Thermistor chips and methods of making same |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01236601A (ja) * | 1988-03-17 | 1989-09-21 | Matsushita Electric Ind Co Ltd | セラミック電子部品 |
JPH0437011A (ja) * | 1990-06-01 | 1992-02-07 | Toshiba Corp | 積層セラミックコンデンサ |
JPH04150003A (ja) * | 1990-10-12 | 1992-05-22 | Murata Mfg Co Ltd | サーミスタの製造方法 |
JP2976244B2 (ja) | 1991-02-04 | 1999-11-10 | 株式会社村田製作所 | Ntcサーミスタ素子の製造方法 |
JPH05335113A (ja) | 1992-06-03 | 1993-12-17 | Tdk Corp | サーミスタ及びその製造方法 |
JP3148026B2 (ja) | 1992-11-30 | 2001-03-19 | 三菱マテリアル株式会社 | サーミスタ及びその製造方法 |
JPH06314602A (ja) * | 1993-04-28 | 1994-11-08 | Tdk Corp | セラミック電子部品 |
JP2717054B2 (ja) | 1993-09-28 | 1998-02-18 | コーア株式会社 | 厚膜サーミスタおよび厚膜サーミスタ用の組成物 |
JPH09162004A (ja) * | 1995-12-13 | 1997-06-20 | Murata Mfg Co Ltd | 正特性サーミスタ素子 |
JPH09260106A (ja) * | 1996-03-22 | 1997-10-03 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JP3679529B2 (ja) | 1996-11-15 | 2005-08-03 | 松下電器産業株式会社 | 端子電極ペーストおよび積層セラミックコンデンサ |
DE19736855A1 (de) * | 1997-08-23 | 1999-02-25 | Philips Patentverwaltung | Schaltungsanordnung mit einem SMD-Bauelement, insbesondere Temperatursensor und Verfahren zur Herstellung eines Temperatursensors |
JPH11135302A (ja) * | 1997-10-27 | 1999-05-21 | Murata Mfg Co Ltd | 正特性サーミスタ |
TW487742B (en) * | 1999-05-10 | 2002-05-21 | Matsushita Electric Ind Co Ltd | Electrode for PTC thermistor, manufacture thereof, and PTC thermistor |
US6661639B1 (en) * | 2002-07-02 | 2003-12-09 | Presidio Components, Inc. | Single layer capacitor |
JP4419370B2 (ja) * | 2002-07-29 | 2010-02-24 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及びグラビア印刷方法 |
US6885539B1 (en) * | 2003-12-02 | 2005-04-26 | Presidio Components, Inc. | Single layer capacitor |
JP2006245367A (ja) * | 2005-03-04 | 2006-09-14 | Matsushita Electric Ind Co Ltd | バリスタおよびその製造方法 |
JP2006269654A (ja) * | 2005-03-23 | 2006-10-05 | Tdk Corp | 積層型ntcサーミスタ |
JP2008084991A (ja) * | 2006-09-26 | 2008-04-10 | Mitsubishi Materials Corp | サーミスタ薄膜及び薄膜サーミスタ素子 |
JP2009059755A (ja) | 2007-08-30 | 2009-03-19 | Oizumi Seisakusho:Kk | Ntcサーミスタ用電極 |
JP5233400B2 (ja) | 2008-05-13 | 2013-07-10 | Tdk株式会社 | バリスタ |
JP4723005B2 (ja) * | 2008-09-30 | 2011-07-13 | Tdk株式会社 | 複合電子部品 |
KR101174327B1 (ko) * | 2008-09-30 | 2012-08-16 | 티디케이가부시기가이샤 | 복합 전자 디바이스, 그 제조 방법, 및 복합 전자 디바이스의 접속 구조 |
JP4734428B2 (ja) * | 2008-09-30 | 2011-07-27 | Tdk株式会社 | 複合電子部品及びその接続構造 |
JP2011003612A (ja) | 2009-06-16 | 2011-01-06 | Kyocera Chemical Corp | 電子部品およびその製造方法 |
KR101471829B1 (ko) * | 2010-06-24 | 2014-12-24 | 티디케이가부시기가이샤 | 칩 서미스터 및 그 제조 방법 |
US8508325B2 (en) * | 2010-12-06 | 2013-08-13 | Tdk Corporation | Chip varistor and chip varistor manufacturing method |
JP5696623B2 (ja) * | 2011-08-29 | 2015-04-08 | Tdk株式会社 | チップバリスタ |
-
2011
- 2011-06-21 KR KR1020137000335A patent/KR101471829B1/ko active IP Right Grant
- 2011-06-21 CN CN201180031131.0A patent/CN102971808B/zh active Active
- 2011-06-21 JP JP2012521482A patent/JP5422052B2/ja active Active
- 2011-06-21 US US13/805,043 patent/US8896410B2/en active Active
- 2011-06-21 WO PCT/JP2011/064171 patent/WO2011162260A1/ja active Application Filing
-
2013
- 2013-11-22 JP JP2013242117A patent/JP2014033241A/ja active Pending
-
2014
- 2014-10-15 US US14/514,738 patent/US9324483B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151110A (ja) * | 1992-11-11 | 1994-05-31 | Rohm Co Ltd | 面実装用ntcサーミスタ |
CN1152785A (zh) * | 1995-06-29 | 1997-06-25 | 株式会社村田制作所 | 正特性热敏电阻器件 |
TW388888B (en) * | 1996-10-09 | 2000-05-01 | Murata Manufacturing Co | Thermistor chips and methods of making same |
Also Published As
Publication number | Publication date |
---|---|
JP2014033241A (ja) | 2014-02-20 |
US8896410B2 (en) | 2014-11-25 |
US9324483B2 (en) | 2016-04-26 |
KR101471829B1 (ko) | 2014-12-24 |
WO2011162260A1 (ja) | 2011-12-29 |
CN102971808A (zh) | 2013-03-13 |
US20130088319A1 (en) | 2013-04-11 |
KR20130031879A (ko) | 2013-03-29 |
JPWO2011162260A1 (ja) | 2013-08-22 |
US20150028992A1 (en) | 2015-01-29 |
JP5422052B2 (ja) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102971808B (zh) | 片式热敏电阻及其制造方法 | |
TW412755B (en) | Resistor elements and methods of producing same | |
JP2007329421A (ja) | 金属板抵抗器 | |
JP3058097B2 (ja) | サーミスタチップ及びその製造方法 | |
US9230718B2 (en) | Chip thermistor | |
JP2012059800A (ja) | 積層セラミック電子部品 | |
JP3915188B2 (ja) | チップ抵抗器及びその製造方法 | |
JP6828256B2 (ja) | Ntcサーミスタ素子 | |
JPH04150001A (ja) | サーミスタ素子 | |
JP5929998B2 (ja) | チップサーミスタ | |
JP2633838B2 (ja) | 高温サーミスタ | |
JPH08255704A (ja) | チップサーミスタ及びその製造方法 | |
WO2021065807A1 (ja) | Ntcサーミスタ素子 | |
US20240177894A1 (en) | Laminated varistor | |
KR20180061861A (ko) | 초고온에 적합한 적층식 온도 센서 | |
JPH08321406A (ja) | 積層型複合素子及びその製造方法 | |
JP3214440B2 (ja) | 抵抗素子の製造方法及び抵抗素子 | |
JP2809109B2 (ja) | 磁気抵抗効果素子及びその製造方法 | |
JP2001237105A (ja) | チップ型サーミスタ素子 | |
JP2755212B2 (ja) | 負特性サーミスタの製造方法 | |
CN114566338A (zh) | Ntc热敏电阻结构及其制备方法 | |
JP2000082606A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH08250308A (ja) | 積層型チップサーミスタ及びその製造方法 | |
JP2002118003A (ja) | チップサーミスタ | |
JP2001237107A (ja) | 積層型チップサーミスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |