JPH06314602A - セラミック電子部品 - Google Patents
セラミック電子部品Info
- Publication number
- JPH06314602A JPH06314602A JP5125145A JP12514593A JPH06314602A JP H06314602 A JPH06314602 A JP H06314602A JP 5125145 A JP5125145 A JP 5125145A JP 12514593 A JP12514593 A JP 12514593A JP H06314602 A JPH06314602 A JP H06314602A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electronic component
- electrodes
- external terminal
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】セラミック素体の表面結晶状態が外部雰囲気や
熱等の影響を受けて変化しても、外部端子電極間の距離
が変動してても、安定した電気的特性を確保し得るセラ
ミック電子部品を提供する。 【構成】セラミック基体１は所要の電気的特性を有する
セラミック層１１を有する。内部電極２１、２２はセラ
ミック層１１内において長さ方向Ｌに互いに間隔Ｌ１を
隔てて対向し、厚み方向及び幅方向の寸法によって定ま
る平面積を持つように埋設されている。外部端子電極３
１、３２はセラミック基体１の長さ方向Ｌの両側端面に
互いに独立して付着されている。リード導体４１、４２
は内部電極２１または２２と外部端子電極３１または３
２とを電気的に接続している。
熱等の影響を受けて変化しても、外部端子電極間の距離
が変動してても、安定した電気的特性を確保し得るセラ
ミック電子部品を提供する。 【構成】セラミック基体１は所要の電気的特性を有する
セラミック層１１を有する。内部電極２１、２２はセラ
ミック層１１内において長さ方向Ｌに互いに間隔Ｌ１を
隔てて対向し、厚み方向及び幅方向の寸法によって定ま
る平面積を持つように埋設されている。外部端子電極３
１、３２はセラミック基体１の長さ方向Ｌの両側端面に
互いに独立して付着されている。リード導体４１、４２
は内部電極２１または２２と外部端子電極３１または３
２とを電気的に接続している。
Description
【０００１】
【産業上の利用分野】本発明は、負の抵抗温度特性を有
するＮＴＣサーミスタ、正の抵抗温度特性を有するＰＴ
Ｃサーミスタ、コンデンサまたはバリスタ等のセラミッ
ク電子部品に関する。
するＮＴＣサーミスタ、正の抵抗温度特性を有するＰＴ
Ｃサーミスタ、コンデンサまたはバリスタ等のセラミッ
ク電子部品に関する。
【０００２】
【従来の技術】従来よりよく知られたこの種のセラミッ
ク電子部品は、セラミック基体の相対する両端部に外部
端子電極を設け、外部端子電極間にあるセラミック素体
を利用して必要な電気的特性を得る単板型であった。単
板型のセラミック電子部品は、外部端子電極間のセラミ
ック素体を利用して必要な電気的特性を得るので、外部
端子電極形成工程において、外部端子電極間の距離が変
動した場合、得られる電気特性、例えば抵抗値が変動す
る。また、セラミック基体の表面結晶状態が外部雰囲気
や熱等の影響を受けて変化した場合も、得られる電気的
特性が変動する。
ク電子部品は、セラミック基体の相対する両端部に外部
端子電極を設け、外部端子電極間にあるセラミック素体
を利用して必要な電気的特性を得る単板型であった。単
板型のセラミック電子部品は、外部端子電極間のセラミ
ック素体を利用して必要な電気的特性を得るので、外部
端子電極形成工程において、外部端子電極間の距離が変
動した場合、得られる電気特性、例えば抵抗値が変動す
る。また、セラミック基体の表面結晶状態が外部雰囲気
や熱等の影響を受けて変化した場合も、得られる電気的
特性が変動する。
【０００３】このような問題を解決する技術として、例
えば特開昭６２ー１３７８０５号公報、特開平４ー１３
０７０２号公報または特開平４ー２８３９０２号公報等
に開示された内部電極構造のセラミック電子部品、特に
ＮＴＣサーミスタが知られている。
えば特開昭６２ー１３７８０５号公報、特開平４ー１３
０７０２号公報または特開平４ー２８３９０２号公報等
に開示された内部電極構造のセラミック電子部品、特に
ＮＴＣサーミスタが知られている。
【０００４】これらの公知文献に記載されたＮＴＣサー
ミスタは、負の抵抗温度特性を有するセラミック基体の
厚み方向に、単層または複数層からなる内部電極を設
け、内部電極を、長さ方向の相対する両端に設けられた
外部端子電極に導通させてある。内部電極は、幅方向及
び長さ方向の寸法で定まる平面積を有し、長さ方向に間
隔を隔てて配置するか、または、厚み方向に間隔を隔て
て面対向するように配置されていた。
ミスタは、負の抵抗温度特性を有するセラミック基体の
厚み方向に、単層または複数層からなる内部電極を設
け、内部電極を、長さ方向の相対する両端に設けられた
外部端子電極に導通させてある。内部電極は、幅方向及
び長さ方向の寸法で定まる平面積を有し、長さ方向に間
隔を隔てて配置するか、または、厚み方向に間隔を隔て
て面対向するように配置されていた。
【０００５】
【発明が解決しようとする課題】しかし、上記公知文献
に記載された技術においても、内部電極間の距離と、外
部端子電極間の距離の相対比による影響を受けて抵抗値
が変動する。
に記載された技術においても、内部電極間の距離と、外
部端子電極間の距離の相対比による影響を受けて抵抗値
が変動する。
【０００６】そこで、本発明の課題は、セラミック素体
の表面結晶状態が外部雰囲気や熱等の影響を受けて変化
しても、安定した電気的特性を確保し得るセラミック電
子部品を提供することである。
の表面結晶状態が外部雰囲気や熱等の影響を受けて変化
しても、安定した電気的特性を確保し得るセラミック電
子部品を提供することである。
【０００７】本発明のもう一つの課題は、外部端子電極
間の距離が変動しても、安定した電気的特性を確保し得
るセラミック電子部品を提供することである。
間の距離が変動しても、安定した電気的特性を確保し得
るセラミック電子部品を提供することである。
【０００８】
【課題を解決するための手段】上述した課題解決のた
め、本発明は、セラミック基体と、内部電極と、外部端
子電極と、リード導体とを含むセラミック電子部品であ
って、前記セラミック基体は、所要の電気的特性を有す
るセラミック層を有しており、前記内部電極は、少なく
とも一対備えられ、それぞれが、前記セラミック基体に
厚み方向、幅方向及び長さ方向を仮想したとき、前記セ
ラミック層内において前記長さ方向に互いに間隔を隔て
て対向し、厚み方向及び幅方向の寸法によって定まる平
面積を持つように埋設されており、前記外部端子電極
は、前記セラミック基体の長さ方向の両側端面に互いに
独立して付着されており、前記リード導体は、前記内部
電極の一つと前記外部端子電極の一つとを電気的に接続
している。
め、本発明は、セラミック基体と、内部電極と、外部端
子電極と、リード導体とを含むセラミック電子部品であ
って、前記セラミック基体は、所要の電気的特性を有す
るセラミック層を有しており、前記内部電極は、少なく
とも一対備えられ、それぞれが、前記セラミック基体に
厚み方向、幅方向及び長さ方向を仮想したとき、前記セ
ラミック層内において前記長さ方向に互いに間隔を隔て
て対向し、厚み方向及び幅方向の寸法によって定まる平
面積を持つように埋設されており、前記外部端子電極
は、前記セラミック基体の長さ方向の両側端面に互いに
独立して付着されており、前記リード導体は、前記内部
電極の一つと前記外部端子電極の一つとを電気的に接続
している。
【０００９】
【作用】セラミック基体は所要の電気的特性を有するセ
ラミック層を有しており、少なくとも一対備えられる内
部電極のそれぞれは、セラミック層内において長さ方向
に互いに間隔を隔てて対向しており、外部端子電極はセ
ラミック基体の長さ方向の両側端面に互いに独立して付
着されており、リード導体は内部電極の一つと外部端子
電極の一つとを電気的に接続しているから、内部電極間
のセラミック層の電気的特性が、リード導体及び外部端
子電極を介してそのまま引出される。内部電極間のセラ
ミック層の電気的特性はセラミック基体の表面結晶状態
が外部雰囲気や熱等の影響を受けて変化しても変化しな
い。このため、セラミック素体の表面結晶状態が外部雰
囲気や熱等の影響を受けて変化しても、安定した電気的
特性を確保し得る。
ラミック層を有しており、少なくとも一対備えられる内
部電極のそれぞれは、セラミック層内において長さ方向
に互いに間隔を隔てて対向しており、外部端子電極はセ
ラミック基体の長さ方向の両側端面に互いに独立して付
着されており、リード導体は内部電極の一つと外部端子
電極の一つとを電気的に接続しているから、内部電極間
のセラミック層の電気的特性が、リード導体及び外部端
子電極を介してそのまま引出される。内部電極間のセラ
ミック層の電気的特性はセラミック基体の表面結晶状態
が外部雰囲気や熱等の影響を受けて変化しても変化しな
い。このため、セラミック素体の表面結晶状態が外部雰
囲気や熱等の影響を受けて変化しても、安定した電気的
特性を確保し得る。
【００１０】内部電極のそれぞれは、厚み方向及び幅方
向の寸法によって定まる平面積を持つように埋設されて
おり、外部端子電極はセラミック基体の長さ方向の両側
端面に互いに独立して付着されているから、内部電極間
に電界が集中し、長さ方向の両端に位置する外部端子電
極間の電界が緩和される。このため、外部端子電極間で
見た抵抗値が内部電極間の抵抗値によって支配され、外
部端子電極間の距離の変動に対する抵抗値の変化が小さ
くなり、安定した電気的特性が得られる。
向の寸法によって定まる平面積を持つように埋設されて
おり、外部端子電極はセラミック基体の長さ方向の両側
端面に互いに独立して付着されているから、内部電極間
に電界が集中し、長さ方向の両端に位置する外部端子電
極間の電界が緩和される。このため、外部端子電極間で
見た抵抗値が内部電極間の抵抗値によって支配され、外
部端子電極間の距離の変動に対する抵抗値の変化が小さ
くなり、安定した電気的特性が得られる。
【００１１】
【実施例】図１は本発明に係るセラミック電子部品の正
面断面図である。セラミック電子部品には、ＮＴＣサー
ミスタ、ＰＴＣサーミスタ、コンデンサまたはバリスタ
等が含まれる。図において、１はセラミック基体、２
１、２２は内部電極、３１、３２は外部端子電極、４
１、４２はリード導体である。
面断面図である。セラミック電子部品には、ＮＴＣサー
ミスタ、ＰＴＣサーミスタ、コンデンサまたはバリスタ
等が含まれる。図において、１はセラミック基体、２
１、２２は内部電極、３１、３２は外部端子電極、４
１、４２はリード導体である。
【００１２】セラミック基体１は、所要の電気的特性を
有するセラミック層１１を有している。セラミック層１
１は当該セラミック電子部品の種類に応じた電気的特性
を有する。例えばＮＴＣサーミスタを得る場合は負の抵
抗温度特性を有するセラミック材料で構成され、ＰＴＣ
サーミスタを得る場合には正の抵抗温度特性を有するセ
ラミック材料で構成され、コンデンサを得る場合はセラ
ミック誘電体材料で構成され、バリスタを得る場合は電
圧非直線性を有するセラミック材料によって構成され
る。ＮＴＣサーミスタを得る場合には、セラミック層１
１はMn、 Ni、 Co、Cu、 Al、 Fe、 CrまたはZrの少なくとも
２種を含む化合物であるセラミック材料によって構成さ
れる。
有するセラミック層１１を有している。セラミック層１
１は当該セラミック電子部品の種類に応じた電気的特性
を有する。例えばＮＴＣサーミスタを得る場合は負の抵
抗温度特性を有するセラミック材料で構成され、ＰＴＣ
サーミスタを得る場合には正の抵抗温度特性を有するセ
ラミック材料で構成され、コンデンサを得る場合はセラ
ミック誘電体材料で構成され、バリスタを得る場合は電
圧非直線性を有するセラミック材料によって構成され
る。ＮＴＣサーミスタを得る場合には、セラミック層１
１はMn、 Ni、 Co、Cu、 Al、 Fe、 CrまたはZrの少なくとも
２種を含む化合物であるセラミック材料によって構成さ
れる。
【００１３】内部電極２１、２２は、少なくとも一対備
えられる。一対以上併設することも可能である。内部電
極２１、２２のそれぞれは、セラミック基体１に厚み方
向Ｔ、長さ方向Ｌ及び幅方向を仮想したとき、セラミッ
ク層１１内において長さ方向Ｌに互いに間隔Ｌ１を隔て
て対向し、厚み方向Ｔ及び幅方向の寸法によって定まる
平面積を持つように埋設されている。幅方向は、当然、
長さ方向及び厚み方向と直交する方向である。内部電極
２１、２２はAg、 AgーPd、 Pd、 Au、 Pt 等の貴金属または
Cu、Ni 等の卑金属を主成分として形成できる。
えられる。一対以上併設することも可能である。内部電
極２１、２２のそれぞれは、セラミック基体１に厚み方
向Ｔ、長さ方向Ｌ及び幅方向を仮想したとき、セラミッ
ク層１１内において長さ方向Ｌに互いに間隔Ｌ１を隔て
て対向し、厚み方向Ｔ及び幅方向の寸法によって定まる
平面積を持つように埋設されている。幅方向は、当然、
長さ方向及び厚み方向と直交する方向である。内部電極
２１、２２はAg、 AgーPd、 Pd、 Au、 Pt 等の貴金属または
Cu、Ni 等の卑金属を主成分として形成できる。
【００１４】外部端子電極３１、３２は、セラミック基
体１の長さ方向Ｌの両側端面に互いに独立して付着され
ている。外部端子電極３１、３２は貴金属、卑金属また
はこられの組合せになる金属により、厚膜、スパッタも
しくは蒸着等による薄膜またはメッキ膜として形成する
ことができる。
体１の長さ方向Ｌの両側端面に互いに独立して付着され
ている。外部端子電極３１、３２は貴金属、卑金属また
はこられの組合せになる金属により、厚膜、スパッタも
しくは蒸着等による薄膜またはメッキ膜として形成する
ことができる。
【００１５】リード導体４１は内部電極２１と外部端子
電極３１とを電気的に接続し、リード導体４２は内部電
極２２と外部端子電極３２とを電気的に接続している。
電極３１とを電気的に接続し、リード導体４２は内部電
極２２と外部端子電極３２とを電気的に接続している。
【００１６】上述のように、セラミック基体１は所要の
電気的特性を有するセラミック層１１を有しており、少
なくとも一対備えられる内部電極２１、２２のそれぞれ
は、セラミック層１１内において長さ方向Ｌに互いに間
隔Ｌ１を隔てて対向しており、外部端子電極３１、３２
はセラミック基体１の長さ方向Ｌの両側端面に互いに独
立して付着されており、リード導体４１（または４２）
は内部電極２１（または２２）と外部端子電極３１（ま
たは３２）とを電気的に接続しているから、内部電極２
１ー２２間のセラミック層１１の電気的特性が、リード
導体４１、４２及び外部端子電極３１、３２を介してそ
のまま引出される。内部電極２１ー２２間のセラミック
層１１の電気的特性はセラミック基体１の表面結晶状態
が外部雰囲気や熱等の影響を受けて変化しても変化しな
い。このため、セラミック素体１の表面結晶状態が外部
雰囲気や熱等の影響を受けて変化しても、安定した電気
的特性を確保し得る。
電気的特性を有するセラミック層１１を有しており、少
なくとも一対備えられる内部電極２１、２２のそれぞれ
は、セラミック層１１内において長さ方向Ｌに互いに間
隔Ｌ１を隔てて対向しており、外部端子電極３１、３２
はセラミック基体１の長さ方向Ｌの両側端面に互いに独
立して付着されており、リード導体４１（または４２）
は内部電極２１（または２２）と外部端子電極３１（ま
たは３２）とを電気的に接続しているから、内部電極２
１ー２２間のセラミック層１１の電気的特性が、リード
導体４１、４２及び外部端子電極３１、３２を介してそ
のまま引出される。内部電極２１ー２２間のセラミック
層１１の電気的特性はセラミック基体１の表面結晶状態
が外部雰囲気や熱等の影響を受けて変化しても変化しな
い。このため、セラミック素体１の表面結晶状態が外部
雰囲気や熱等の影響を受けて変化しても、安定した電気
的特性を確保し得る。
【００１７】内部電極２１、２２のそれぞれは、厚み方
向Ｔ及び幅方向の寸法によって定まる平面積を持つよう
に埋設されており、外部端子電極３１、３２は内部電極
２１、２２と同方向の長さ方向Ｌの両側端面に設けられ
ているから、内部電極２１ー２２間に電界が集中し、外
部端子電極３１ー３２間の電界が緩和される。このた
め、外部端子電極３１ー３２間で見た抵抗値が内部電極
２１ー２２間の抵抗値によって支配され、外部端子電極
３１ー３２間の距離が変動しても、抵抗値変動が小さく
なり、安定した電気的特性が得られる。
向Ｔ及び幅方向の寸法によって定まる平面積を持つよう
に埋設されており、外部端子電極３１、３２は内部電極
２１、２２と同方向の長さ方向Ｌの両側端面に設けられ
ているから、内部電極２１ー２２間に電界が集中し、外
部端子電極３１ー３２間の電界が緩和される。このた
め、外部端子電極３１ー３２間で見た抵抗値が内部電極
２１ー２２間の抵抗値によって支配され、外部端子電極
３１ー３２間の距離が変動しても、抵抗値変動が小さく
なり、安定した電気的特性が得られる。
【００１８】外部端子電極３１、３２は側端面から長さ
方向Ｌに延びる端部３１１、３２１が内部電極２１、２
２よりは外側で終っている。具体的には、端部３１１と
内部電極２１との間に間隔Ｌ２が生じ、端部３２１と内
部電極２２との間に間隔Ｌ３が生じるようなものであ
る。この構造は、セラミック基体１の表面比抵抗が小さ
いときに、外部端子電極３１ー３２間の距離変動に伴な
う抵抗値変動を抑制するのに有効である。
方向Ｌに延びる端部３１１、３２１が内部電極２１、２
２よりは外側で終っている。具体的には、端部３１１と
内部電極２１との間に間隔Ｌ２が生じ、端部３２１と内
部電極２２との間に間隔Ｌ３が生じるようなものであ
る。この構造は、セラミック基体１の表面比抵抗が小さ
いときに、外部端子電極３１ー３２間の距離変動に伴な
う抵抗値変動を抑制するのに有効である。
【００１９】セラミック基体１は、セラミック層１１の
厚み方向の両面に他のセラミック層１２、１３を有する
こともできる。この構造によれば、セラミック層１２、
１３をセラミック層１１の比抵抗値よりも高い材料によ
って形成することが可能であり、それによって、外部端
子電極３１ー３２間の距離の変動に対する電気的特性の
変動をより一層小さくすることができる。
厚み方向の両面に他のセラミック層１２、１３を有する
こともできる。この構造によれば、セラミック層１２、
１３をセラミック層１１の比抵抗値よりも高い材料によ
って形成することが可能であり、それによって、外部端
子電極３１ー３２間の距離の変動に対する電気的特性の
変動をより一層小さくすることができる。
【００２０】図２は本発明に係るセラミック電子部品の
別の実施例における正面断面図である。この実施例は中
間電極５１、５２を有するセラミック電子部品を示して
いる。中間電極５１、５２が内部電極２１ー２２間に形
成された間隔内において、内部電極２１、２２と間隔を
隔てて面対向するように配置されている。このような構
造であると、内部電極２１、２２の間の電界が中間電極
５１、５２により一層集中するようになるので、抵抗値
変動が一層小さくなり、より安定した電気的特性が得ら
れる。中間電極５１、５２は複数個備えられそれぞれが
互いに間隔Ｌ４を隔てて配置されている。中間電極５
１、５２の個数、間隔等は任意に選定できる。
別の実施例における正面断面図である。この実施例は中
間電極５１、５２を有するセラミック電子部品を示して
いる。中間電極５１、５２が内部電極２１ー２２間に形
成された間隔内において、内部電極２１、２２と間隔を
隔てて面対向するように配置されている。このような構
造であると、内部電極２１、２２の間の電界が中間電極
５１、５２により一層集中するようになるので、抵抗値
変動が一層小さくなり、より安定した電気的特性が得ら
れる。中間電極５１、５２は複数個備えられそれぞれが
互いに間隔Ｌ４を隔てて配置されている。中間電極５
１、５２の個数、間隔等は任意に選定できる。
【００２１】次に、本発明に係るセラミック電子部品の
製造方法について、図３及び図４を参照して説明する。
まず、一面上に内部電極２１、２２の群を形成したグリ
ーンシート１０１、１０２を用意する。グリーンシート
１０１、１０２は所定の電気的特性を有するセラミック
材料で構成されている。グリーンシート１０１、１０２
は、ＮＴＣサーミスタを得ようとする場合は負の抵抗温
度特性を有するセラミック材料で構成され、ＰＴＣサー
ミスタを得る場合には正の抵抗温度特性を有するセラミ
ック材料で構成され、コンデンサを得る場合はセラミッ
ク誘電体材料で構成され、バリスタを得る場合は電圧非
直線性を有するセラミック材料によって構成される。Ｎ
ＴＣサーミスタを得る場合には、グリーンシート１０
１、１０２はMn、 Ni、 Co、 Cu、 Al、 Fe、 CrまたはZrの少
なくとも２種を含む化合物であるセラミック材料によっ
て構成される。これらのセラミック材料を用い公知の技
術によってグリーンシート１０１、１０２を製造するこ
とできる。例えば、これらのセラミック材料を湿式混合
等の手段によって均一に混合した後、乾燥させ、更に適
切に選定された焼成条件で仮焼成し、仮焼粉を湿式粉砕
する。粉砕された仮焼粉末にバインダを加えてスラリー
化する。スラリーをドクターブレード法またはスクリー
ン印刷法等の手段によってシート化する。その後に乾燥
させてグリーンシート１０１、１０２を得る。
製造方法について、図３及び図４を参照して説明する。
まず、一面上に内部電極２１、２２の群を形成したグリ
ーンシート１０１、１０２を用意する。グリーンシート
１０１、１０２は所定の電気的特性を有するセラミック
材料で構成されている。グリーンシート１０１、１０２
は、ＮＴＣサーミスタを得ようとする場合は負の抵抗温
度特性を有するセラミック材料で構成され、ＰＴＣサー
ミスタを得る場合には正の抵抗温度特性を有するセラミ
ック材料で構成され、コンデンサを得る場合はセラミッ
ク誘電体材料で構成され、バリスタを得る場合は電圧非
直線性を有するセラミック材料によって構成される。Ｎ
ＴＣサーミスタを得る場合には、グリーンシート１０
１、１０２はMn、 Ni、 Co、 Cu、 Al、 Fe、 CrまたはZrの少
なくとも２種を含む化合物であるセラミック材料によっ
て構成される。これらのセラミック材料を用い公知の技
術によってグリーンシート１０１、１０２を製造するこ
とできる。例えば、これらのセラミック材料を湿式混合
等の手段によって均一に混合した後、乾燥させ、更に適
切に選定された焼成条件で仮焼成し、仮焼粉を湿式粉砕
する。粉砕された仮焼粉末にバインダを加えてスラリー
化する。スラリーをドクターブレード法またはスクリー
ン印刷法等の手段によってシート化する。その後に乾燥
させてグリーンシート１０１、１０２を得る。
【００２２】内部電極２１、２２はAg、 AgーPd、 Pd、 Au、
Pt 等の貴金属またはCu、Ni 等の卑金属を主成分とする
電極ペーストを、印刷法等の手段によって、グリーンシ
ート１０１、１０２の上に塗布することによって形成で
きる。
Pt 等の貴金属またはCu、Ni 等の卑金属を主成分とする
電極ペーストを、印刷法等の手段によって、グリーンシ
ート１０１、１０２の上に塗布することによって形成で
きる。
【００２３】グリーンシート１０１、１０２とは別に、
他のグリーンシート１０３、１０４、１０５、１０６を
用意する。グリーンシート１０３、１０４は内部電極２
１と対応する位置にスルーホール６１、６２を有し、ス
ルーホール６１、６２にリード導体７を充填したもので
ある。グリーンシート１０５、１０６も内部電極２２と
対応する位置にスルーホール６３、６４を有する。グリ
ーンシート１０３、１０４、１０５、１０６の厚みは例
えば３０μｍ程度に選定する。グリーンシート１０３、
１０４、１０５、１０６は、グリーンシート１０１、１
０２と同様の手段によって製造できる。
他のグリーンシート１０３、１０４、１０５、１０６を
用意する。グリーンシート１０３、１０４は内部電極２
１と対応する位置にスルーホール６１、６２を有し、ス
ルーホール６１、６２にリード導体７を充填したもので
ある。グリーンシート１０５、１０６も内部電極２２と
対応する位置にスルーホール６３、６４を有する。グリ
ーンシート１０３、１０４、１０５、１０６の厚みは例
えば３０μｍ程度に選定する。グリーンシート１０３、
１０４、１０５、１０６は、グリーンシート１０１、１
０２と同様の手段によって製造できる。
【００２４】図３に示す配置において、全体を重ね合
せ、圧力を加えて圧着する。リード導体７はスクリーン
印刷等の手段によって形成できる。次に、乾燥工程等の
必要な工程を経た後、図４に示すように、（Ｘ１ーＸ
１）〜（Ｘ４ーＸ４）線及び（Ｙ１ーＹ）、（Ｙ２ーＹ
２）線上で切断し、セラミック電子部品素子を取出す。
切断は、ダイシングソー等を用いて行なうことができ
る。このようにして取出されたセラミック電子部品素子
を焼成し、焼成後に外部端子電極を付与することによ
り、図１に示すセラミック電子部品が得られる。
せ、圧力を加えて圧着する。リード導体７はスクリーン
印刷等の手段によって形成できる。次に、乾燥工程等の
必要な工程を経た後、図４に示すように、（Ｘ１ーＸ
１）〜（Ｘ４ーＸ４）線及び（Ｙ１ーＹ）、（Ｙ２ーＹ
２）線上で切断し、セラミック電子部品素子を取出す。
切断は、ダイシングソー等を用いて行なうことができ
る。このようにして取出されたセラミック電子部品素子
を焼成し、焼成後に外部端子電極を付与することによ
り、図１に示すセラミック電子部品が得られる。
【００２５】次に、ＮＴＣサーミスタの具体的な製造例
と、得られたＮＴＣサーミスタの特性を示す。出発原料
として、Mn304,NiO 及びAl2O3 を用い、 Mn/Ni/Al=66.7/28.6/4.7 (mol%) となるように秤量し、湿式混合によって均一に混合した
後、乾燥させ、更に１１００℃、２時間の条件で仮焼成
し、仮焼粉を湿式粉砕する。粉砕された仮焼粉末にバイ
ンダを加えてスラリーを得た。スラリーをドクターブレ
ード法によってシート化し、その後に乾燥させてグリー
ンシートを得た。
と、得られたＮＴＣサーミスタの特性を示す。出発原料
として、Mn304,NiO 及びAl2O3 を用い、 Mn/Ni/Al=66.7/28.6/4.7 (mol%) となるように秤量し、湿式混合によって均一に混合した
後、乾燥させ、更に１１００℃、２時間の条件で仮焼成
し、仮焼粉を湿式粉砕する。粉砕された仮焼粉末にバイ
ンダを加えてスラリーを得た。スラリーをドクターブレ
ード法によってシート化し、その後に乾燥させてグリー
ンシートを得た。
【００２６】次にこのグリーンシート上に、Pdペースト
を印刷し、内部電極用のグリーンシートを作製した。こ
の内部電極用グリーンシートと別に用意された他のグリ
ーンシートとを、目的の内部電極パターンとなるように
重ね合わせ、４００ｋｇ／cm2 の圧力を加えて圧着し
た。
を印刷し、内部電極用のグリーンシートを作製した。こ
の内部電極用グリーンシートと別に用意された他のグリ
ーンシートとを、目的の内部電極パターンとなるように
重ね合わせ、４００ｋｇ／cm2 の圧力を加えて圧着し
た。
【００２７】次に、乾燥工程を経た後、ダイシングソー
を用いて、2.3×1.43×1.14 mmに切断し、チップ形状に
した。このチップを１３００℃、２時間の条件で焼成し
た。焼成済のチップの両端にディップ法によりAgーPd 電
極ペーストを塗布し、８５０℃で焼付けた。これによ
り、図１に示す構造を有するＮＴＣサーミスタが得られ
る。
を用いて、2.3×1.43×1.14 mmに切断し、チップ形状に
した。このチップを１３００℃、２時間の条件で焼成し
た。焼成済のチップの両端にディップ法によりAgーPd 電
極ペーストを塗布し、８５０℃で焼付けた。これによ
り、図１に示す構造を有するＮＴＣサーミスタが得られ
る。
【００２８】上記のＮＴＣサーミスタを２５℃と８５℃
のシリコーンオイルバスに浸漬し、直流四端子法を用い
て抵抗値を測定した。比較のため、セラミック基体の相
対する両端部に外部端子電極を設け、外部端子電極間に
あるセラミック素体を利用して必要な電気的特性を得る
単板型のＮＴＣサーミスタ（従来品と称する）を、同一
の出発原料及び同一の製造条件の下で、同一の形状とな
るように製造し、同一の測定条件で抵抗値を測定した。
測定結果を下に示す。
のシリコーンオイルバスに浸漬し、直流四端子法を用い
て抵抗値を測定した。比較のため、セラミック基体の相
対する両端部に外部端子電極を設け、外部端子電極間に
あるセラミック素体を利用して必要な電気的特性を得る
単板型のＮＴＣサーミスタ（従来品と称する）を、同一
の出発原料及び同一の製造条件の下で、同一の形状とな
るように製造し、同一の測定条件で抵抗値を測定した。
測定結果を下に示す。
【００２９】 但し、 R25：２５℃における抵抗値 個数Ｎ＝４０の平均 B25/85 ：２５℃と８５℃の抵抗値から算出 個数Ｎ＝
４０の平均 B25/85 ＝{ln(R25)ーln(R85)}/{(1/25+273.15)ー(1/85+27
3.15)} R25・C.V：２５℃における抵抗値変動係数 C.V=(σ/個数Ｎの平均抵抗値)×100(%) 上記試験データから明らかなように、本発明に係るＮＴ
Ｃサーミスタは従来の単板型ＮＴＣサーミスタに比べ
て、抵抗値のバラツキが小さくなった。抵抗値及びＢ定
数については、材料組成及び内部電極構成を変えること
により目的の特性を確保できる。
４０の平均 B25/85 ＝{ln(R25)ーln(R85)}/{(1/25+273.15)ー(1/85+27
3.15)} R25・C.V：２５℃における抵抗値変動係数 C.V=(σ/個数Ｎの平均抵抗値)×100(%) 上記試験データから明らかなように、本発明に係るＮＴ
Ｃサーミスタは従来の単板型ＮＴＣサーミスタに比べ
て、抵抗値のバラツキが小さくなった。抵抗値及びＢ定
数については、材料組成及び内部電極構成を変えること
により目的の特性を確保できる。
【００３０】次に、１２５℃、１０００時間の高温放置
試験後における抵抗変化の試験結果を下に示す。
試験後における抵抗変化の試験結果を下に示す。
【００３１】 但し： △R25＝{(高温放置後の抵抗値ー初期抵抗値）／初期抵
抗値｝×１００（％） △B25/85＝{(高温放置後のＢ定数値ー初期Ｂ定数値）／
初期Ｂ定数値｝×１００（％） 上記試験データから明らかなように、本発明に係るＮＴ
Ｃサーミスタは従来のＮＴＣサーミスタに比べて高温放
置後の抵抗変化が著しく小さい。
抗値｝×１００（％） △B25/85＝{(高温放置後のＢ定数値ー初期Ｂ定数値）／
初期Ｂ定数値｝×１００（％） 上記試験データから明らかなように、本発明に係るＮＴ
Ｃサーミスタは従来のＮＴＣサーミスタに比べて高温放
置後の抵抗変化が著しく小さい。
【００３２】
【発明の効果】以上述べたように本考案によれば、次の
ような効果を得ることができる。 （ａ）セラミック素体の表面結晶状態が外部雰囲気や熱
等の影響を受けて変化しても、安定した電気的特性を確
保し得るセラミック電子部品を提供することができる。 （ｂ）外部端子電極間の距離が変動しても、安定した電
気的特性を確保し得るセラミック電子部品を提供するこ
とができる。
ような効果を得ることができる。 （ａ）セラミック素体の表面結晶状態が外部雰囲気や熱
等の影響を受けて変化しても、安定した電気的特性を確
保し得るセラミック電子部品を提供することができる。 （ｂ）外部端子電極間の距離が変動しても、安定した電
気的特性を確保し得るセラミック電子部品を提供するこ
とができる。
【図１】本発明に係るセラミック電子部品の正面断面図
である。
である。
【図２】本発明に係るセラミック電子部品の別の実施例
における正面断面図である。
における正面断面図である。
【図３】本発明に係るセラミック電子部品の製造工程例
を示す斜視図である。
を示す斜視図である。
【図４】本発明に係るセラミック電子部品の製造工程例
を示す斜視図である。
を示す斜視図である。
１ セラミック基体 ２１、２２ 内部電極 ３１、３２ 外部端子電極 ４１、４２ リード導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 洋 東京都中央区日本橋１丁目13番１号 ティ ーディーケイ株式会社内 (72)発明者 伊藤 潔 東京都中央区日本橋１丁目13番１号 ティ ーディーケイ株式会社内
Claims (9)
- 【請求項１】 セラミック基体と、内部電極と、外部端
子電極と、リード導体とを含むセラミック電子部品であ
って、 前記セラミック基体は、所要の電気的特性を有するセラ
ミック層を有しており、 前記内部電極は、少なくとも一対備えられ、それぞれ
が、前記セラミック基体に厚み方向、幅方向及び長さ方
向を仮想したとき、前記セラミック層内において前記長
さ方向に互いに間隔を隔てて対向し、厚み方向及び幅方
向の寸法によって定まる平面積を持つように埋設されて
おり、 前記外部端子電極は、前記セラミック基体の長さ方向の
両側端面に互いに独立して付着されており、 前記リード導体は、前記内部電極の一つと前記外部端子
電極の一つとを電気的に接続しているセラミック電子部
品。 - 【請求項２】前記内部電極は、前記セラミック基体の長
さ方向で見て、前記外部端子電極の端縁よりも内側に配
置されている請求項１に記載のセラミック電子部品。 - 【請求項３】中間電極を有し、前記中間電極が前記内部
電極間に形成された前記間隔内において前記内部電極と
間隔を隔てて面対向するように配置されている請求項１
に記載のセラミック電子部品。 - 【請求項４】 前記中間電極は、複数個備えられ、それ
ぞれが互いに間隔を隔てて配置されている請求項３に記
載のセラミック電子部品。 - 【請求項５】 前記セラミック層は、負の抵抗温度特性
を有するセラミック材料でなる請求項１、２、３または
４の何れかに記載のセラミック電子部品。 - 【請求項６】 前記セラミック層は、Mn、 Ni、 Co、 Cu、
Al、 Fe、 CrまたはZrの少なくとも２種を含む化合物であ
る請求項１に記載のセラミック電子部品。 - 【請求項７】 前記セラミック基体は、前記セラミック
層の厚み方向の両面に他のセラミック層を有する請求項
１、２、３または４に記載のセラミック電子部品。 - 【請求項８】 前記他のセラミック層は、比抵抗値が前
記内部電極間に位置する前記セラミック層の比抵抗値と
同等かまたはそれよりも低い値を有している請求項７に
記載のセラミック電子部品。 - 【請求項９】 前記他のセラミック層は、比抵抗値が前
記内部電極間に位置する前記セラミック層の比抵抗値よ
りも高い値を有している請求項７に記載のセラミック電
子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5125145A JPH06314602A (ja) | 1993-04-28 | 1993-04-28 | セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5125145A JPH06314602A (ja) | 1993-04-28 | 1993-04-28 | セラミック電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314602A true JPH06314602A (ja) | 1994-11-08 |
Family
ID=14902984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5125145A Withdrawn JPH06314602A (ja) | 1993-04-28 | 1993-04-28 | セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314602A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856242B1 (ko) * | 2006-04-17 | 2008-09-03 | 삼성전기주식회사 | 초고용량 캐패시터 및 그 제조방법 |
| CN102129899A (zh) * | 2010-12-17 | 2011-07-20 | 深圳顺络电子股份有限公司 | 立式结构的低阻值片式负温度系数热敏电阻及其制造方法 |
| JP2013536989A (ja) * | 2010-09-03 | 2013-09-26 | エプコス アーゲー | セラミックデバイス及びその製造方法 |
| JP2014033241A (ja) * | 2010-06-24 | 2014-02-20 | Tdk Corp | チップサーミスタ及びその製造方法 |
| WO2015030170A1 (ja) * | 2013-09-02 | 2015-03-05 | 株式会社村田製作所 | 可変容量素子 |
| WO2016136772A1 (ja) * | 2015-02-27 | 2016-09-01 | 株式会社村田製作所 | 可変容量素子 |
-
1993
- 1993-04-28 JP JP5125145A patent/JPH06314602A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856242B1 (ko) * | 2006-04-17 | 2008-09-03 | 삼성전기주식회사 | 초고용량 캐패시터 및 그 제조방법 |
| JP2014033241A (ja) * | 2010-06-24 | 2014-02-20 | Tdk Corp | チップサーミスタ及びその製造方法 |
| US9324483B2 (en) | 2010-06-24 | 2016-04-26 | Tdk Corporation | Chip thermistor and method of manufacturing same |
| JP2013536989A (ja) * | 2010-09-03 | 2013-09-26 | エプコス アーゲー | セラミックデバイス及びその製造方法 |
| CN102129899A (zh) * | 2010-12-17 | 2011-07-20 | 深圳顺络电子股份有限公司 | 立式结构的低阻值片式负温度系数热敏电阻及其制造方法 |
| WO2015030170A1 (ja) * | 2013-09-02 | 2015-03-05 | 株式会社村田製作所 | 可変容量素子 |
| CN105493211A (zh) * | 2013-09-02 | 2016-04-13 | 株式会社村田制作所 | 可变电容元件 |
| JPWO2015030170A1 (ja) * | 2013-09-02 | 2017-03-02 | 株式会社村田製作所 | 可変容量素子 |
| US10128051B2 (en) | 2013-09-02 | 2018-11-13 | Murata Manufacturing Co., Ltd. | Variable capacitance component |
| WO2016136772A1 (ja) * | 2015-02-27 | 2016-09-01 | 株式会社村田製作所 | 可変容量素子 |
| JPWO2016136772A1 (ja) * | 2015-02-27 | 2017-11-24 | 株式会社村田製作所 | 可変容量素子 |
| US10204742B2 (en) | 2015-02-27 | 2019-02-12 | Murata Manufacturing Co., Ltd. | Variable capacitance element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4786888A (en) | Thermistor and method of producing the same | |
| KR102609146B1 (ko) | 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품 | |
| US5257003A (en) | Thermistor and its method of manufacture | |
| US6362723B1 (en) | Chip thermistors | |
| JP4095961B2 (ja) | 電気的な多層素子 | |
| JP2976046B2 (ja) | チップバリスタ | |
| JPH06314602A (ja) | セラミック電子部品 | |
| JP3528972B2 (ja) | Ｎｔｃサーミスタ | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH06215908A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2847102B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JPH06310304A (ja) | Ｎｔｃサーミスタ | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JPS636121B2 (ja) | ||
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JPH056806A (ja) | チツプバリスタ | |
| US20240212892A1 (en) | Laminated ceramic component | |
| JP2985444B2 (ja) | 積層型バリスタ | |
| JP4505925B2 (ja) | チップ型サーミスタ素子 | |
| US20040016110A1 (en) | Method of producing chip thermistor | |
| JP3708796B2 (ja) | 厚膜抵抗器 | |
| JPS58163102A (ja) | 磁器コンデンサの内部電極用導電性ペ−スト | |
| JPH05326204A (ja) | チップ型ｐｔｃサーミスタ | |
| JPH04261001A (ja) | サーミスタおよびその製造方法 | |
| JP3498833B2 (ja) | セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |