JPH06151110A - 面実装用ｎｔｃサーミスタ - Google Patents
面実装用ｎｔｃサーミスタInfo
- Publication number
- JPH06151110A JPH06151110A JP30078492A JP30078492A JPH06151110A JP H06151110 A JPH06151110 A JP H06151110A JP 30078492 A JP30078492 A JP 30078492A JP 30078492 A JP30078492 A JP 30078492A JP H06151110 A JPH06151110 A JP H06151110A
- Authority
- JP
- Japan
- Prior art keywords
- element body
- electrode
- thermistor element
- thermistor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 電極の幅のばらつきによる抵抗値のばらつき
の抑制、環境試験等の時の信頼性の向上、及び電極形成
時の焼付けによる特性劣化の防止を実現する面実装用Ｎ
ＴＣサーミスタを提供することである。 【構成】 サーミスタ素子本体１１の横電極を形成しな
い面にガラスコート１４を施し、このサーミスタ素子本
体１１の横電極を形成する相対面に横電極１２，１３を
設け、この横電極１２，１３がそれぞれ第１の導電層１
２ａ，１３ａと、第２の導電層１２ｂ，１３ｂと、第３
の導電層１２ｃ，１３ｃとを順に積層した３層構造の薄
膜電極である。 【作用】 電流がサーミスタ素子本体１１の横電極１
２，１３を形成した相対面間のみを流れる。
の抑制、環境試験等の時の信頼性の向上、及び電極形成
時の焼付けによる特性劣化の防止を実現する面実装用Ｎ
ＴＣサーミスタを提供することである。 【構成】 サーミスタ素子本体１１の横電極を形成しな
い面にガラスコート１４を施し、このサーミスタ素子本
体１１の横電極を形成する相対面に横電極１２，１３を
設け、この横電極１２，１３がそれぞれ第１の導電層１
２ａ，１３ａと、第２の導電層１２ｂ，１３ｂと、第３
の導電層１２ｃ，１３ｃとを順に積層した３層構造の薄
膜電極である。 【作用】 電流がサーミスタ素子本体１１の横電極１
２，１３を形成した相対面間のみを流れる。
Description
【０００１】
【産業上の利用分野】本発明は、面実装用ＮＴＣサーミ
スタに関する。
スタに関する。
【０００２】
【従来の技術】面実装用ＮＴＣサーミスタは、一般的に
図３（斜視図）及び図４（一部破断斜視図）に示すよう
な構造である。ここに示すＮＴＣサーミスタ２０は、直
方体形状のサーミスタ素子本体２１と、この素子本体２
１の相対面に形成された横電極２２，２３とからなる。
図３（斜視図）及び図４（一部破断斜視図）に示すよう
な構造である。ここに示すＮＴＣサーミスタ２０は、直
方体形状のサーミスタ素子本体２１と、この素子本体２
１の相対面に形成された横電極２２，２３とからなる。
【０００３】横電極２２，２３は、図５の（ａ）〜
（ｃ）に示すようにターミネーティングによりサーミス
タ素子本体２１の相対面に形成される。即ち、電極材料
からなるペースト層３０に、サーミスタ素子本体２１の
一方の面を浸漬して引き上げ、面に付着したペーストを
焼付けた後、他方の面も同様に処理する。
（ｃ）に示すようにターミネーティングによりサーミス
タ素子本体２１の相対面に形成される。即ち、電極材料
からなるペースト層３０に、サーミスタ素子本体２１の
一方の面を浸漬して引き上げ、面に付着したペーストを
焼付けた後、他方の面も同様に処理する。
【０００４】
【発明が解決しようとする課題】ところで、上記の如き
従来のＮＴＣサーミスタでは、横電極２２，２３がサー
ミスタ素子本体２１に直接形成されているため、横電極
の大きさ、特に横電極の幅ｗにばらつきがあると、電流
は素子本体２１の横電極２２，２３を形成した相対面間
の他に、その相対面以外の面からも流れることになり、
これがサーミスタ素子本体２１の抵抗値のばらつきの直
接要因となる。又、サーミスタ素子本体２１が露出して
いるため、湿度や汚れ等の影響を受け易く、例えば環境
試験等の時に信頼性が低下する。更には、上記横電極の
作製において、ペーストを焼付ける際にサーミスタ素子
本体が８００℃程度の高温状態となるため、素子本体が
酸化されて、Ｂ定数（サーミスタの温度特性を表す定
数）の低下等の特性劣化が起こる。
従来のＮＴＣサーミスタでは、横電極２２，２３がサー
ミスタ素子本体２１に直接形成されているため、横電極
の大きさ、特に横電極の幅ｗにばらつきがあると、電流
は素子本体２１の横電極２２，２３を形成した相対面間
の他に、その相対面以外の面からも流れることになり、
これがサーミスタ素子本体２１の抵抗値のばらつきの直
接要因となる。又、サーミスタ素子本体２１が露出して
いるため、湿度や汚れ等の影響を受け易く、例えば環境
試験等の時に信頼性が低下する。更には、上記横電極の
作製において、ペーストを焼付ける際にサーミスタ素子
本体が８００℃程度の高温状態となるため、素子本体が
酸化されて、Ｂ定数（サーミスタの温度特性を表す定
数）の低下等の特性劣化が起こる。
【０００５】従って、本発明の目的は、電極の幅のばら
つきによる抵抗値のばらつきの抑制、環境試験等の時の
信頼性の向上、及び電極形成時の焼付けによる特性劣化
の防止を実現する面実装用ＮＴＣサーミスタを提供する
ことにある。
つきによる抵抗値のばらつきの抑制、環境試験等の時の
信頼性の向上、及び電極形成時の焼付けによる特性劣化
の防止を実現する面実装用ＮＴＣサーミスタを提供する
ことにある。
【０００６】
【課題を解決するための手段及び作用】前記目的を達成
するために、本発明の面実装用ＮＴＣサーミスタは、直
方体形状であり、相対する面を電極を形成すべき面とす
るサーミスタ素子本体と、このサーミスタ素子本体の少
なくとも電極を形成すべき面以外の面に形成されるガラ
スコートと、前記サーミスタ素子本体の電極を形成すべ
き面に形成される電極とからなり、前記電極が複数の導
電層を積層した薄膜電極に形成されてなることを特徴と
する。
するために、本発明の面実装用ＮＴＣサーミスタは、直
方体形状であり、相対する面を電極を形成すべき面とす
るサーミスタ素子本体と、このサーミスタ素子本体の少
なくとも電極を形成すべき面以外の面に形成されるガラ
スコートと、前記サーミスタ素子本体の電極を形成すべ
き面に形成される電極とからなり、前記電極が複数の導
電層を積層した薄膜電極に形成されてなることを特徴と
する。
【０００７】本発明の面実装用ＮＴＣサーミスタでは、
サーミスタ素子本体の少なくとも電極を形成すべき面以
外の面にガラスコートが施されているため、電流は素子
本体の電極を形成すべき相対面間のみを流れることにな
り、電極を形成すべき面以外の面からは流れず、抵抗値
のばらつきが小さくなる。しかも、ガラスコートによっ
てサーミスタ素子本体が被覆されているため、素子本体
が露出せず、湿度や汚れ等の影響を受け難く、信頼性が
向上する。その上、電極は複数の導電層を積層した薄膜
電極であり、電極の作製が従来の厚膜電極の作製とは異
なり、例えば電極材をサーミスタ素子本体の電極を形成
すべき面に印刷し、これを焼成することにより形成する
ものであるから、サーミスタ素子本体が厚膜電極形成時
のような焼付けによる高温状態にはならず、Ｂ定数の低
下等の特性劣化は生じない。
サーミスタ素子本体の少なくとも電極を形成すべき面以
外の面にガラスコートが施されているため、電流は素子
本体の電極を形成すべき相対面間のみを流れることにな
り、電極を形成すべき面以外の面からは流れず、抵抗値
のばらつきが小さくなる。しかも、ガラスコートによっ
てサーミスタ素子本体が被覆されているため、素子本体
が露出せず、湿度や汚れ等の影響を受け難く、信頼性が
向上する。その上、電極は複数の導電層を積層した薄膜
電極であり、電極の作製が従来の厚膜電極の作製とは異
なり、例えば電極材をサーミスタ素子本体の電極を形成
すべき面に印刷し、これを焼成することにより形成する
ものであるから、サーミスタ素子本体が厚膜電極形成時
のような焼付けによる高温状態にはならず、Ｂ定数の低
下等の特性劣化は生じない。
【０００８】しかして、サーミスタ素子本体に施すガラ
スコート材としては、例えばその主成分がＳｉであり、
Ｓｉに素子本体の熱膨張係数に応じてＰｂ，Ｃａ，Ｃ
ｕ，Ｂａ，Ａｌ，Ｋ等を添加したものを用いる。又、ガ
ラスコートは、サーミスタ素子本体の電極を形成すべき
面以外の面に施せば十分であるが、以下の実施例にも示
すように、電極を形成すべき面の周縁部にも設けても構
わない。
スコート材としては、例えばその主成分がＳｉであり、
Ｓｉに素子本体の熱膨張係数に応じてＰｂ，Ｃａ，Ｃ
ｕ，Ｂａ，Ａｌ，Ｋ等を添加したものを用いる。又、ガ
ラスコートは、サーミスタ素子本体の電極を形成すべき
面以外の面に施せば十分であるが、以下の実施例にも示
すように、電極を形成すべき面の周縁部にも設けても構
わない。
【０００９】一方、薄膜電極は、複数の導電層を積層形
成してなるものであり、ＮＴＣサーミスタの種類にも依
るが、従来の厚膜電極の厚さ１００〜１５０μｍ程度よ
りも薄く、３〜６μｍ程度である。導電層は、例えば第
１層がＣｒ、第２層がＮｉ、第３層がＡｇからなる３層
で構成する。この場合、Ｃｒ層はサーミスタ素子本体へ
の電極の密着強度の向上を、Ｎｉ層はハンダ食われの防
止を図るために設ける。導電層の作製は、通常のスパッ
タリング装置を用いて施す。
成してなるものであり、ＮＴＣサーミスタの種類にも依
るが、従来の厚膜電極の厚さ１００〜１５０μｍ程度よ
りも薄く、３〜６μｍ程度である。導電層は、例えば第
１層がＣｒ、第２層がＮｉ、第３層がＡｇからなる３層
で構成する。この場合、Ｃｒ層はサーミスタ素子本体へ
の電極の密着強度の向上を、Ｎｉ層はハンダ食われの防
止を図るために設ける。導電層の作製は、通常のスパッ
タリング装置を用いて施す。
【００１０】
【実施例】以下、本発明の面実装用ＮＴＣサーミスタを
実施例に基づいて説明する。その一実施例の外観斜視図
を図１に示す。このＮＴＣサーミスタ１０は、直方体形
状のサーミスタ素子本体１１と、この素子本体１１の相
対面に形成された横電極１２，１３と、素子本体１１の
横電極１２，１３以外の面に施された前例の材料からな
るガラスコート１４（斜線領域）とで構成されている。
更にこの実施例では、横電極１２，１３は、Ｃｒからな
る第１の導電層１２ａ，１３ａ、Ｎｉからなる第２の導
電層１２ｂ，１３ｂ、及びＡｇからなる第３の導電層１
２ｃ，１３ｃを、それぞれ素子本体１１の相対面に順に
積層した３層構造の薄膜電極である。ここでは、横電極
１２，１３の厚さは約３μｍであり、前記従来の厚膜電
極の厚さに比べて薄くなっている。
実施例に基づいて説明する。その一実施例の外観斜視図
を図１に示す。このＮＴＣサーミスタ１０は、直方体形
状のサーミスタ素子本体１１と、この素子本体１１の相
対面に形成された横電極１２，１３と、素子本体１１の
横電極１２，１３以外の面に施された前例の材料からな
るガラスコート１４（斜線領域）とで構成されている。
更にこの実施例では、横電極１２，１３は、Ｃｒからな
る第１の導電層１２ａ，１３ａ、Ｎｉからなる第２の導
電層１２ｂ，１３ｂ、及びＡｇからなる第３の導電層１
２ｃ，１３ｃを、それぞれ素子本体１１の相対面に順に
積層した３層構造の薄膜電極である。ここでは、横電極
１２，１３の厚さは約３μｍであり、前記従来の厚膜電
極の厚さに比べて薄くなっている。
【００１１】ガラスコート１４で被覆されたサーミスタ
素子本体１１のみを図２に示す。この図２から分かるよ
うに、この実施例では、サーミスタ素子本体１１の横電
極を形成すべき面以外の面の他に、横電極を形成すべき
面の周縁部にもガラスコート１４（斜線領域）が施され
ている。このようなＮＴＣサーミスタ１０では、サーミ
スタ素子本体１１の表面がガラスコート１４で被覆され
ているため、前記したように電流は素子本体１１の電極
を形成した相対面間のみを流れ、その相対面以外の面か
らは流れなくなり、抵抗値のばらつきが小さくなる。し
かも、素子本体１１の横電極１２，１３以外の面はガラ
スコート１４で覆われているので、素子本体１１が剥き
出しにならず、湿度や汚れ等に影響され難く、環境試験
等の時の信頼性が向上する。更には、横電極１２，１３
が薄膜電極であるため、電極形成の際に焼付けによって
サーミスタ素子本体１１が高温状態になるようなことは
なく、Ｂ定数の低下等の特性劣化が起こらない。
素子本体１１のみを図２に示す。この図２から分かるよ
うに、この実施例では、サーミスタ素子本体１１の横電
極を形成すべき面以外の面の他に、横電極を形成すべき
面の周縁部にもガラスコート１４（斜線領域）が施され
ている。このようなＮＴＣサーミスタ１０では、サーミ
スタ素子本体１１の表面がガラスコート１４で被覆され
ているため、前記したように電流は素子本体１１の電極
を形成した相対面間のみを流れ、その相対面以外の面か
らは流れなくなり、抵抗値のばらつきが小さくなる。し
かも、素子本体１１の横電極１２，１３以外の面はガラ
スコート１４で覆われているので、素子本体１１が剥き
出しにならず、湿度や汚れ等に影響され難く、環境試験
等の時の信頼性が向上する。更には、横電極１２，１３
が薄膜電極であるため、電極形成の際に焼付けによって
サーミスタ素子本体１１が高温状態になるようなことは
なく、Ｂ定数の低下等の特性劣化が起こらない。
【００１２】図１に示すようなＮＴＣサーミスタ１０
は、次のようにして製造する。まず、適当に希釈された
ガラスペースト中にサーミスタ素子本体を浸漬し、素子
本体に付着したペーストを乾燥させた後、９００℃程度
で焼付ける。ガラスコートを施した後は、サーミスタ素
子本体の横電極を形成すべき相対面に、まずＣｒからな
る第１の導電層をＣｒペーストのスパッタリングにより
形成し、同様にＮｉからなる第２の導電層及びＡｇから
なる第３の導電層を第１の導電層上に積層形成する。
は、次のようにして製造する。まず、適当に希釈された
ガラスペースト中にサーミスタ素子本体を浸漬し、素子
本体に付着したペーストを乾燥させた後、９００℃程度
で焼付ける。ガラスコートを施した後は、サーミスタ素
子本体の横電極を形成すべき相対面に、まずＣｒからな
る第１の導電層をＣｒペーストのスパッタリングにより
形成し、同様にＮｉからなる第２の導電層及びＡｇから
なる第３の導電層を第１の導電層上に積層形成する。
【００１３】なお、上記実施例では、横電極１２，１３
を３層構造としたが、前述のように横電極が厚膜になら
ない限り、所望により積層数を増減してもよい。又、上
記実施例では、第１、第２及び第３の導電層材としてＣ
ｒ、Ｎｉ，Ａｇを使用したが、これも前例の導電層材の
中から適宜選定すればよい。
を３層構造としたが、前述のように横電極が厚膜になら
ない限り、所望により積層数を増減してもよい。又、上
記実施例では、第１、第２及び第３の導電層材としてＣ
ｒ、Ｎｉ，Ａｇを使用したが、これも前例の導電層材の
中から適宜選定すればよい。
【００１４】
【発明の効果】以上説明したように、本発明の面実装用
ＮＴＣサーミスタは、サーミスタ素子本体の少なくとも
電極を形成すべき面以外の面にガラスコートを施し、且
つ電極を複数の導電層を積層した薄膜電極としたため、
下記の効果を有する。 （１）電流がサーミスタ素子本体の電極を形成すべき相
対面間のみを流れ、その相対面以外の面からは流れない
ので、抵抗値のばらつきが小さくなる。 （２）サーミスタ素子本体の電極を形成すべき面以外の
面をガラスコートで被覆してあるので、素子本体が露出
せず、湿度や汚れ等の影響を受け難く、環境試験等の時
の信頼性が向上する。 （３）電極が複数の導電層を積層した薄膜電極であるた
め、サーミスタ素子本体が従来の厚膜電極の形成時の焼
付けによる高温に晒されるようなことがなく、素子本体
の酸化によるＢ定数の低下等の特性劣化が発生しない。
ＮＴＣサーミスタは、サーミスタ素子本体の少なくとも
電極を形成すべき面以外の面にガラスコートを施し、且
つ電極を複数の導電層を積層した薄膜電極としたため、
下記の効果を有する。 （１）電流がサーミスタ素子本体の電極を形成すべき相
対面間のみを流れ、その相対面以外の面からは流れない
ので、抵抗値のばらつきが小さくなる。 （２）サーミスタ素子本体の電極を形成すべき面以外の
面をガラスコートで被覆してあるので、素子本体が露出
せず、湿度や汚れ等の影響を受け難く、環境試験等の時
の信頼性が向上する。 （３）電極が複数の導電層を積層した薄膜電極であるた
め、サーミスタ素子本体が従来の厚膜電極の形成時の焼
付けによる高温に晒されるようなことがなく、素子本体
の酸化によるＢ定数の低下等の特性劣化が発生しない。
【図１】一実施例に係るＮＴＣサーミスタの外観斜視図
である。
である。
【図２】図１に示すＮＴＣサーミスタのサーミスタ素子
本体のみを示す斜視図である。
本体のみを示す斜視図である。
【図３】従来例に係るＮＴＣサーミスタの外観斜視図で
ある。
ある。
【図４】図３に示すＮＴＣサーミスタの一部破断斜視図
である。
である。
【図５】サーミスタ素子本体に横電極を形成する手順を
示す図である。
示す図である。
１０ 面実装用ＮＴＣサーミスタ １１ サーミスタ素子本体 １２，１３ 横電極 １２ａ，１３ａ 第１の導電層 １２ｂ，１３ｂ 第２の導電層 １２ｃ，１３ｃ 第３の導電層 １４ ガラスコート
Claims (1)
- 【請求項１】直方体形状であり、相対する面を電極を形
成すべき面とするサーミスタ素子本体と、このサーミス
タ素子本体の少なくとも電極を形成すべき面以外の面に
形成されるガラスコートと、前記サーミスタ素子本体の
電極を形成すべき面に形成される電極とからなり、前記
電極が複数の導電層を積層した薄膜電極に形成されてな
ることを特徴とする面実装用ＮＴＣサーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30078492A JPH06151110A (ja) | 1992-11-11 | 1992-11-11 | 面実装用ｎｔｃサーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30078492A JPH06151110A (ja) | 1992-11-11 | 1992-11-11 | 面実装用ｎｔｃサーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151110A true JPH06151110A (ja) | 1994-05-31 |
Family
ID=17889058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30078492A Pending JPH06151110A (ja) | 1992-11-11 | 1992-11-11 | 面実装用ｎｔｃサーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151110A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306086A (ja) * | 2007-06-11 | 2008-12-18 | Ngk Spark Plug Co Ltd | サーミスタ素子及びサーミスタ素子の製造方法 |
| JP2012129341A (ja) * | 2010-12-15 | 2012-07-05 | Tdk Corp | チップサーミスタ |
| CN102971808A (zh) * | 2010-06-24 | 2013-03-13 | Tdk株式会社 | 片式热敏电阻及其制造方法 |
-
1992
- 1992-11-11 JP JP30078492A patent/JPH06151110A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306086A (ja) * | 2007-06-11 | 2008-12-18 | Ngk Spark Plug Co Ltd | サーミスタ素子及びサーミスタ素子の製造方法 |
| CN102971808A (zh) * | 2010-06-24 | 2013-03-13 | Tdk株式会社 | 片式热敏电阻及其制造方法 |
| JP5422052B2 (ja) * | 2010-06-24 | 2014-02-19 | Ｔｄｋ株式会社 | チップサーミスタ及びその製造方法 |
| JP2014033241A (ja) * | 2010-06-24 | 2014-02-20 | Tdk Corp | チップサーミスタ及びその製造方法 |
| US8896410B2 (en) | 2010-06-24 | 2014-11-25 | Tdk Corporation | Chip thermistor and method of manufacturing same |
| CN102971808B (zh) * | 2010-06-24 | 2015-11-25 | Tdk株式会社 | 片式热敏电阻及其制造方法 |
| US9324483B2 (en) | 2010-06-24 | 2016-04-26 | Tdk Corporation | Chip thermistor and method of manufacturing same |
| JP2012129341A (ja) * | 2010-12-15 | 2012-07-05 | Tdk Corp | チップサーミスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831432A (en) | Positive ceramic semiconductor device | |
| US4079349A (en) | Low TCR resistor | |
| EP1006535A1 (en) | Ceramic electronic part | |
| JPH06151110A (ja) | 面実装用ｎｔｃサーミスタ | |
| JP3845030B2 (ja) | チップ抵抗器の製造方法 | |
| JP3665591B2 (ja) | チップ抵抗器 | |
| JP2007096205A (ja) | チップ型ｎｔｃ素子 | |
| JPS5969902A (ja) | 三端子型積層バリスタ | |
| US6201464B1 (en) | Thermistor device having uninsulated peripheral edge | |
| JPH04154104A (ja) | 積層セラミックコンデンサ | |
| JP2967221B2 (ja) | 正特性サーミスタ素子 | |
| JPH08111349A (ja) | チップ部品 | |
| US20240212892A1 (en) | Laminated ceramic component | |
| JPH0729702A (ja) | 正特性サーミスタ | |
| JPH08203705A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPS6124186A (ja) | 正特性サ−ミスタ装置 | |
| JP2504048B2 (ja) | 正特性磁器半導体 | |
| JPH07201533A (ja) | チップ部品 | |
| JPH0437106A (ja) | 薄膜コンデンサ | |
| JPH07297008A (ja) | 正特性サーミスタおよびこれを用いたサーミスタ装置 | |
| JPH04359489A (ja) | 回路基板の製造方法 | |
| JPH04105303A (ja) | 磁器半導体素子の電極形成方法 | |
| JPH0774005A (ja) | チップ型セラミックサ−ミスタ | |
| JPH09120909A (ja) | バリスタの外部電極形成方法 | |
| JPH05234714A (ja) | 接触型薄膜サーミスタとその製造方法 |