JPH0729702A - 正特性サーミスタ - Google Patents

正特性サーミスタ

Info

Publication number
JPH0729702A
JPH0729702A JP16927493A JP16927493A JPH0729702A JP H0729702 A JPH0729702 A JP H0729702A JP 16927493 A JP16927493 A JP 16927493A JP 16927493 A JP16927493 A JP 16927493A JP H0729702 A JPH0729702 A JP H0729702A
Authority
JP
Japan
Prior art keywords
layer
silver
palladium
electrode
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16927493A
Other languages
English (en)
Inventor
Yasuhiro Oya
康裕 大矢
Keiichi Yamada
圭一 山田
Hidetaka Hayashi
秀隆 林
Yasuaki Tsujimura
泰明 辻村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP16927493A priority Critical patent/JPH0729702A/ja
Publication of JPH0729702A publication Critical patent/JPH0729702A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【目的】 腐食などによる導電性不良やマイグレーショ
ンの発生を抑制し、かつ簡単な製造工程で形成できる正
特性サーミスタとすること。 【構成】 正特性サーミスタ素体1と正特性サーミスタ
素体1の表面に設けられた電極とからなり、電極は正特
性サーミスタ素体1の表面に接して形成されたオーミッ
ク銀の第1層2、3と、オーミック銀の第1層2、3の
表面を覆いパラジウムの添加量が4〜20重量%である
銀−パラジウムで形成されら第2層4、5とからなり、
電極は450〜850℃の範囲で第1層と第2層とが同
時に正特性サーミスタ素体上に焼付けられて形成された
正特性サーミスタ。この構成とすることで、正特性サー
ミスタは腐食などによる導電性不良やマイグレーション
の発生が抑制できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、各種発熱体素子、電気
回路における電流制御用素子に使用される正特性サーミ
スタに関する。
【0002】
【従来の技術】従来、正特性サーミスタは、正特性サー
ミスタ素体にオーム性接触特性(以下オーミックと略称
する)を示す電極が取り付けられたものが知られてい
る。この電極としては、たとえば、正特性サーミスタ素
体へ取り付けることによりオーミックを示すニッケル層
とその上面に銀層を設けたものが知られている(特開昭
48−99689号)。上記の表面に銀層を設けた従来
の正特性サーミスタにおいては、自動車のガソリン・オ
イルなどの中で使用する場合、表出している電極の銀が
オイル中に含まれる硫黄、塩素などと反応して生成した
絶縁体である硫化銀によって電極が導電性不良となった
り、電極の銀イオンが正極から負極へと移動するいわゆ
るマイグレーションによりショートに至るなどの問題点
があった。この対策として、特開昭63−261701
号には、図3の説明断面図に示すように、正特性サーミ
スタ素体1の表面にオーミック接触をするニッケル、ア
ルミニウム、ブロンズ、インジウムおよびガリウムなど
の金属で形成された第1層41、42と、第1層41、
42の表面に形成され銀およびパラジウムから構成され
た第2層31、32とからなり、第2層31、32の少
なくとも表層部は、第1層41、42と接する下層部よ
りもパラジウムの濃度が高い電極が開示されている。こ
のように第2層に、パラジウムの濃度を変えて形成した
銀層の第2層を設けることで電極の耐蝕性を高めると共
にマイグレーションも防止できる。
【0003】
【発明が解決しようとする課題】上記の従来の電極の形
成では、正特性サーミスタ素体1の表面にオーミック接
触をする第1層の金属をメッキなどの方法により形成し
ている。このためメッキ層を形成するため正特性サーミ
スタ素体1の前処理が必要となり製造工程が煩雑にな
る。さらに、第2層のパラジウムの濃度を下層部と上層
部との間で変化させることは、製造工程を複雑にするこ
とになる。
【0004】本発明は、腐食などによる導電性不良やマ
イグレーションの発生を抑制し、かつ簡単な製造工程で
形成できる正特性サーミスタとすることを目的とする。
【0005】
【課題を解決するための手段】本発明の正特性サーミス
タは、正特性サーミスタ素体と該正特性サーミスタ素体
の表面に設けられた電極とからなり、該正特性サーミス
タ素体の表面に接して形成されたオーミック銀の第1層
と、該第1層の表面を覆う銀−パラジウムの第2層とか
ら形成されていることを特徴とする。
【0006】第2層は、パラジウムの添加量が4〜20
重量%であり、電極は、第1層と第2層とが同時に45
0〜850℃の温度範囲で正特性サーミスタ素体上に焼
付られて形成されていることを特徴とする。本発明の正
特性サーミスタは、正特性サーミスタ素体と該正特性サ
ーミスタ素体の表面に設けられた電極とからなる。この
電極は、オーミック銀の第1層と、パラジウムを含む銀
の第2層とから構成され、第1層は第2層で覆われてい
る。
【0007】正特性サーミスタ素体の表面に形成される
第1層が、従来のオーミック接触をする金属であるニッ
ケルの場合にはメッキにより形成されるので、活性化処
理、ニッケルメッキ処理工程という煩雑な工程が必要で
あるが、オーミック銀単体の場合は、オーミック銀ペー
ストの印刷工程および乾燥工程という簡素化された工程
で形成できる。さらに第2層も第1層と同様に印刷・乾
燥工程で形成できる。そして、同時に第1層、第2層を
焼付けできるので大幅な工数低減効果が得られる。
【0008】本発明の電極を構成する第1層はオーミッ
ク銀で形成されている。この第1層は主として収電機能
をなす。第2層は、銀イオンのマイグレーションを防ぐ
ため、パラジウムを含む銀で形成され、この第2層で第
1層を完全に覆うことによりマイグレーションを防止し
ている。第2層はパラジウムが添加されることで銀イオ
ンのマイグレーションを防ぐとともに第1層とのマッチ
ング性がよくなり密着性も向上させることができる。
【0009】この第1層および第2層からなる電極を正
特性サーミスタ素体上に焼付ける場合に、焼付け温度が
低いと銀−パラジウムの第2層が正特性サーミスタ素体
に密着せず、また第2層の銀−パラジウム粒子も焼結し
ないため、正特性サーミスタ素体の常温抵抗が高くなり
好ましくない。また第2層が正特性サーミスタ素体に十
分密着して焼付けられていないと第1層のオーミック銀
のカバー効果が弱くなり、長時間の連続通電耐久試験に
より第1層の銀イオンのマイグレーションが発生するの
で好ましくない。
【0010】逆に電極の焼付け温度が高くなりすぎると
銀粒子が酸化されるため、導電性が低下し常温抵抗、表
面抵抗とも増加し、耐久性が低下するので好ましくな
い。したがって、電極を正特性サーミスタ素体の表面に
焼付けるには、450〜850℃の温度範囲でかつ第1
層と第2層とを同時におこなうのが好ましい。また、第
2層の銀−パラジウムペースト中のパラジウムの添加量
が少ないと銀イオンのマイグレーションが防止できず、
また多すぎると第1層のオーミック銀とのマッチングが
悪くなり、常温抵抗、表面抵抗とも増加するのでパラジ
ウムは4〜20重量%にすることが好ましい。
【0011】
【実施例】以下実施例により具体的に説明する。本発明
の正特性サーミスタの説明断面図を図1に示す。この正
特性サーミスタは、正特性サーミスタ素体1と、正特性
サーミスタ素体の表面に形成されたオーッミク銀の第1
層2、3と第1層を覆って正特性サーミスタ素体1に密
着した銀−パラジウムの第2層4、5の2層構造の電極
6と、から構成されている。
【0012】本実施例では正方形25×25×t1.5
(mm)の正特性サーミスタ素体1の両表面にそれぞれ
オーミック銀ぺーストを20×20mmの大きさにスク
リーン印刷し、150℃で30分乾燥してオーミック銀
層を形成した。次にオーミック銀層の表面に表1に示す
各所定量のパラジウムを含む銀−パラジウム電極用ペー
ストを22×22mmの大きさにスクリーン印刷して同
様に150℃で30分乾燥して銀−パラジウム層を形成
した。この結果オーミック銀層は銀−パラジウム層で覆
われた。次にオーミック銀層と銀−パラジウム層を形成
した正特性サーミスタ素体1を表1に示す各温度に約1
5分保持して同時に焼付けオーミック銀の第1層2、3
と、パラジウムを含む銀の第2層4、5とからなる2層
構造の電極6を有する本実施例の正特性サーミスタを得
た。
【0013】なお、正特性サーミスタ素体1はPTCセ
ラミックで構成した。表1に示す各パラジウム量を含む
銀−パラジウム層組成割合の第2層および表1に示す各
焼付け温度で上記の工程で実施して実施例1〜13およ
び比較例1〜4の正特性サーミスタを得た。 (評価)この各正特性サーミスタの常温抵抗および電極
の表面抵抗(幅20mm、2端子法)を測定した。結果
を表1に示す。
【0014】正特性サーミスタの常温抵抗は、In/G
aの常温抵抗=0.95Ωを基準として実施例の各サー
ミスタ全体の抵抗とを比較してその差が±5%以下にあ
ることを判断基準とした。実施例1〜13の常温抵抗
は、表1に示すようにいずれも1.00以下で基準を満
たしており良好であった。一方焼付け温度が本発明の範
囲外である比較例1および比較例2はそれぞれ1.6
3、1.15と5%以上であり上記の基準を満たしてい
なかった。また、パラジウム量が本発明の範囲外である
比較例3は0.95で基準を満たしているが、比較例4
は1.87と基準を満たしていなかった。
【0015】
【表1】
【0016】電極の表面抵抗は0.1Ω以下であること
を判断基準とした。実施例1〜13の常温抵抗は、表1
に示す様にいずれも基準の0.1Ω以下であり表面抵抗
が最も高い実施例13でも0.070であり良好であっ
た。一方焼付け温度が本発明の範囲外である比較例1お
よび比較例2はそれぞれ0.126および0.103と
0.1以上であり上記の基準を満たしていなかった。ま
た、パラジウム量が本発明の範囲外である比較例3は基
準を満たしているが、比較例4は0.153と基準を満
たしていなかった。
【0017】密着強度をテーピング試験で調べた。まず
正特性サーミスタ表面に粘着テープを貼りつけ、その粘
着テープを正特性サーミスタ表面から剥離させ、その際
に電極がセラミックス素体から剥離するかどうかを調べ
た。実施例1〜13はいずれもテーピング試験で電極は
剥離せず、付着強度も問題なかった。一方焼付け温度が
400℃の比較例1ではテーピング試験で電極が剥離し
たが他の比較例2〜4は電極の剥離はなかった。
【0018】電極の耐食性試験として、:サワーガソリ
ン中にて300時間断続通電(2分on、2分off)
した。通電後の常温抵抗変化率が±20%以下であるこ
とを判断基準として試験後の常温抵抗の変化率を調べ
た。実施例1〜13では、表1に示す様に変化率はいず
れも10%以下であった。一方焼付け温度が範囲外であ
る比較例1、2は変化率が20%以上で上記の基準を満
たしていなかった。
【0019】マイグレーション試験方法は試料を常温で
1000時間連続通電した後、マイグレーションについ
て○は0.1mm以下を、×は0.1mmより大として
評価を行った。実施例1〜13の各例では表1に示す様
にいずれもマイグレーションは認められなかった。一方
焼付け温度が範囲外である比較例1、3はいずれもマイ
グレーションが認められた。しかし焼付け温度が高い9
00℃の比較例2およびパラジウム含有量が多い比較例
4ではマイグレーションが認められなかった。
【0020】これらを総合した判定結果を表1に○×で
示した。実施例1〜13はいずれも良好であった。一方
比較例では上記の基準のいずれかが欠け全基準を満足し
なかった。 (比較例5)また実施例1において正特性サーミスタ1
の表面のオーミック銀層の面積を20×20mmに、銀
−パラジウムの面積を18×18mmとした他は同様の
条件で同時焼付けをおこなって正特性サーミスタを作製
した。この正特性サーミスタの説明断面図を図2に示
す。電極の第1層51、52は第2層61、62で覆わ
れず端部が露出している。このため第1層51、52の
オーミック銀に腐食およびマイグレーションが発生し、
本判定基準に達しなかった。
【0021】本発明によれば、第1層および第2層の焼
付けを450から850℃の温度範囲で同時におこな
い、第2層の銀−パラジウムのパラジウム添加量が4〜
20重量%の範囲であれば高性能で耐食性、耐久性に優
れた正特性サーミスタが得られる。
【0022】
【発明の作用および効果】本発明の正特性サーミスタ
は、電極にオーミック銀の第1層と、特定量のパラジウ
ムを含む銀−パラジウムの第2層で覆われている。この
構成とすることで電極のオーミック銀層は銀−パラジウ
ム層で被覆され、銀の腐食による導電性不良やマイグレ
ーションの発生がふせげる。また銀−パラジウムの第2
層が正特性サーミスタに密着すると共にオーミック銀と
のマッチング性も向上させることができる。
【0023】さらに、第1層をメッキ法で形成する従来
法の場合のように正特性サーミスタ素体の表面を活性化
処理およびニッケルメッキ処理という複雑な工程が省
け、ペースト印刷工程、乾燥工程と簡略化できる。しか
もオーミック銀層と銀−パラジウム層とが同時焼付けさ
れて第1層と第2層とからなる2層構造の電極が正特性
サーミスタ素体に形成される。このため電極の正特性サ
ーミスタ素体への密着性がよくなるとともに大幅な工数
低減効果が得られる。
【図面の簡単な説明】
【図1】 この図は実施例で作製された正特性サーミス
タの説明断面図である。
【図2】 この図は比較例5で作製された正特性サーミ
スタの説明断面図である。
【図3】 この図は従来の方法で作製された正特性サー
ミスタの説明断面図である。
【符号の説明】
1:PTCセラミックス、 2、3:オーミック銀層の
第1層、4、5:銀−パラジウム層の第2層 6:電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 辻村 泰明 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 正特性サーミスタ素体と該正特性サーミ
    スタ素体の表面に設けられた電極とからなり、 該電極は、該正特性サーミスタ素体の表面に接して形成
    されたオーミック銀の第1層と、該第1層の表面を覆う
    銀−パラジウムの第2層とから形成されていることを特
    徴とする正特性サーミスタ。
  2. 【請求項2】 該第2層は、パラジウムの添加量が4〜
    20重量%であることを特徴とする第1項記載の正特性
    サーミスタ。
  3. 【請求項3】 該電極は、第1層と第2層とが同時に4
    50〜850℃の温度範囲で正特性サーミスタ素体上に
    焼付られて形成されていることを特徴とする第1項記載
    の正特性サーミスタ。
JP16927493A 1993-07-08 1993-07-08 正特性サーミスタ Pending JPH0729702A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16927493A JPH0729702A (ja) 1993-07-08 1993-07-08 正特性サーミスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16927493A JPH0729702A (ja) 1993-07-08 1993-07-08 正特性サーミスタ

Publications (1)

Publication Number Publication Date
JPH0729702A true JPH0729702A (ja) 1995-01-31

Family

ID=15883477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16927493A Pending JPH0729702A (ja) 1993-07-08 1993-07-08 正特性サーミスタ

Country Status (1)

Country Link
JP (1) JPH0729702A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342658A (ja) * 2003-05-13 2004-12-02 Nichicon Corp 正特性サーミスタ素子の製造方法
CN111952028A (zh) * 2020-09-08 2020-11-17 江西兴勤电子有限公司 高通流热敏元件及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342658A (ja) * 2003-05-13 2004-12-02 Nichicon Corp 正特性サーミスタ素子の製造方法
JP4554893B2 (ja) * 2003-05-13 2010-09-29 ニチコン株式会社 正特性サーミスタ素子の製造方法
CN111952028A (zh) * 2020-09-08 2020-11-17 江西兴勤电子有限公司 高通流热敏元件及其制备方法

Similar Documents

Publication Publication Date Title
US4831432A (en) Positive ceramic semiconductor device
JPH0475460B2 (ja)
WO2006093107A1 (ja) チップ抵抗器とその製造方法
CA1298085C (en) Electrically conductive glass sheet
US4615908A (en) Method for the manufacture of plasma-polymer multilayer capacitors
JPH0729702A (ja) 正特性サーミスタ
US6177857B1 (en) Thermistor device
US5557251A (en) Thermistor with electrodes for preventing inter-electrode migration
JP2504048B2 (ja) 正特性磁器半導体
JPH01295403A (ja) チップバリスタ
JP3134067B2 (ja) 低抵抗チップ抵抗器及びその製造方法
JP2967221B2 (ja) 正特性サーミスタ素子
JP2555317B2 (ja) 正特性磁器半導体の製造方法
JP3310010B2 (ja) 正特性サーミスタ装置
JP2699716B2 (ja) 正特性サーミスタ素子
JPH1022104A (ja) 正特性サーミスタ
JPH06151110A (ja) 面実装用ntcサーミスタ
JP2639098B2 (ja) 限流素子
JP2897486B2 (ja) 正特性サーミスタ素子
JP2003282302A (ja) チップ抵抗器
JPS62238602A (ja) 正特性磁器半導体
JPS5885502A (ja) 厚膜バリスタの製造法
JP2976048B2 (ja) チップ型セラミック電子部品の製造方法
JP3016560B2 (ja) 電圧非直線抵抗体の製造方法
JPH0677004A (ja) 正特性サーミスタ装置