JP2976048B2 - チップ型セラミック電子部品の製造方法 - Google Patents
チップ型セラミック電子部品の製造方法Info
- Publication number
- JP2976048B2 JP2976048B2 JP3356031A JP35603191A JP2976048B2 JP 2976048 B2 JP2976048 B2 JP 2976048B2 JP 3356031 A JP3356031 A JP 3356031A JP 35603191 A JP35603191 A JP 35603191A JP 2976048 B2 JP2976048 B2 JP 2976048B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ceramic electronic
- electronic component
- chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、セラミック電子部品
に関し、詳しくは、セラミック電子部品素体上に電極を
設けてなるチップ型正特性サーミスタなどのチップ型セ
ラミック電子部品の製造方法に関する。
に関し、詳しくは、セラミック電子部品素体上に電極を
設けてなるチップ型正特性サーミスタなどのチップ型セ
ラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】セラミック電子部品素体の表面に電極を
形成してなるチップ型セラミック電子部品（この従来例
においてはチップ型正特性サーミスタ）の製造方法とし
ては、例えば、以下に説明する従来例１及び２のような
方法がある。
形成してなるチップ型セラミック電子部品（この従来例
においてはチップ型正特性サーミスタ）の製造方法とし
ては、例えば、以下に説明する従来例１及び２のような
方法がある。
【０００３】従来例１ この方法は、図６に示すように、短冊状のセラミック電
子部品素体（この従来例では正特性サーミスタ素体）２
１の長手方向に沿って、その両側部に例えば、ＧａとＡ
ｇを含むオーミックペーストを塗布し、これを焼き付け
てオーミック性を有する下層側電極２２を形成した後、
ガラスコーティングを施して、セラミック電子部品素体
２１の上下両面にガラス層２３を形成し（図７）、さら
に、下層側電極２２上にＡｇを主成分とするＡｇペース
ト２４ａを塗布し（図８）、焼付けを行って半田付け性
を有する上層側電極２４を形成することによりセラミッ
ク電子部品素体２１上に２層構造の電極２５を形成し
（図９）、これを図１０に示すように、切断線２６に沿
って切断することによりチップ型セラミック電子部品を
形成する方法である。
子部品素体（この従来例では正特性サーミスタ素体）２
１の長手方向に沿って、その両側部に例えば、ＧａとＡ
ｇを含むオーミックペーストを塗布し、これを焼き付け
てオーミック性を有する下層側電極２２を形成した後、
ガラスコーティングを施して、セラミック電子部品素体
２１の上下両面にガラス層２３を形成し（図７）、さら
に、下層側電極２２上にＡｇを主成分とするＡｇペース
ト２４ａを塗布し（図８）、焼付けを行って半田付け性
を有する上層側電極２４を形成することによりセラミッ
ク電子部品素体２１上に２層構造の電極２５を形成し
（図９）、これを図１０に示すように、切断線２６に沿
って切断することによりチップ型セラミック電子部品を
形成する方法である。
【０００４】従来例２ この方法は、同じく図６に示すように、短冊状のセラミ
ック電子部品素体２１の長手方向に沿って、その両側部
にＮｉメッキを行って下層側電極２２を形成した後、少
なくとも、セラミック電子部品素体２１の両主面を覆う
ようにガラスコーティングを施し（図７）、その後、上
記従来例と同様に、ガラス層２３の上からＡｇを主成分
とするＡｇペースト２４ａを塗布（図８）し、焼付けす
ることにより半田付け性を有する上層側電極２４（図
９）を形成する方法であり、他の工程は上記従来例１と
同様である。
ック電子部品素体２１の長手方向に沿って、その両側部
にＮｉメッキを行って下層側電極２２を形成した後、少
なくとも、セラミック電子部品素体２１の両主面を覆う
ようにガラスコーティングを施し（図７）、その後、上
記従来例と同様に、ガラス層２３の上からＡｇを主成分
とするＡｇペースト２４ａを塗布（図８）し、焼付けす
ることにより半田付け性を有する上層側電極２４（図
９）を形成する方法であり、他の工程は上記従来例１と
同様である。
【０００５】
【発明が解決しようとする課題】しかし、上記従来例１
及び２の方法はいずれも、下層側電極２２が形成された
セラミック電子部品素体２１の上下両面にガラスコーテ
ィングを施した後、Ａｇペースト２４ａを塗布、焼付け
することにより上層側電極２４を形成するようにしてい
るため、コーティングされたガラス層２３からガラス成
分がＡｇペースト２４ａ中に拡散し、上層側電極２４の
半田付け性が低下する。したがって、実装工程で、例え
ば、リフロー半田を適用して実装した場合の実装強度が
低下し、信頼性に欠けるという問題点がある。さらに、
半田耐熱性が不十分で、半田層からＡｇがフロー半田中
に拡散するため、実装工程での半田付け方法としてフロ
ー半田を適用することができず、実装作業を簡素化する
のに支障があるという問題点がある。
及び２の方法はいずれも、下層側電極２２が形成された
セラミック電子部品素体２１の上下両面にガラスコーテ
ィングを施した後、Ａｇペースト２４ａを塗布、焼付け
することにより上層側電極２４を形成するようにしてい
るため、コーティングされたガラス層２３からガラス成
分がＡｇペースト２４ａ中に拡散し、上層側電極２４の
半田付け性が低下する。したがって、実装工程で、例え
ば、リフロー半田を適用して実装した場合の実装強度が
低下し、信頼性に欠けるという問題点がある。さらに、
半田耐熱性が不十分で、半田層からＡｇがフロー半田中
に拡散するため、実装工程での半田付け方法としてフロ
ー半田を適用することができず、実装作業を簡素化する
のに支障があるという問題点がある。
【０００６】また、上記従来例１の方法により形成され
た電極２５は、耐湿性が十分でないという問題点があ
り、さらに、前記従来例２の方法により形成されたチッ
プ型セラミック電子部品（チップ型正特性サーミスタ）
は、Ｎｉメッキ工程（すなわち、下層側電極２２の形成
工程）でＮｉイオンがセラミック電子部品素体（正特性
サーミスタ素体）２１中に浸透、拡散し、特性（特に耐
電圧）を低下させるという問題点がある。
た電極２５は、耐湿性が十分でないという問題点があ
り、さらに、前記従来例２の方法により形成されたチッ
プ型セラミック電子部品（チップ型正特性サーミスタ）
は、Ｎｉメッキ工程（すなわち、下層側電極２２の形成
工程）でＮｉイオンがセラミック電子部品素体（正特性
サーミスタ素体）２１中に浸透、拡散し、特性（特に耐
電圧）を低下させるという問題点がある。
【０００７】この発明は、上記問題点を解決するもので
あり、半田耐熱性や半田付け性、さらには耐湿性、耐電
圧などに優れた信頼性の高いチップ型セラミック電子部
品の製造方法を提供することを目的とする。
あり、半田耐熱性や半田付け性、さらには耐湿性、耐電
圧などに優れた信頼性の高いチップ型セラミック電子部
品の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、この発明のチップ型セラミック電子部品の製造方法
は、セラミック電子部品素体の表面全体にガラスコーテ
ィングを施した後、電極形成部のガラス層を除去し、露
出したセラミック電子部品素体表面に物理的気相成長法
により電極を形成することを特徴とする。
に、この発明のチップ型セラミック電子部品の製造方法
は、セラミック電子部品素体の表面全体にガラスコーテ
ィングを施した後、電極形成部のガラス層を除去し、露
出したセラミック電子部品素体表面に物理的気相成長法
により電極を形成することを特徴とする。
【０００９】また、前記電極を、オーミック性を有する
下層側電極と、半田付け性を有する上層側電極と、前記
下層側電極と前記上層側電極とを結合する中間層電極と
を含む少なくとも３以上の層から形成するとともに、前
記下層側電極用材料としてＣｒ、Ｔｉ、Ｎｉ、Ａｌ及び
Ｚｎからなる群から選ばれるいずれか１種の金属または
前記群から選ばれる少なくとも１種を含む合金を用い、
前記上層側電極用材料としてＳｎとＡｇのいずれか１種
の金属または少なくとも１種を含む合金を用い、前記中
間層電極用材料としてＮｉとＣｕのいずれか１種または
少なくとも１種を含む合金を用いることを特徴とする。
下層側電極と、半田付け性を有する上層側電極と、前記
下層側電極と前記上層側電極とを結合する中間層電極と
を含む少なくとも３以上の層から形成するとともに、前
記下層側電極用材料としてＣｒ、Ｔｉ、Ｎｉ、Ａｌ及び
Ｚｎからなる群から選ばれるいずれか１種の金属または
前記群から選ばれる少なくとも１種を含む合金を用い、
前記上層側電極用材料としてＳｎとＡｇのいずれか１種
の金属または少なくとも１種を含む合金を用い、前記中
間層電極用材料としてＮｉとＣｕのいずれか１種または
少なくとも１種を含む合金を用いることを特徴とする。
【００１０】さらに、前記物理的気相成長法がスパッタ
蒸着法であることを特徴とする。
蒸着法であることを特徴とする。
【００１１】
【作用】セラミック電子部品素体上に形成されたガラス
層のうち、電極形成部のガラス層を除去した後に物理的
気相成長法により電極が形成されることから、ガラス層
からガラス成分が上層側電極に拡散することがなく、半
田付け性や半田耐熱性が向上する。また、電極の形成が
メッキなどの方法によらないため、特性の低下を招くよ
うな、セラミック電子部品素体への下層側電極成分（メ
ッキイオン）の拡散を防止することができるとともに、
物理的気相成長法により形成される緻密で密着強度の大
きい電極と電極が形成されていない部分にコーティング
されるガラス層が製品の耐湿性を向上させる。
層のうち、電極形成部のガラス層を除去した後に物理的
気相成長法により電極が形成されることから、ガラス層
からガラス成分が上層側電極に拡散することがなく、半
田付け性や半田耐熱性が向上する。また、電極の形成が
メッキなどの方法によらないため、特性の低下を招くよ
うな、セラミック電子部品素体への下層側電極成分（メ
ッキイオン）の拡散を防止することができるとともに、
物理的気相成長法により形成される緻密で密着強度の大
きい電極と電極が形成されていない部分にコーティング
されるガラス層が製品の耐湿性を向上させる。
【００１２】また、電極を、オーミック性を有する下層
側電極と、半田付け性を有する上層側電極と、下層側電
極と上層側電極とを結合する中間層電極とを含む３層以
上の層からなる多層電極とし、下層側電極用材料として
Ｃｒ、Ｔｉ、Ｎｉ、Ａｌ及びＺｎからなる群から選ばれ
るいずれか１種の金属または少なくとも１種を含む合金
を用い、上層側電極用材料としてＳｎとＡｇのいずれか
１種の金属または少なくとも１種を含む合金を用いると
ともに、中間層電極用材料としてＮｉとＣｕのいずれか
１種または少なくとも１種を含む合金を用いることによ
り、電極間の結合強度を増大させて、半田付け性や半田
耐熱性を向上させ、リフロー半田などの方法により実装
することが可能なチップ型セラミック電子部品を製造す
ることができる。
側電極と、半田付け性を有する上層側電極と、下層側電
極と上層側電極とを結合する中間層電極とを含む３層以
上の層からなる多層電極とし、下層側電極用材料として
Ｃｒ、Ｔｉ、Ｎｉ、Ａｌ及びＺｎからなる群から選ばれ
るいずれか１種の金属または少なくとも１種を含む合金
を用い、上層側電極用材料としてＳｎとＡｇのいずれか
１種の金属または少なくとも１種を含む合金を用いると
ともに、中間層電極用材料としてＮｉとＣｕのいずれか
１種または少なくとも１種を含む合金を用いることによ
り、電極間の結合強度を増大させて、半田付け性や半田
耐熱性を向上させ、リフロー半田などの方法により実装
することが可能なチップ型セラミック電子部品を製造す
ることができる。
【００１３】さらに、物理的気相成長法としてスパッタ
蒸着法を用いることにより、セラミック電子部品素体上
への電極形成の確実性が向上するとともに、電極の密着
強度や緻密さなどの品質が向上する。
蒸着法を用いることにより、セラミック電子部品素体上
への電極形成の確実性が向上するとともに、電極の密着
強度や緻密さなどの品質が向上する。
【００１４】
【実施例】図１は、この発明の一実施例にかかるチップ
型セラミック電子部品の製造方法により製造されたチッ
プ型セラミック電子部品（チップ型正特性サーミスタ）
を示す断面図であり、このチップ型セラミック電子部品
は、セラミック電子部品素体（正特性サーミスタ素体）
１の両端側に、下層側電極２、中間層電極３、上層側電
極４からなる３層構造の電極５を配設することにより形
成されている。以下にその製造方法を図に基づいて説明
する。
型セラミック電子部品の製造方法により製造されたチッ
プ型セラミック電子部品（チップ型正特性サーミスタ）
を示す断面図であり、このチップ型セラミック電子部品
は、セラミック電子部品素体（正特性サーミスタ素体）
１の両端側に、下層側電極２、中間層電極３、上層側電
極４からなる３層構造の電極５を配設することにより形
成されている。以下にその製造方法を図に基づいて説明
する。
【００１５】［実施例１］図２に示すように、所定の特
性を有するセラミック電子部品素体（正特性サーミスタ
素体）１の全面にガラスコーティングを施し、正特性サ
ーミスタ素体１の表面にガラス層１１を形成する。それ
から、正特性サーミスタ素体１の電極を形成すべき部分
（電極形成部）１２を除いてマスク１３を施し（図
３）、エッチングスパッタを行うことにより電極形成部
１２のガラス層１１を除去する（図４）。次いで、スパ
ッタ蒸着法により正特性サーミスタ素体１の電極形成部
１２に、下層側電極２として厚さ０．２μmのＴｉ膜を
形成し、さらにその上に、スパッタ蒸着法により中間層
電極３として厚さ１．０μmのＮｉ膜を形成する。それ
から、スパッタ蒸着法により中間層電極３の上に上層側
電極４として厚さ０．５μmのＡｇ膜を形成して、正特
性サーミスタ素体１上に３層構造の電極５を形成する
（図１）。
性を有するセラミック電子部品素体（正特性サーミスタ
素体）１の全面にガラスコーティングを施し、正特性サ
ーミスタ素体１の表面にガラス層１１を形成する。それ
から、正特性サーミスタ素体１の電極を形成すべき部分
（電極形成部）１２を除いてマスク１３を施し（図
３）、エッチングスパッタを行うことにより電極形成部
１２のガラス層１１を除去する（図４）。次いで、スパ
ッタ蒸着法により正特性サーミスタ素体１の電極形成部
１２に、下層側電極２として厚さ０．２μmのＴｉ膜を
形成し、さらにその上に、スパッタ蒸着法により中間層
電極３として厚さ１．０μmのＮｉ膜を形成する。それ
から、スパッタ蒸着法により中間層電極３の上に上層側
電極４として厚さ０．５μmのＡｇ膜を形成して、正特
性サーミスタ素体１上に３層構造の電極５を形成する
（図１）。
【００１６】［実施例２］実施例１と同様に、セラミッ
ク電子部品素体（正特性サーミスタ素体）１の全面にガ
ラスコーティングを行い、正特性サーミスタ素体１の表
面にガラス層１１を形成する（図２）。次いで、正特性
サーミスタ素体１の電極形成部１２のガラス層１１をサ
ンドブラスト法や紙やすりなどによる機械的研磨法によ
り除去する（図５）。それから、電極形成部１２以外の
部分にマスク１３を施し（図４）、スパッタ蒸着法によ
り正特性サーミスタ素体１の電極形成部１２に、下層側
電極２として厚さ０．２μmのＴｉ膜を形成し、さらに
その上に、スパッタ蒸着法により中間層電極３として厚
さ１．０μmのＮｉ膜を形成する。それから、スパッタ
蒸着法により中間層電極３の上に上層側電極４として厚
さ０．５μmのＡｇ膜を形成することにより正特性サー
ミスタ素体１上に３層構造の電極５を形成する（図
１）。
ク電子部品素体（正特性サーミスタ素体）１の全面にガ
ラスコーティングを行い、正特性サーミスタ素体１の表
面にガラス層１１を形成する（図２）。次いで、正特性
サーミスタ素体１の電極形成部１２のガラス層１１をサ
ンドブラスト法や紙やすりなどによる機械的研磨法によ
り除去する（図５）。それから、電極形成部１２以外の
部分にマスク１３を施し（図４）、スパッタ蒸着法によ
り正特性サーミスタ素体１の電極形成部１２に、下層側
電極２として厚さ０．２μmのＴｉ膜を形成し、さらに
その上に、スパッタ蒸着法により中間層電極３として厚
さ１．０μmのＮｉ膜を形成する。それから、スパッタ
蒸着法により中間層電極３の上に上層側電極４として厚
さ０．５μmのＡｇ膜を形成することにより正特性サー
ミスタ素体１上に３層構造の電極５を形成する（図
１）。
【００１７】さらに、比較のため、前述の従来例１及び
２の法によりチップ型セラミック電子部品（チップ型正
特性サーミスタ）を製造するとともに、実施例１及び従
来例１の方法で、ガラスコーティングを施さずにチップ
型セラミック電子部品を製造した。
２の法によりチップ型セラミック電子部品（チップ型正
特性サーミスタ）を製造するとともに、実施例１及び従
来例１の方法で、ガラスコーティングを施さずにチップ
型セラミック電子部品を製造した。
【００１８】上記実施例１，２及び、前述の従来例１及
び従来例２の方法により製造した各チップ型セラミック
電子部品（チップ型正特性サーミスタ）と、上記実施例
１及び従来例１の方法で、ガラスコーティングを施さず
に製造したチップ型セラミック電子部品について調べた
特性（半田付け性、半田耐熱性、耐湿性、耐電圧）を表
１に示す。
び従来例２の方法により製造した各チップ型セラミック
電子部品（チップ型正特性サーミスタ）と、上記実施例
１及び従来例１の方法で、ガラスコーティングを施さず
に製造したチップ型セラミック電子部品について調べた
特性（半田付け性、半田耐熱性、耐湿性、耐電圧）を表
１に示す。
【００１９】
【表１】
【００２０】半田付け性は、試料をロジン系フラックス
のメタノール溶液に浸漬してその表面にフラックスを付
着させた後、２３０℃の溶融半田（Ｐｂ／Ｓｎ＝６０／
４０）に２秒間浸漬し、電極面積に対する半田被覆面積
を測定した結果である。なお、半田被覆面積が８０％以
上の場合には半田付け性は良好であると評価（○を表
示）し、７０％を下回る場合には半田付け性が不十分で
あると評価（×を表示）した。
のメタノール溶液に浸漬してその表面にフラックスを付
着させた後、２３０℃の溶融半田（Ｐｂ／Ｓｎ＝６０／
４０）に２秒間浸漬し、電極面積に対する半田被覆面積
を測定した結果である。なお、半田被覆面積が８０％以
上の場合には半田付け性は良好であると評価（○を表
示）し、７０％を下回る場合には半田付け性が不十分で
あると評価（×を表示）した。
【００２１】また、半田耐熱性は、前記半田付け性の場
合と同じフラックスを用い、２５０℃の噴流半田（Ｐｂ
／Ｓｎ＝６０／４０）に浸漬し、上層側電極であるＡｇ
膜の面積の５０％を消失するまでの時間を測定した。こ
の時間が５秒以上のものは半田耐熱性が良好であると評
価（○を表示）し、４秒を下回る場合には半田耐熱性が
不十分であると評価（×を表示）した。
合と同じフラックスを用い、２５０℃の噴流半田（Ｐｂ
／Ｓｎ＝６０／４０）に浸漬し、上層側電極であるＡｇ
膜の面積の５０％を消失するまでの時間を測定した。こ
の時間が５秒以上のものは半田耐熱性が良好であると評
価（○を表示）し、４秒を下回る場合には半田耐熱性が
不十分であると評価（×を表示）した。
【００２２】また、耐湿性は温度６０℃、湿度９０〜９
５Ｒｈ％の雰囲気中に５０００時間放置した後、抵抗値
を測定し、放置前の抵抗値に対する変化率を算出したも
のである。
５Ｒｈ％の雰囲気中に５０００時間放置した後、抵抗値
を測定し、放置前の抵抗値に対する変化率を算出したも
のである。
【００２３】表１より、実施例１及び２の方法により製
造されたチップ型セラミック電子部品は、従来例１，２
及びガラスコーティングを施さなかった実施例１，従来
例１のチップ型セラミック電子部品と比較して、半田付
け性、半田耐熱性の両方に優れているとともに、耐湿性
にも優れ、高い耐電圧を有していることがわかる。ま
た、実施例１及び従来例１の方法によりガラスコーティ
ングを施さずに製造したチップ型セラミック電子部品に
ついては耐湿性の劣化が著しいことがわかる。
造されたチップ型セラミック電子部品は、従来例１，２
及びガラスコーティングを施さなかった実施例１，従来
例１のチップ型セラミック電子部品と比較して、半田付
け性、半田耐熱性の両方に優れているとともに、耐湿性
にも優れ、高い耐電圧を有していることがわかる。ま
た、実施例１及び従来例１の方法によりガラスコーティ
ングを施さずに製造したチップ型セラミック電子部品に
ついては耐湿性の劣化が著しいことがわかる。
【００２４】なお、上記実施例では、下層側電極２、中
間層電極３、上層側電極４としてそれぞれＴｉ、Ｎｉ、
Ａｇを用いたが場合について説明したが、下層側電極用
材料としては、Ｃｒ、Ｔｉ、Ｎｉ、Ａｌ及びＺｎからな
る群から選ばれるいずれか１種の金属または少なくとも
１種を含む合金を、また、中間層電極用材料としては、
ＮｉとＣｕのいずれか１種または少なくとも１種を含む
合金を、さらに、上層側電極用材料としては、ＳｎとＡ
ｇのいずれか１種の金属または少なくとも１種を含む合
金を好ましい材料として用いることができる。
間層電極３、上層側電極４としてそれぞれＴｉ、Ｎｉ、
Ａｇを用いたが場合について説明したが、下層側電極用
材料としては、Ｃｒ、Ｔｉ、Ｎｉ、Ａｌ及びＺｎからな
る群から選ばれるいずれか１種の金属または少なくとも
１種を含む合金を、また、中間層電極用材料としては、
ＮｉとＣｕのいずれか１種または少なくとも１種を含む
合金を、さらに、上層側電極用材料としては、ＳｎとＡ
ｇのいずれか１種の金属または少なくとも１種を含む合
金を好ましい材料として用いることができる。
【００２５】なお、上記実施例では、下層側電極、中間
層電極、上層側電極からなる３層構造の電極を形成した
場合について説明したが、例えば、さらに半田付け性を
向上させるために、最上層としてＳｎまたはＳｎ合金か
らなる電極膜を形成することも可能である。
層電極、上層側電極からなる３層構造の電極を形成した
場合について説明したが、例えば、さらに半田付け性を
向上させるために、最上層としてＳｎまたはＳｎ合金か
らなる電極膜を形成することも可能である。
【００２６】また、上記実施例では、下層側電極２、中
間層電極３及び上層側電極４をスパッタ蒸着法により形
成した場合について説明したが、これは、スパッタ蒸着
法が緻密な電極膜を確実に形成するのに適していること
による。但し、電極の形成方法としては、スパッタ蒸着
法に限らず、真空蒸着、イオングレーティング、溶射、
電子ビーム蒸着などの他の物理的気相成長法やこれに準
ずる方法で電極を形成することも可能であり、その場合
にも上記実施例に準じる効果を得ることができる。
間層電極３及び上層側電極４をスパッタ蒸着法により形
成した場合について説明したが、これは、スパッタ蒸着
法が緻密な電極膜を確実に形成するのに適していること
による。但し、電極の形成方法としては、スパッタ蒸着
法に限らず、真空蒸着、イオングレーティング、溶射、
電子ビーム蒸着などの他の物理的気相成長法やこれに準
ずる方法で電極を形成することも可能であり、その場合
にも上記実施例に準じる効果を得ることができる。
【００２７】また、上記実施例においては、チップ型正
特性サーミスタの製造方法について説明したが、この発
明はチップ型正特性サーミスタに限られるものではな
く、チップ型負特性サーミスタなどの他のチップ型セラ
ミック電子部品の製造方法にも適用することが可能であ
る。
特性サーミスタの製造方法について説明したが、この発
明はチップ型正特性サーミスタに限られるものではな
く、チップ型負特性サーミスタなどの他のチップ型セラ
ミック電子部品の製造方法にも適用することが可能であ
る。
【００２８】
【発明の効果】上述のように、この発明のチップ型セラ
ミック電子部品の製造方法は、セラミック電子部品素体
の表面全体にガラスコーティングを施した後、電極形成
部のガラス層を除去し、露出したセラミック電子部品素
体表面に物理的気相成長法により電極を形成するように
しているので、半田付け性が向上し、信頼性の高いチッ
プ型セラミック電子部品を得ることができるとともに、
フロー半田にも対応することが可能で実装工程での作業
性に優れたチップ型セラミック電子部品を得ることがで
きる。
ミック電子部品の製造方法は、セラミック電子部品素体
の表面全体にガラスコーティングを施した後、電極形成
部のガラス層を除去し、露出したセラミック電子部品素
体表面に物理的気相成長法により電極を形成するように
しているので、半田付け性が向上し、信頼性の高いチッ
プ型セラミック電子部品を得ることができるとともに、
フロー半田にも対応することが可能で実装工程での作業
性に優れたチップ型セラミック電子部品を得ることがで
きる。
【００２９】また、メッキなどの方法によらないため、
下層側電極成分などがセラミック電子部品素体に拡散せ
ず、特性の低下を防止することができるとともに、電極
が形成されていない部分がガラスコーティングされてお
り、かつ、物理的気相成長法により緻密で密着強度の大
きい電極が形成されることから耐湿性も向上する。
下層側電極成分などがセラミック電子部品素体に拡散せ
ず、特性の低下を防止することができるとともに、電極
が形成されていない部分がガラスコーティングされてお
り、かつ、物理的気相成長法により緻密で密着強度の大
きい電極が形成されることから耐湿性も向上する。
【００３０】さらに、物理的気相成長法としてスパッタ
蒸着法を用いることにより、緻密で密着強度の大きい電
極を確実に形成することが可能になり、上記効果を有す
るチップ型セラミック電子部品を容易かつ確実に製造す
ることができる。
蒸着法を用いることにより、緻密で密着強度の大きい電
極を確実に形成することが可能になり、上記効果を有す
るチップ型セラミック電子部品を容易かつ確実に製造す
ることができる。
【図１】この発明の一実施例にかかる方法により製造さ
れたチップ型セラミック電子部品（チップ型正特性サー
ミスタ）を示す断面図である。
れたチップ型セラミック電子部品（チップ型正特性サー
ミスタ）を示す断面図である。
【図２】この発明の一実施例にかかるチップ型セラミッ
ク電子部品（チップ型正特性サーミスタ）の製造方法の
一工程を示す断面図である。
ク電子部品（チップ型正特性サーミスタ）の製造方法の
一工程を示す断面図である。
【図３】この発明の一実施例にかかるチップ型セラミッ
ク電子部品（チップ型正特性サーミスタ）の製造方法の
一工程を示す断面図である。
ク電子部品（チップ型正特性サーミスタ）の製造方法の
一工程を示す断面図である。
【図４】この発明の一実施例にかかるチップ型セラミッ
ク電子部品（チップ型正特性サーミスタ）の製造方法の
一工程を示す断面図である。
ク電子部品（チップ型正特性サーミスタ）の製造方法の
一工程を示す断面図である。
【図５】この発明の一実施例にかかるチップ型セラミッ
ク電子部品（チップ型正特性サーミスタ）の製造方法の
一工程を示す断面図である。
ク電子部品（チップ型正特性サーミスタ）の製造方法の
一工程を示す断面図である。
【図６】従来のチップ型セラミック電子部品の製造方法
の一工程を示す斜視図である。
の一工程を示す斜視図である。
【図７】従来のチップ型セラミック電子部品の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図８】従来のチップ型セラミック電子部品の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図９】従来のチップ型セラミック電子部品の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図１０】従来のチップ型セラミック電子部品の製造方
法の一工程を示す平面図である。
法の一工程を示す平面図である。
【符号の説明】 １ セラミック電子部品素体（正特性サーミ
スタ素体） ２ 下層側電極 ３ 中間層電極 ４ 上層側電極 ５ 電極 １１ ガラス層
スタ素体） ２ 下層側電極 ３ 中間層電極 ４ 上層側電極 ５ 電極 １１ ガラス層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−287902（ＪＰ，Ａ) 実開 昭63−67202（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01C 7/02 - 7/22
Claims (3)
- 【請求項１】 セラミック電子部品素体の表面全体にガ
ラスコーティングを施した後、電極形成部のガラス層を
除去し、露出したセラミック電子部品素体表面に物理的
気相成長法により電極を形成することを特徴とするチッ
プ型セラミック電子部品の製造方法。 - 【請求項２】 前記電極を、オーミック性を有する下層
側電極と、半田付け性を有する上層側電極と、前記下層
側電極と前記上層側電極とを結合する中間層電極とを含
む少なくとも３以上の層から形成するとともに、前記下
層側電極用材料としてＣｒ、Ｔｉ、Ｎｉ、Ａｌ及びＺｎ
からなる群から選ばれるいずれか１種の金属または前記
群から選ばれる少なくとも１種を含む合金を用い、前記
上層側電極用材料としてＳｎとＡｇのいずれか１種の金
属または少なくとも１種を含む合金を用い、前記中間層
電極用材料としてＮｉとＣｕのいずれか１種または少な
くとも１種を含む合金を用いることを特徴とする請求項
１記載のチップ型セラミック電子部品の製造方法。 - 【請求項３】 前記物理的気相成長法がスパッタ蒸着法
であることを特徴とする請求項１記載のチップ型セラミ
ック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3356031A JP2976048B2 (ja) | 1991-12-22 | 1991-12-22 | チップ型セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3356031A JP2976048B2 (ja) | 1991-12-22 | 1991-12-22 | チップ型セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175017A JPH05175017A (ja) | 1993-07-13 |
| JP2976048B2 true JP2976048B2 (ja) | 1999-11-10 |
Family
ID=18446977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3356031A Expired - Lifetime JP2976048B2 (ja) | 1991-12-22 | 1991-12-22 | チップ型セラミック電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976048B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013254983A (ja) * | 2007-12-17 | 2013-12-19 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
-
1991
- 1991-12-22 JP JP3356031A patent/JP2976048B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175017A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031268B2 (ja) | 磁器コンデンサ | |
| US9368308B2 (en) | Fuse in chip design | |
| US5294910A (en) | Platinum temperature sensor | |
| JP2000164406A (ja) | チップ型電子部品とその製造方法 | |
| WO2002071418A1 (fr) | Resistance | |
| JPS5864017A (ja) | セラミツクコンデンサ−及びその製造方法 | |
| US6201290B1 (en) | Resistor having moisture resistant layer | |
| JP2007141881A (ja) | サーミスタの電極構造 | |
| US4615908A (en) | Method for the manufacture of plasma-polymer multilayer capacitors | |
| JP2976048B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| US6614641B2 (en) | Ceramic electronic component | |
| JP2000077253A (ja) | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 | |
| JP3019567B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JP2002203703A (ja) | チップ型正特性サーミスタ | |
| JPH0722268A (ja) | チップ型電子部品 | |
| JP3019568B2 (ja) | セラミック電子部品及びその製造方法 | |
| JP3169181B2 (ja) | チップ型正特性サーミスタ | |
| JP3031025B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JP3031024B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JP3636190B2 (ja) | 抵抗器およびその製造方法 | |
| JP2003243245A (ja) | セラミック電子部品およびその製造方法 | |
| JPH08111349A (ja) | チップ部品 | |
| JP2504309B2 (ja) | 磁器半導体素子の電極形成方法 | |
| JPH0783172B2 (ja) | 配線基板 | |
| JP2926971B2 (ja) | チップ型半導体部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |