JP2007141881A - サーミスタの電極構造 - Google Patents

サーミスタの電極構造 Download PDF

Info

Publication number
JP2007141881A
JP2007141881A JP2005329160A JP2005329160A JP2007141881A JP 2007141881 A JP2007141881 A JP 2007141881A JP 2005329160 A JP2005329160 A JP 2005329160A JP 2005329160 A JP2005329160 A JP 2005329160A JP 2007141881 A JP2007141881 A JP 2007141881A
Authority
JP
Japan
Prior art keywords
electrode
thermistor
film
solder
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005329160A
Other languages
English (en)
Inventor
Tonki Kudo
敦基 工藤
Soji Osaka
壮司 大坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OIZUMI SEISAKUSHO KK
Ohizumi Mfg Co Ltd
Original Assignee
OIZUMI SEISAKUSHO KK
Ohizumi Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OIZUMI SEISAKUSHO KK, Ohizumi Mfg Co Ltd filed Critical OIZUMI SEISAKUSHO KK
Priority to JP2005329160A priority Critical patent/JP2007141881A/ja
Publication of JP2007141881A publication Critical patent/JP2007141881A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】 鉛フリーハンダの残留応力によるサーミスタ素体と電極間リフトオフ現象を防止する。
【解決手段】 サーミスタの電極構造として、素子電極1とカバー電極2との2種類の積層を有している。素子電極1は、サーミスタの電極面積を確保し、サーミスタの電気的特性を維持するためのものであり、酸化ルテニウムとガラスフリットを主成分とする厚膜ペーストをサーミスタ素体の表面に塗布して焼き付けられている。カバー電極2は、リード線のハンダ付けを容易にするとともに、外部接続端子リード線と素子電極間の電気的導通を確保する目的で形成されたものであり、Cr,Cu,Auの各金属蒸着膜2a,2b,2cがこの順に積層された3層の積層構造によって構成されている。
【選択図】 図1

Description

本発明は、鉛フリーハンダ用の電極構造、特に鉛フリーハンダを用いてサーミスタ素体と電極間にリフトオフを発生させないサーミスタの電極構造に関する。
従来、サーミスタ素体に形成された素子電極とリード線との接続には、専らSn−Pb共晶ハンダが用いられていた。しかしながら、環境汚染の問題意識の高まりから、ハンダが含有する鉛の毒性が問題とされるようになり、鉛フリーハンダへの切り替えの要請が高まり、鉛フリーハンダの開発が進められている。Sn−Ag系、Sn−Bi系、Sn−Zn系、Sn−In系、Sn−Cu系などのハンダ合金が開発された。
ところで、通常、鉛フリーハンダに共通する点は、Sn−Pb共晶ハンダに比べて溶融温度が高く、応力を緩和し難いために残留応力が大きく、ハンダ接合部に与える負荷がSn−Pb共晶ハンダに比べて大きくなり、サーミスタ素体の電極とリード線との接続に鉛フリーハンダを用いた場合に、サーミスタ素体と電極間で電極が剥離する現象(リフトオフ)が生ずるという問題がある。また、ハンダの溶融温度が高いため、作業温度が上昇し、その結果、電極喰われの発生率が高くなり、また、サーミスタ素体の抵抗変動が大きくなってサーミスタの性能に影響を与えるという問題が生じる。この点、Sn‐Zn系ハンダは、融点が比較的Sn‐Pbハンダの融点に近く、また、Sn‐Bi系ハンダの融点は低いが、いずれもハンダの強度の低下(劣化)が大きく、サーミスタのリード線をハンダ付けして大量生産するには不適当である。そのうえ、Sn‐Zn系ハンダは、N2などの雰囲気で酸化を防止する対応が必要であるため、溶融した槽内のハンダにサーミスタをリード線で挟み込んで浸漬させることによってハンダ付けを行う生産方式を適応するには不適当である。
このような問題を解決する対策として、従来は、ハンダ付け処理の前処理としてサーミスタ素体を予熱処理を加える方法、ハンダ付け後の冷却速度を厳しく管理する方法、ハンダ作業温度をギリギリにまで下げる方法、さらにはInやGeをハンダに添加して作業温度を低下させるなどの対応策が講じられてきた。しかしながら、サーミスタ素体を予熱処理する方法では、サーミスタ素体の寸法が大きくなるほど予熱に長時間が必要となり、生産性を上げることができないだけでなく、予熱によってフラックスの効果が減じてハンダの濡れ性が損なわれるという問題点がある。
また、ハンダ付け後の冷却速度を厳密に管理しようとしても、外気温度の影響を受けるために厳密な管理は難しく、また、一日の中でも頻繁に設定を変えるなどの対応が必要となる。さらに、InやGeを添加して作業温度を下げることが可能であるとしても、サーミスタ素体の価格がコスト高になり、また、InやGeの添加に伴うハンダ付け装置の改造並びに管理の仕方の変更が必要となる。
特開平9−186002号公報 特許公開2000−351064公報 特許公開2003−230980公報
解決しようとする問題点は、鉛フリーハンダは、溶融温度が高く、共晶ハンダに比べて応力が大きく、サーミスタ素体と、電極間に残留応力の負荷がかかり、この結果、致命的な致命的な電極破壊現象を引き起こすという問題があり、この問題を解消するための従来の対策はいずれも十分ではなかったという点である。
本発明は、サーミスタ素体に設ける電極として、サーミスタの電気的特性を維持するための層(素子電極)と、ハンダ付けが容易な層(カバー電極)との2種類の電極の積層にて構成することによって、サーミスタの電気的特性を損なわず、また残留応力によるリフトオフを発生させずにリード線の接続を可能にした点を最大の特徴とする。
本発明によれば、従来の電極により得られていたサーミスタの電気的特性を損なうことなく、耐久性能の向上と鉛フリーハンダの使用下における残留応力によるリフトオフ(サーミスタ素体−電極間の剥離現象)の発生を解決することができ、実施に際しては、ハンダ槽の入れ替えのみで、従来のハンダ付け装置の改造や、管理の仕方の変更は必要ではなく、従来のSn−Pb共晶ハンダの使用と同様にサーミスタを作成することが可能となる。
鉛フリーハンダの残留応力による電極のリフトオフの現象を解決し、鉛フリーハンダの導入による作業温度の上昇に対してもサーミスタ特性を損なうことなく、高精度高信頼性のサーミスタを製造するという目的を、サーミスタの電極に、目的が異なる2種類の電極の積層構造を形成することによって実現した。
以下に本発明の実施例を図によって説明する。図1において、本発明によるサーミスタの電極は、図1(a)に示すように素子電極1とカバー電極2との2種類の積層からなっている。素子電極1は、サーミスタの電極面積を確保し、サーミスタの電気的特性を維持するためのものであり、サーミスタ素体3の表面に直接積層される。カバー電極2は、リード線のハンダ付けを容易にするとともに、外部接続端子リード線と素子電極間の電気的導通を確保する目的で形成されたものであり、素子電極1上に積層され、その表面には鉛フリーハンダを用いてリード線が接続される。
素子電極1は、酸化ルテニウムとガラスフリットを主成分とする厚膜ペーストをスクリーン印刷法を用いてサーミスタ素体3の表面に塗布した後乾燥し、800℃〜900℃で焼付けられたものである。厚膜ペーストには、Ag,Pd等の貴金属を添加する場合がある。カバー電極2は、図1(b)に示すように、素子電極の電極面上に積層されたCr,Cu,Auの金属薄膜2a,2b,2cの積層であり、特にCr,Cu,Auの各金属薄膜がこの順に積層された3層の積層構造によって構成されているものである。なお、Cr,Cu,Auの各金属薄膜は、真空蒸着法によって形成するほか、イオンプレーティング法あるいは、スパッタリング法によって形成することもできる。以下に本発明の実施例を示す。
(実施例1)
(1)素子電極の形成
Mn,Co,Ni,Fe,Zn,Cuの各酸化物を主成分とするサーミスタ素体3の表面に、酸化ルテニウムとガラスフリットを主成分とする厚膜ペーストをスクリーン印刷法を用いて塗布し、乾燥後800℃〜900℃で焼付けを行った。印刷用スクリーンには、αメッシュ#250(乳厚10μm)を使用し、焼付け後の膜厚が5〜10μmになるように印刷を行った。
(2)カバー電極の形成
次に、真空蒸着器を用い、素子電極1の上にカバー電極2として「Cr」「Cu」「Au」の順に各金属薄膜を積層した。このとき、「Cr」「Cu」「Au」の各膜の膜の厚さはそれぞれ、次の通りである。
Cr膜(2a):10nm〜20nm、Cu膜(2b):300nm〜500nm、Au膜(2c):10nm〜20nm、
この実施例においては、各金属薄膜を金属蒸着膜よって形成した例を説明するが、これに限らず、イオンプレーティング膜又はスパッタリング膜によって形成することもできる。
(3)試料の作成
このようにして電極を付したサーミスタ素体3を、ダイシングソウにより1.5mm角のマイクロチップに切断し、これを検証試料とした。なお、比較のため、素子電極がなく、電極としてカバー電極に相当する「Cr」「Cu」「Au」の順に積層された金属薄膜の積層を有するサーミスタ(比較例1)、および「Ag」と「Pd」の順に金属薄膜を積層した電極を有するサーミスタ(比較例2)のマイクロチップを比較例とし、Sn−Cu−P系の鉛フリーハンダ、Sn−Ag−Cu系鉛フリーハンダおよび融点:309℃の高温ハンダを用いて以下の試験を行った。実施例1および比較例1,2の電極構造および使用したハンダの種類を表1に示す。
(4)検証
(検証1)電極のリフトオフ発生数の検証と電極強度の検証
実施例と比較例1,2の鉛フリーハンダによるハンダ付け後の電極リフトオフ発生率とハンダ付け後の「素体−リード線」間の引張り強度を測定した結果を表2に示す。表2において、引張り強度の測定用試料は十分に外観確認を行い、リフトオフ現象が発生していない試料を選び出して実施した。検証に供するサーミスタの寸法は、厚さ0.5mm、角寸法1.5mmとした。(表中のn=40、n=10は検証に使用した試料数である。)リフトオフ発生の有無は63倍の顕微鏡を用いて4面を観察して判定した。
この検証により、リフトオフ発生に対しては、素子電極の有無に係わらず、Cr/Cu/Auの金属薄膜による電極が有効である事が判明した。また、ハンダ付け後の電極強度も実用上問題のない実力を有す事も合わせて確認された。
(検証2)高温放置特性の検証
検証1の結果から、リフトオフ発生の見られなかった2種類の電極構造について高温耐久性試験を実施した結果を表3に示す。表3において、
R25は、周囲温度25℃におけるサーミスタのゼロ負荷抵抗値である。
B25/85は、周囲温度25℃、85℃におけるサーミスタのゼロ負荷抵抗値から算出されるサーミスタ定数であり次式により算出される。
(数1)
B25/85=LN(R25/R85)/[{1/(273.15+25)}−{1/(273.15+85)}] [K]
抵抗値変化率及びB定数変化率はそれぞれ試験開始前の値を初期値とし試験後の値と比較し変化した割合を算出した。
(数2)
ΔR25 =[(試験後のR25 / 試験前のR25)−1]×100(%)
ΔB25/85=[(試験後のB25/85 / 試験前のB25/85)−1]×100(%)
条件)放置温度:+150℃、放置時間:2000時間、試験試料n=10個
表2、表3から明らかなように、実施例1に示すように素子電極1とカバー電極2との積層構造、特に素子電極は酸化ルテニウムを主成分としてガラスフリットを含んだ厚膜ペーストを選定し、カバー電極2に「Cr」「Cu」「Au」の金属薄膜2a〜2cを真空蒸着法により素子電極1の上に積層して形成することによって、高温耐久性に優れ、ハンダ付けによるリフトオフ発生の防止を確実に実現できることが分かる。また、この検証によりハンダ付け後の電極強度も従来の電極と同等以上にあることが確認された。
(検証3)素子電極の鉛含有有無による性能の差の検証
表4は、実施例1における素子電極ガラスフリット鉛成分含有(実施例1a)、非含有(実施例1b)による鉛フリーハンダによるハンダ付け後の電極リフトオフ発生率とハンダ付け後の素体−リード線間の引張り強度を測定した結果である。検証に供するサーミスタの寸法は、厚さ0.5mm、角寸法1.5mmとした。(表中のn=40、n=10は検証に使用した試料数である。)
表5は表4に示す試料による高温耐久性試験結果である。なお、表に記載された用語の意味および検証の条件は、表3に記載のものと同じである。
表4、表5に示す検証結果から、素子電極に鉛を含むもの(実施例1a)、含まないもの(実施例1b)によるリフトオフに対する影響及び高温耐久性能に対する影響は見られない。従ってどちらの素子電極も有効である事が確認された。
(検証4)本発明による電極のサーミスタ材料系に対する適合性の検証
表6は、本発明による電極構造と従来の電極とのサーミスタ電気的特性の差異を主なサーミスタ材料系毎に比較したものである。サーミスタ配合材料はその構成から大きく4種類に大別される。表6において、比抵抗(ρ25)は周囲温度25℃におけるサーミスタのゼロ負荷抵抗値(R25)とサーミスタの形状から求められるサーミスタ配合毎の固有の抵抗値であり次式により算出したものである。
(数3)
比抵抗(ρ25)=R25×(試料の厚さ/試料の面積) [kΩ・cm]
比抵抗およびB定数のバラツキはそれぞれ、変動係数(C.V.)を求めて比較を行った。
変動係数は次式により算出される。
(数4)
変動係数(C.V.)={標準偏差(σn-1)/平均値}×100 [%]
表中に用いた他の用語の意味は、表3に記載したものと同じである。
表6中、リフトオフ発生および耐久性能の判定はどちらも良好な場合のみ判定○とした。この時、耐久性能は+150℃の雰囲気に1000時間放置した後の抵抗値変化が±1%以内を良好と判断した。リフトオフは一個でも発生した場合「×」と判断した。
表6から明らかなように、本発明はサーミスタの配合系に係わらず従来使用していた電極と同等レベルの電気的特性が得られ、更に得られた電気的特性のバラツキも十分小さく高精度なサーミスタへの対応が可能である。即ち、本発明を用いれば、リフトオフ現象の解消と高精度なサーミスタ特性の両方が同時に実現できることがわかる。
(検証5)素子電極の鉛有無およびAg/Pd有無での電気的特性の差異確認
実施例1における素子電極の鉛成分含有(実施例1a)・非含有(実施例1b)について、さらにAg/Pd成分の含有するものと、非含有による電気的特性の確認を行った。その結果を表7に示す。
リフトオフ発生および耐久性能の判定の方法は表6のケースと同じである。 表7に明らかなように、素子電極は構成する成分として、鉛,Ag/Pdの何れかあるいは両方が含まれる場合においても、目的とする効果が十分に得られることが分かる。
(検証6) 鉛フリーハンダによるハンダ耐熱性の調査
表1に示す実施例1と比較例1とについて主な材料配合系毎に鉛フリーハンダを用いて、ハンダ付けを行い、その後の抵抗値及びB定数の変化を調査した結果である。検証はそれぞれ270℃に設定したハンダ槽に10〜20秒浸漬して検証を行った。試料数(n)は20個とした。抵抗値変化率及びB定数変化率はそれぞれハンダ付け前の値を初期値とし、ハンダ付け後の値と比較して変化した割合を算出した。
10秒間浸漬時の変化率データを表8に示す。
20秒間浸漬時の変化率データを表9に示す。
表8,表9に示すように、本発明による電極構造を備えたサーミスタによれば、鉛フリーハンダの種類および浸漬時間に係わらず従来の電極に比較して、抵抗値及びB定数の変化が一桁から二桁低い変化率を示し、高精度なサーミスタの製造に対して有効である事が確認された。また、従来の電極では材料系及びハンダ組成により適合性の高い(変化の小さい)低い(変化の大きい)が見られるが、本発明による電極構造を備えたサーミスタを使用することでその問題も合わせて解決できる事が明確になった。
(検証7)高温ハンダによるハンダ耐熱性の調査
表1に示す実施例1と比較例1とについて、主な材料配合系毎に高温ハンダを用いて、ハンダ付けを行い、その後の抵抗値及びB定数の変化を調査した結果である。検証はそれぞれ380℃に設定したハンダ槽に10秒間浸漬して検証を行った。試料数(n)は20個とした。結果を表10に示す。
検証に使用した高温ハンダは表1に示すように融点が309℃である。
抵抗値変化率及びB定数変化率はそれぞれハンダ付け前の値を初期値とし、ハンダ付け後の値と比較し変化した割合を算出した。
以上、表10に明らかなとおり、高温ハンダ(融点309℃)の使用状況下においても、本発明による電極構造によれば、サーミスタ材料系を選ばず、高いハンダ耐熱性を持つ事が確認された。
本発明において、カバー電極に金属薄膜電極を選定し、しかもカバー電極を3層の金属薄膜の積層構造とした理由は以下のとおりである。
(1)カバー電極に金属薄膜電極を選定した理由
RuO膜上に更に焼付けタイプの厚膜貴金属電極を形成した場合(特許文献1参照)、RuOに含まれるガラスフリットと厚膜貴金属電極に含まれるガラスフリットがカバー電極の焼付け処理時に過剰に反応し、図2(a)、(b)に示すように、電極膜内部の各部に「大きなボイド」あるいは「ボイドの周辺にマイクロクラック」が生じる場合がある。この現象が、2層電極にしても残留応力の大きい「鉛フリーハンダ」の使用状況下においてリフトオフの発生を誘発する原因につながっていると考えられる。また、引張り強度のバラツキもカバー電極2に蒸着膜を用いたものに比較して大きくなっている。従って、カバー電極に焼付けタイプの厚膜貴金属電極を用いるのは今回の問題解決には不適当である。
本発明の電極構造によれば、図3(a)、(b)に示すように内部欠陥がない良好な電極が形成されている。表11は、実施例1と、素子電極にRuO系厚膜ペースト、カバー電極にAg/Pd厚膜ペーストを用いた比較例3とのリフトオフ発生率および引っ張り強度の対比を示している。前記表2および表11により、リフトオフの解決にはカバー電極が蒸着膜でなければ成らない事がわかる。更に耐久性能を含めると、表3に示すようにRu系のペーストと、Cr,Cu、Auの3層の金属蒸着膜との組み合わせによって優れた効果が得られる。この効果は、カバー電極に金属蒸膜を用いる場合に限らず、イオンプレーティング膜又はスパッタリング膜によるCr,Cu、Auの3層の金属薄膜との積層によっても得ることができる。
(2)カバー電極が3層である事の理由とその役割
カバー電極には次の要件が望まれる。
i)素子電極との密着性に富み、その強度が従来の厚膜電極に比較して劣らないこと、
ii)ハンダ付けが容易であること、
iii)耐マイグレーション(Migration)を考慮しAgを含まないこと
である。以下、Cr層2aを第1層、Cu層2bを第2層、Au層2cを第3層として説明する。
(第1層の検討)
第1層は素子電極と金属蒸着膜「Cu」「Au」との密着性を向上する目的で形成され検討に当たっては「Cr」「Co」「Ti」「Ni」「Mn」の各金属を選択し調査を行った。
検討用の試料は第1層に上記「Cr」「Co」「Ti」「Ni」「Mn」をそれぞれ真空蒸着器で形成した後、更に「Cu」→「Au」と第2,第3層を形成し最終的に1.5mm角のマイクロチップを作成し、鉛フリーハンダAを用いてハンダ付けを行い、+150℃の雰囲気に1000時間放置し耐久性能を比較して決定した。
耐久性能は、+150℃放置下に於ける、1000時間後のR25の変化率(表12)及び試験前〜試験後の電極引張り強度の変化(表13,表14)を調査した。
本発明においては、表12,13,14の結果から総合的に判断して抵抗値及び電極強度の経時変化の小さい「Cr」を選択したものである。
カバー電極の3層金属蒸着電極において、第2層の「Cu層」が最もハンダ付けに寄与している。「Cu」選択の理由は容易にハンダ付けが可能で且つハンダ喰われに対しての耐久性に優れているためである。しかし、「Cu層」のみでは電極形成後「大気雰囲気中」放置した場合、酸化が進み易く、酸化が進んだ状態ではハンダ付けに支障があるために、本発明においては、酸化防止膜としてハンダ濡れ性の良好な「Au」を保護層として第3層に形成したものである。この時、保護膜第3層の目的としては「Ag膜」も有効であるが耐マイグレーション性を考慮して「Au」を選択した。
(第2層「Cu層」の有効性確認データ)
第2層の有効性を確認する為に「Cr/Cu/Au」の3層品(実施例1)と「Cr/Au」の2層品(比較例4)を作成し、そのハンダ濡れ性と、ハンダ後の電極強度を調査した。結果を表15に示す。
表15に示す結果から、比較例4のように第2層の「Cu層」が存在しないと、ハンダ濡れ性及び耐ハンダ喰われ性に劣ると言う結論が得られた。(n=10個の検証)
判定
濡れ性:◎ 完全に電極がハンダで覆われている
○ ハンダで覆われているが部分的に電極喰われが発生している
喰われ:◎ 喰われなし
△ 部分的に電極がハンダ喰われを起している
× 完全に電極が消滅している。(強度計測不能)
以上のように、本発明によれば、従来の電極により得られていたサーミスタの電気的特性を損なうことなく、耐久性能の向上と鉛フリーハンダの使用下における残留応力によるリフトオフ(サーミスタ素体−電極間の剥離現象)の発生を解決でき、且つ高精度なサーミスタを製造する上で重要なハンダ作業による抵抗値・B定数の変化を低く抑える事が可能となる。更に、本発明の電極はサーミスタの材料系を選ぶことなく使用が可能であり、高温ハンダの使用に対しても有効である事が確認された。
本発明によるサーミスタの電極材料とその電極材料を用いた電極構造によれば、鉛フリーハンダの残留応力による電極のリフトオフ現象を解決し、鉛フリーハンダの作業温度の上昇に対してもサーミスタの特性を損なうことなく鉛フリーハンダの使用が可能となり、サーミスタを実装した各種機器を廃棄処理するに際して環境への負荷を大幅に軽減できる。
(a)は本発明による電極構造を示す断面図、(b)はカバー電極の拡大図である。 (a)、(b)は、従来の2層の電極構造のある部分と、他の部分との断面SEM像を示す写真である。 本発明による3層の電極構造のある部分と、他の部分との断面SEM像を示す写真である。
符号の説明
1 素子電極
2 カバー電極
2a〜2c 金属薄膜
3 サーミスタ素体

Claims (6)

  1. 素子電極とカバー電極との2種類の積層を有するサーミスタの電極構造であって、
    素子電極は、サーミスタの電極面積を確保し、サーミスタの電気的特性を維持するためのものであり、酸化ルテニウムとガラスフリットを主成分とする厚膜ペーストをサーミスタ素体の表面に塗布して焼き付けられ、
    カバー電極は、リード線のハンダ付けを容易にするとともに、外部接続端子リード線と素子電極間の電気的導通を確保する目的で形成されたものであり、Cr,Cu,Auの各金属蒸着膜がこの順に積層された3層の積層構造によって構成されていることを特徴とするサーミスタの電極構造。
  2. 素子電極は、酸化ルテニウムとガラスフリットを主成分とする厚膜ペーストに、Ag,Pd等の貴金属を含むものであることを特徴とする請求項1に記載のサーミスタの電極構造。
  3. カバー電極は、Cr,Cu,Auの各金属薄膜がこの順に積層された3層の積層構造によって構成されているものであることを特徴とする請求項1に記載のサーミスタの電極構造。
  4. カバー電極を形成するCr,Cu,Auの各金属薄膜の3層の積層構造は、真空蒸着膜、イオンプレーティング膜又はスパッタリング膜によって形成されたものであることを特徴とする請求項3に記載のサーミスタの電極構造。
  5. カバー電極のCr膜は、10nm〜20nm、Cu膜は、300nm〜500nm、Au膜は10nm〜20nmであることを特徴とする請求項3又は4に記載のサーミスタの電極構造。
  6. 素子電極は、酸化ルテニウムとガラスフリットを主成分とする厚膜ペーストをスクリーン印刷法を用いてサーミスタ素体の表面に塗布した後乾燥し、800℃〜900℃で焼付けられているものであることを特徴とする請求項1に記載のサーミスタの電極構造。
JP2005329160A 2005-11-14 2005-11-14 サーミスタの電極構造 Pending JP2007141881A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005329160A JP2007141881A (ja) 2005-11-14 2005-11-14 サーミスタの電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005329160A JP2007141881A (ja) 2005-11-14 2005-11-14 サーミスタの電極構造

Publications (1)

Publication Number Publication Date
JP2007141881A true JP2007141881A (ja) 2007-06-07

Family

ID=38204448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005329160A Pending JP2007141881A (ja) 2005-11-14 2005-11-14 サーミスタの電極構造

Country Status (1)

Country Link
JP (1) JP2007141881A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129341A (ja) * 2010-12-15 2012-07-05 Tdk Corp チップサーミスタ
CN104319043A (zh) * 2014-10-10 2015-01-28 广州新莱福磁电有限公司 一种负温度系数热敏电阻芯片电极的制造方法
WO2016015595A1 (zh) * 2014-07-28 2016-02-04 肇庆爱晟电子科技有限公司 一种复合电极热敏芯片
WO2019139162A1 (ja) * 2018-01-15 2019-07-18 三菱マテリアル株式会社 サーミスタ素子及びその製造方法
US10504638B2 (en) 2015-12-18 2019-12-10 Semitec Corporation Thermistor and device using thermistor
JP2020021861A (ja) * 2018-08-02 2020-02-06 株式会社大泉製作所 温度検出器
CN111029065A (zh) * 2019-12-31 2020-04-17 广东爱晟电子科技有限公司 一种高精度高可靠Ir-Cu-Au复合电极热敏芯片
CN111247607A (zh) * 2018-01-17 2020-06-05 三菱综合材料株式会社 热敏电阻元件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186002A (ja) * 1995-12-28 1997-07-15 Ooizumi Seisakusho:Kk サーミスタ
JPH10261507A (ja) * 1997-03-18 1998-09-29 Murata Mfg Co Ltd サーミスタ素子
JP2000216196A (ja) * 1999-01-22 2000-08-04 Fujitsu Ltd 半田接合方法並びに電子装置及びその製造方法
JP2006080322A (ja) * 2004-09-10 2006-03-23 Ishizuka Electronics Corp チップ型複合電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186002A (ja) * 1995-12-28 1997-07-15 Ooizumi Seisakusho:Kk サーミスタ
JPH10261507A (ja) * 1997-03-18 1998-09-29 Murata Mfg Co Ltd サーミスタ素子
JP2000216196A (ja) * 1999-01-22 2000-08-04 Fujitsu Ltd 半田接合方法並びに電子装置及びその製造方法
JP2006080322A (ja) * 2004-09-10 2006-03-23 Ishizuka Electronics Corp チップ型複合電子部品

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129341A (ja) * 2010-12-15 2012-07-05 Tdk Corp チップサーミスタ
WO2016015595A1 (zh) * 2014-07-28 2016-02-04 肇庆爱晟电子科技有限公司 一种复合电极热敏芯片
CN104319043A (zh) * 2014-10-10 2015-01-28 广州新莱福磁电有限公司 一种负温度系数热敏电阻芯片电极的制造方法
US10504638B2 (en) 2015-12-18 2019-12-10 Semitec Corporation Thermistor and device using thermistor
KR20200105834A (ko) * 2018-01-15 2020-09-09 미쓰비시 마테리알 가부시키가이샤 서미스터 소자 및 그 제조 방법
JP2019125653A (ja) * 2018-01-15 2019-07-25 三菱マテリアル株式会社 サーミスタ素子及びその製造方法
WO2019139162A1 (ja) * 2018-01-15 2019-07-18 三菱マテリアル株式会社 サーミスタ素子及びその製造方法
US11017924B2 (en) 2018-01-15 2021-05-25 Mitsubishi Materials Corporation Thermistor element and method for manufacturing same
EP3742459A4 (en) * 2018-01-15 2021-10-27 Mitsubishi Materials Corporation THERMISTOR ELEMENT AND MANUFACTURING PROCESS FOR IT
KR102459262B1 (ko) 2018-01-15 2022-10-25 미쓰비시 마테리알 가부시키가이샤 서미스터 소자 및 그 제조 방법
CN111247607A (zh) * 2018-01-17 2020-06-05 三菱综合材料株式会社 热敏电阻元件及其制造方法
JP2020021861A (ja) * 2018-08-02 2020-02-06 株式会社大泉製作所 温度検出器
CN111029065A (zh) * 2019-12-31 2020-04-17 广东爱晟电子科技有限公司 一种高精度高可靠Ir-Cu-Au复合电极热敏芯片

Similar Documents

Publication Publication Date Title
JP3861927B1 (ja) 電子部品、電子部品の実装構造および電子部品の製造方法
JP2007141881A (ja) サーミスタの電極構造
JP3031268B2 (ja) 磁器コンデンサ
JP6020503B2 (ja) 積層セラミック電子部品
JP6020502B2 (ja) 積層セラミック電子部品
US20140127493A1 (en) Ceramic electronic component and method for manufacturing the same
TWI401713B (zh) Machines and electronic machines
JPH11189894A (ja) Sn合金メッキ皮膜、電子部品およびチップ型セラミック電子部品
TW201346960A (zh) 電子零件及電子零件與接合對象物之接合結構體之形成方法
US20160027585A1 (en) Ceramic electronic component and manufacturing method therefor
JP2000164406A (ja) チップ型電子部品とその製造方法
JP2002203737A (ja) 積層セラミック電子部品及びその製造方法
EP1134757B1 (en) Ceramic electronic component having lead terminal
JP4677798B2 (ja) 電子機器
US6614641B2 (en) Ceramic electronic component
JP2006332284A (ja) 電子部品および電子部品の製造方法
JPH0722268A (ja) チップ型電子部品
JP2003243245A (ja) セラミック電子部品およびその製造方法
JP2000077253A (ja) 電子部品、チップ型セラミック電子部品、およびそれらの製造方法
JPH0878279A (ja) チップ型電子部品の外部電極形成方法
JP2976048B2 (ja) チップ型セラミック電子部品の製造方法
WO2020218218A1 (ja) 電子部品および実装構造体
JP2002198253A (ja) セラミック電子部品及び導電性ペースト
JP6260169B2 (ja) セラミック電子部品
JP3019568B2 (ja) セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A02 Decision of refusal

Effective date: 20110628

Free format text: JAPANESE INTERMEDIATE CODE: A02