JP2000164406A

JP2000164406A - チップ型電子部品とその製造方法

Info

Publication number: JP2000164406A
Application number: JP10334000A
Authority: JP
Inventors: Yoshikazu Yoshida; 義和吉田; Takehiko Otsuki; 健彦大槻; Yutaka Komatsu; 裕小松; Masashi Morimoto; 正士森本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1998-11-25
Filing date: 1998-11-25
Publication date: 2000-06-16

Abstract

(57)【要約】【課題】酸及びアルカリに対して非常に弱いセラミッ
ク材料からなるセラミック素子の外部電極に電解メッキ
を施す際、又は、腐食雰囲気中での使用時にセラミック
素子を保護しその特性低下を抑制するチップ電子部品を
提供する。【解決手段】セラミック素子１の内部電極２の露出し
た端面に下地電極３を形成した後ガラス被膜４を形成
し、当該ガラス被膜４を隔てて前記下地電極層３の外側
に外側電極層５を形成する。ガラス被膜４は絶縁領域４
ａにおいてセラミック素子１を保護し、導電領域４ｂに
おいて熱処理によって前記下地電極層３及び前記外側電
極層５に含まれる導電材料を拡散させることで導電化さ
れると同時に、下地電極層３及び外側電極層５と一体化
し外部電極１０を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チップ型電子部品
及びその製造方法に関する。特に、酸化亜鉛系積層チッ
プバリスタのようなチップ型電子部品とその製造方法に
関する。

【０００２】

【従来の技術】（第１の従来例）従来のチップ型電子部
品としては、特開平８−９７０７２号公報に開示された
ものがある。これは図６に示すように、セラミック素子
１５の内部電極１６が露出した端面に、外部電極２０を
形成したものであって、前記セラミック素子１５の端面
に形成されたガラスフリットを含有する下地電極層１７
と、外側電極層１８と、外側電極層１８の外側に形成さ
れためっき層１９とによって外部電極２０を形成したも
のである。

【０００３】酸化亜鉛セラミック材料は抵抗体材料であ
り、セラミック素子１５の表面の抵抗が低い。このよう
に低抵抗のセラミック材料を使用したセラミック素子１
５の場合には、外側電極層１８とセラミック素子１５の
表面の電位差が小さくなることから、第１の従来例によ
るチップ型電子部品では、低抵抗のセラミック素子１５
の表面にめっき被膜が成長し、セラミック素子１５の表
面に付着しためっき被膜のためにチップ型電子部品が特
性低下を招くことがあった。

【０００４】また、このチップ型電子部品では、セラミ
ック素子１５が露出しており、酸化亜鉛セラミック材料
等は酸アルカリに非常に弱いため、めっき時にセラミッ
ク素子１５がめっき液に触れて劣化し、チップ型電子部
品の特性を劣化させる恐れがあった。そのため、このよ
うなチップ型電子部品では耐薬品性、耐腐食性を持たせ
ることが望まれる。

【０００５】さらに、このような構造のチップ型電子部
品では、外側電極層１８の外面にめっき層１９を設ける
際に、外側電極層１８とセラミック素子１５の間の隙間
からめっき液が浸透し、内部電極の劣化を招く恐れがあ
った。そのため、めっき工程において、めっきの加工条
件や、外部電極及び内部電極の成膜条件等に制約があっ
た。

【０００６】（第２の従来例）そこで、チップ型電子部
品の外部電極から露出した領域をガラス被膜で覆うこと
により、チップ型電子部品の耐薬品性、耐腐食性を高め
るようにしたものが提案されている。これは、特開平８
−３３０１０６号公報に開示されたチップ型電子部品で
ある。このチップ型電子部品は図７に示すように、セラ
ミック素子２１の表裏両面に金属酸化物による保護膜２
３を形成し、外部電極形成領域である内部電極２２が露
出した端面に下地電極層２４及び外部電極層２５を形成
した後、外部電極形成領域外の前記保護膜２３の外側に
ガラス被膜２６を形成し、外部電極層２５の外側にＮｉ
めっき層２７及び半田めっき層２８を形成したものであ
る。

【０００７】しかし、この第２の従来例によるチップ型
電子部品では、外部電極層２５から露出した領域にのみ
精度よくガラス被膜２６を形成することが困難であり、
チップ型電子部品の歩留りを悪くしていた。例えば、ガ
ラス被膜２６の形成が不十分であると、ガラス被膜２６
と外部電極層２５との間に隙間が生じる。ガラス被膜２
６と外部電極層２５との間に隙間が生じた場合には、ガ
ラス被膜２６と外部電極層２５との間の隙間にめっき金
属が析出したり、めっき液が浸入したりして、チップ型
電子部品の特性を劣化させる恐れがあった。逆に、ガラ
ス被膜２６が外側電極層２５の上にまで広がると、ガラ
ス被膜２６に遮られてＮｉめっき層２７のめっき付着性
が悪くなっていた。

【０００８】

【発明が解決しようとする課題】本発明は上記の技術的
問題点を解決するためになされたものであり、その目的
とするところは、セラミック素子表面にめっき被膜が付
着したり、外部電極とセラミック素子の間にめっき液が
浸入したりする恐れがなく、歩留りよく製造でき、耐薬
品性、耐腐食性に優れたチップ型電子部品及びその製造
方法を提供することにある。

【０００９】

【発明の開示】請求項１に記載のチップ型電子部品は、
セラミック素子の外部電極形成領域にガラス材料を含有
する下地電極層が形成され、少なくともこの下地電極層
と重なる領域にガラス被膜が形成され、前記下地電極層
の上にガラス被膜を介してガラス材料を含有する外側電
極層が形成され、前記下地電極層と前記外側電極層の間
に介在するガラス被膜に分散させられた導電材料により
前記下地電極層と前記外側電極層が導通させられたもの
である。なお、ガラス被膜は、必ずしもセラミック素子
の全体に設ける必要はない。

【００１０】請求項１に記載のチップ型電子部品によれ
ば、下地電極層と外側電極層との間にガラス層を形成し
ているので、このガラス被膜を下地電極層よりも外に広
げることにより、下地電極層の縁をガラス被膜により覆
って塞ぐことができる。よって、外部電極とセラミック
素子の間からめっき液等の薬品が浸入するのを防止する
ことができる。さらに、ガラス被膜を外部電極よりも外
側にも形成することにより、ガラス被膜で覆われた領域
のセラミック素子を保護することができ、チップ型電子
部品の耐薬品性、耐腐食性を高めることができる。

【００１１】ガラス材料を含んだ下地電極層とガラス材
料を含んだ外側電極層とはガラス被膜を挟んでいるの
で、熱処理によって下地電極層、ガラス被膜及び外側電
極層からなる外部電極を強固に一体化させることができ
る。さらに、ガラス被膜は外部電極の領域では導電化さ
れているので、ガラス被膜を挟んでいる下地電極層と外
側電極層とは導電化されたガラス被膜によって導通させ
られており、外部電極を電気的にも一体化することがで
きる。また、外部電極以外の領域ではガラス材料を絶縁
性のまま保持することにより、めっき処理をする場合で
も、外部電極以外の領域でガラス被膜にめっき金属が付
着するのを防止することができる。

【００１２】請求項２に記載の実施態様は、請求項１に
記載したチップ型電子部品において、前記下地電極層及
びセラミック素子の表面全体にガラス被膜が形成された
ものである。

【００１３】請求項２に記載の実施態様では、セラミッ
ク素子全体をガラス被膜で覆っているので、ガラス被膜
に隙間や継ぎ目が生じることがなく、ガラス被膜によっ
てセラミック素子を確実に保護することができ、チップ
型電子部品の耐腐食性と耐薬品性をより一層高めること
ができる。また、例えば溶融したガラス材料中に下地電
極層を形成されたセラミック素子を浸けることにより、
簡単にガラス被膜を形成することができる。

【００１４】請求項３に記載の実施態様は、請求項１又
は２に記載したチップ型電子部品において、前記外側電
極層でのガラス材料の含有率を前記下地電極層のガラス
材料の含有率よりも少なくしたものである。

【００１５】請求項３に記載の実施態様では、下地電極
層のガラス材料の含有率を外側電極層よりも多くしてい
るから、下地電極層とセラミック素子との接合強度及び
密着強度を高くすることができ、外部電極の耐剥離性を
高くできる。また、外側電極層のガラス材料の含有率を
下地電極層よりも少なくしているから、外部電極にめっ
き処理を施す場合に外部電極のめっき付着性を良好にす
ることができる。

【００１６】請求項４に記載の実施態様は、請求項３に
記載したチップ型電子部品において、前記下地電極層の
ガラス材料の含有率が５重量％以上１５重量％以下、前
記外側電極層のガラス材料の含有率が０.２重量％以上
５重量％以下で形成されたものである。

【００１７】下地電極層でのガラス材料の含有率が５重
量％より少ない場合には、セラミック素子との固着力が
低下しセラミック素子との密着強度を確保することが困
難となる。一方、上記含有率が１５重量％より多い場合
は内部電極との接触抵抗が大きく電極としての機能が低
下する。よって、下地電極層においては、ガラス材料の
含有率は５重量％以上１５重量％以下の範囲とすること
が望ましく、それによって、セラミック素子との接合力
が高く、内部電極との接触抵抗が低い外部電極を形成す
ることができる。

【００１８】また、外側電極層でのガラス材料の含有率
が０.２重量％より少ない場合、ガラス被膜との固着力
が低下しガラス被膜との密着強度を確保するのが困難と
なる。一方、ガラス材料の含有率が５重量％より多くな
ると、外側電極層の導電抵抗が大きくなり、外側電極層
の外側にめっき処理を施しにくくなる。よって、外側電
極層においては、ガラス材料の含有率は０.２重量％以
上５重量％以下が望ましい。

【００１９】請求項５に記載したチップ型電子部品の製
造方法は、セラミック素子の外部電極形成領域にガラス
材料を含有する下地電極層を形成し、少なくとも当該下
地電極層と重なる領域にガラス被膜を形成し、ガラス被
膜を介して前記下地電極層の外側にガラス材料を含有す
る外側電極層を形成し、熱処理を施して前記下地電極層
又は前記外側電極層に含まれる導電材料を前記ガラス被
膜に拡散させることにより、前記下地電極層と前記外側
電極層の間に介在するガラス被膜を導電化させることを
特徴とする。

【００２０】請求項５に記載したチップ型電子部品の製
造方法では、下地電極層と外側電極層に含まれる導電材
料を熱処理によって前記下地電極層と前記外側電極層に
挟まれた部分のガラス被膜に拡散させているので、熱処
理によりガラス被膜を介して下地電極層と外側電極層を
一体化させる際、同時に下地電極層及び外側電極層の導
電材料がガラス被膜に拡散してガラス被膜を部分的に導
電化させ、下地電極層及び外側電極層を導通させ、外部
電極の機能を実現することができる。しかも、下地電極
層及び外側電極層の導電材料をガラス被膜に拡散させる
ことにより、外部電極領域のみにおいてガラス被膜を選
択的に導電化させることができる。よって、簡単な方法
により本発明のチップ型電子部品を製造することができ
る。

【００２１】

【発明の実施の形態】（一実施形態）図１は、本発明の
一実施形態によるチップ型電子部品の断面図であって、
酸化亜鉛系積層チップバリスタを示している。これは、
セラミック素子１の内部電極２が露出した端面に外部電
極１０が形成されたチップ型電子部品である。セラミッ
ク素子１の内部電極２が露出した端面にＡｇ又はＡｇＰ
ｄにガラスフリットを含有させた下地電極層３が形成さ
れている。ガラスフリットは下地電極層３に対して５重
量％以上１５重量％以下の含有率である。その下地電極
層３とセラミック素子１の表面全体にガラス被膜４が形
成されている。セラミック素子１はその表面に形成され
たガラス被膜４によって保護されている。

【００２２】そして、前記下地電極層３の外側にガラス
被膜４を隔てて、Ａｇ又はＡｇＰｄにガラスフリットを
含有させた外側電極層５が形成されている。ガラスフリ
ットは外側電極層５に対して０.２重量％以上５重量％
以下の含有率である。後述のように、前記下地電極層３
と外側電極層５に含まれる導電材料のＡｇ又はＡｇＰｄ
がガラス被膜４に拡散されることにより前記下地電極層
３及び外側電極層５に挟まれた部分が導電化され導電領
域４ｂとなっている。つまり、ガラス被膜４は、一体性
ないし連続性を保ちながらセラミック素子１を保護する
絶縁領域４ａと電極を形成する導電領域４ｂとに分れて
いる。さらに、外側電極層５の外側には、必要に応じて
図２に示すように半田付けを容易にするために外側めっ
き層６が形成される。

【００２３】（製造方法）上記酸化亜鉛系積層チップバ
リスタの製造工程の流れを図３に示す。以下、図３に従
って説明をする。素原料としてＺｎＯ、ＢｉＯ等を含む
混合材料に有機バインダー及び分散剤、可塑剤等を添加
し、よく混練してシート成形用スラリーを作製する（Ｐ
１）。このシート成形用スラリーを原料槽に注入し、ド
クターブレード法により前記スラリーを任意の厚みのセ
ラミックグリーンシートに成形し（Ｐ２）、所定の大き
さの矩形に打ち抜く（Ｐ３）。上記セラミックグリーン
シート上面にＡｇ含有の内部電極ペーストを塗布し（Ｐ
４）、交互に積層し、圧着する。その後、セラミックグ
リーンシートの積層体をチップ状に切断する（Ｐ５）。
切断された上記積層体に熱処理を行ないバインダ及び水
分を蒸発させた後、脱脂する。その後、８００〜１００
０℃の温度で焼成し、セラミック素子１を得る（Ｐ
６）。ついで、焼成工程を経て得られたセラミック素子
１に外部電極１０を形成しチップ型電子部品とする。

【００２４】以下、図１及び図３に基づき、外部電極１
０の形成について実施工程を説明する。上記のようにし
てセラミック素子１を焼成した後、その内部電極２が露
出した端面に、Ａｇの含有率が９０重量％のＡｇＰｄに
硼珪酸塩系ガラスからなるガラスフリットを含有した導
電ペーストを塗布し、９００℃の温度で焼き付けて下地
電極層３を形成する（Ｐ７）。ここで、導電ペーストに
おけるガラスフリットの含有率は５重量％以上１５重量
％以下である。この後、下地電極層３及びセラミック素
子１の表面全体に０.５〜２.０重量％の硼珪酸塩系ガラ
スを含む絶縁性のガラス材料を塗布し、熱処理を施して
ガラス被膜４を焼き付ける（Ｐ８）。この状態を図４に
示す。セラミック素子１の表面のガラス被膜４はセラミ
ック素子１を保護し、セラミック素子１の特性低下を抑
制する。

【００２５】下地電極層３に重なる部分において上記ガ
ラス被膜４の外側にＡｇ又はＡｇＰｄに硼珪酸塩系ガラ
スからなるガラスフリットを含有させ、ガラスフリット
の含有率が０.２重量％以上５重量％以下である導電ペ
ーストを塗布し、６００〜９００℃の温度で焼き付けて
外側電極層５を形成する（Ｐ９）。このとき、図１に示
すように、セラミック素子１の表面を覆っている領域で
は、ガラス被膜４は均一な絶縁領域４ａのままに保た
れ、セラミック素子１を保護してチップ型電子部品の特
性低下を抑制する。

【００２６】このとき同時に、下地電極層３と外側電極
層５に含まれる導電材料であるＡｇ又はＰｄは熱処理に
よってガラス被膜４へ拡散してガラス被膜４を導電化す
る。この結果、下地電極層３と外側電極層５の間の領域
のガラス被膜４が導電化して導電領域４ｂとなる。この
結果、ガラス被膜４の導電領域４ｂが下地電極層３と外
側電極層５を導通させ、外部電極１０全体を導電体とす
ることができる。また、下地電極層３及び外側電極層５
のガラス成分がガラス被膜４（導電領域４ｂ）と溶融し
て一体化することにより、外部電極１０が一体に接合さ
れて剥離する恐れがなくなる。この後、必要に応じて、
図２に示すように外側電極層５の外側に、ＮｉとＳｎ、
又はＮｉと半田、又は半田のみで電解めっきを行なって
めっき層６を形成し、外部電極１０の半田付け性を良好
にする（Ｐ１０）。

【００２７】ガラス被膜４は、セラミック素子１の保護
とめっき成長の抑制のため、少なくとも酸やアルカリ等
によって侵される恐れのある領域に設ける必要がある
が、ガラス被膜４を形成する作業の簡易さとセラミック
素子１を保護する効果を考慮すれば、セラミック素子表
面全面に形成するのが望ましい。

【００２８】また、Ａｇ、ＡｇＰｄの他に、Ａｕ、Ｐ
ｔ、Ｐｄ等の導電材料に５重量％以上１５重量％以下の
含有率になるようにガラスフリットを含有させた導電ペ
ーストを塗布し、焼付けを行なうことで下地電極層３を
形成してもよい。同様にＡｇ、ＡｇＰｄの他に、Ａｕ、
Ｐｔ、Ｐｄ等の導電材料に０.２重量％以上５重量％以
下の含有率になるようにガラスフリットを含有させた導
電ペーストを塗布し、焼付けを行なうことで外側電極層
５を形成してもよい。このような場合にあっては、Ａ
ｕ、Ｐｔ、Ｐｄ等の導電材料が下地電極層３と外側電極
層５に挟まれる部分のガラス被膜４に拡散し導電領域４
ｂを形成し電極としての導電機能を得ることになる。

【００２９】本実施形態では、外側電極層５と比較して
下地電極層３のガラスフリットの含有率を多くすること
でセラミック素子１と下地電極層３との密着強度が増大
し、外部電極１０がセラミック素子１から剥離しにくく
なる。その際、下地電極層３に対してガラスフリットの
含有率が５重量％に満たない場合、セラミック素子１と
の密着強度が低下する。また、上記含有率が１５重量％
を超える場合には下地電極層３全体の比抵抗が増大し、
内部電極２の露出面との接触抵抗が増大し、電極として
の導電機能が低下する。よって、ガラスフリットの含有
率を５重量％以上１５重量％以下の範囲で下地電極層３
を形成するのが望ましい。

【００３０】また、下地電極層３と比較して外側電極層
５のガラスフリットの含有率を少なくすることにより、
外側電極層５の半田付け性（めっき層６を形成せず、直
接外側電極層５を半田付けする場合）やめっき付着性
（めっき層６を形成する場合）及び半田付け性を良好に
することができる。その際、外側電極層５に対してガラ
スフリットの含有率が０.２重量％に満たない場合に
は、ガラス被膜４との密着強度が低下する。また、上記
含有率が５重量％を超える場合には、外側電極層５の比
抵抗が増大し、めっき金属の析出速度が遅くなる。よっ
て、外側電極層５に含まれるガラスフリットの含有率
は、０.２重量％以上５重量％以下の範囲が望ましい。

【００３１】通常、積層チップバリスタのようなチップ
型電子部品においては、外部電極のガラス組成が多いと
外部電極に電解めっきを施すことが困難になり、逆にガ
ラス組成が少ないと外部電極がセラミック素子から剥離
し易くなる。しかし、本実施形態の積層チップバリスタ
では、外部電極１０の内層（下地電極層３）でガラス組
成を多くし、外層（外側電極層５）で少なくすることに
より、この問題を解決している。また、外部電極１０を
３層構造にすることにより、容易にガラス組成を変化さ
せることができる。

【００３２】また、セラミック素子１の表面に形成され
たガラス被膜４の絶縁領域４ａは、セラミック素子１の
表面が露出しないように覆って保護しており、セラミッ
ク素子１の耐薬品性及び耐腐食性を向上させている。よ
って、外部電極１０にめっき層６を形成する場合でも、
めっき処理工程においてチップ型電子部品が特性劣化す
る恐れがない。また、外部電極１０の領域外ではガラス
被膜４は絶縁性を保持しているので、チップ型電子部品
の実装工程等において、外部電極以外の部分に半田が付
着して短絡事故を起こす恐れもない。

【００３３】また、ガラス被膜４はセラミック素子１の
全体に形成されているので、ガラス被膜４の導電領域４
ｂと絶縁領域４ａとの間に隙間や継ぎ目が生じることが
なく、そこからめっき液等が浸入することもなく、高い
耐腐食性と耐薬品性を得ることができる。特に、導電領
域４ｂを導電材料の拡散によって形成しているので、ガ
ラス被膜４の導電領域４ｂと絶縁領域４ａとを別々に形
成することなく、ガラス被膜４全体を一度に形成するこ
とができる。

【００３４】（実施例）ここで本発明の効果を確認する
ため、図１に示す実施例の酸化亜鉛系積層チップバリス
タと、図５に示すような、セラミック素子１１の内部電
極１２の露出した端面に下地電極層１３を形成した後、
セラミック素子１１及び下地電極層１３の表面をガラス
保護膜１４で覆った形態の比較例の酸化亜鉛系積層チッ
プバリスタをそれぞれ所定個数分製作し、これら２種類
のチップバリスタの表面にＮｉとＳｎの電解めっきを行
なった。

【００３５】規定のめっき厚（Ｎｉめっき被膜：１〜２
μｍ、Ｓｎめっき被膜：３〜５μｍ）を得るため、比較
例及び実施例ともに一定時間の電解めっきを行ない、そ
れぞれのチップバリスタに形成されたＮｉめっき被膜及
びＳｎめっき被膜の膜厚を測定し、その平均値及びめっ
き成長不良率を算出した結果を表１に示す。

【００３６】

【表１】

【００３７】表１から分かるように、比較例ではガラス
保護膜１４のためにめっき付け性が悪く、実施例の半分
以下のめっき厚しか得られなかった。また、比較例で
は、全数が規定膜厚に達せず、めっき成長不良率が１０
０％であった。これに対し、実施例では、全数が規定膜
厚に達し、めっき成長不良率が０％であった。このよう
に当該実施例によれば、品質の良好な積層チップバリス
タを歩留りよく製作できることがわかる。

【図面の簡単な説明】

【図１】本発明の一実施形態である酸化亜鉛系積層チッ
プバリスタの断面図である。

【図２】本発明の別な実施形態である酸化亜鉛系積層チ
ップバリスタの断面図である。

【図３】同上の実施形態の積層チップバリスタの製造工
程の流れを示す図である。

【図４】同上の実施形態である酸化亜鉛系積層チップバ
リスタの製造工程においてガラス被膜を形成し熱処理を
施した後の状態を示す断面図である。

【図５】比較例を示す断面図である。

【図６】従来例を示す断面図である。

【図７】別な従来例を示す断面図である。

【符号の説明】

１積層セラミック素子２内部電極３下地電極層４ガラス被膜４ａガラス被膜（絶縁領域）４ｂガラス被膜（導電領域）５外側電極層１０外部電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者小松裕京都府長岡京市天神二丁目26番10号株式会社村田製作所内 (72)発明者森本正士京都府長岡京市天神二丁目26番10号株式会社村田製作所内Ｆターム(参考） 5E001 AB03 AC04 AC09 AF03 AG00 AH01 AH07 AJ03 AJ04 5E034 CA01 CB01 CC03 DA02 DB14 DC01 DC03 DC06 DC09

Claims

【特許請求の範囲】

【請求項１】セラミック素子の外部電極形成領域にガ
ラス材料を含有する下地電極層が形成され、少なくとも
この下地電極層と重なる領域にガラス被膜が形成され、
前記下地電極層の上にガラス被膜を介してガラス材料を
含有する外側電極層が形成され、前記下地電極層と前記
外側電極層の間に介在するガラス被膜に分散させられた
導電材料により前記下地電極層と前記外側電極層が導通
させられたチップ型電子部品。
【請求項２】前記下地電極層及びセラミック素子の表
面全体にガラス被膜が形成されることを特徴とする、請
求項１に記載のチップ型電子部品。
【請求項３】前記外側電極層でのガラス材料の含有率
が前記下地電極層のガラス材料の含有率よりも少ないこ
とを特徴とする、請求項１又は２に記載のチップ型電子
部品。
【請求項４】前記下地電極層でのガラス材料の含有率
が５重量％以上１５重量％以下とし、前記外側電極層で
のガラス材料の含有率が０.２重量％以上５重量％以下
としたことを特徴とする、請求項３に記載のチップ型電
子部品。
【請求項５】セラミック素子の外部電極形成領域にガ
ラス材料を含有する下地電極層を形成し、少なくとも当
該下地電極層と重なる領域にガラス被膜を形成し、ガラ
ス被膜を介して前記下地電極層の外側にガラス材料を含
有する外側電極層を形成し、熱処理を施して前記下地電
極層又は前記外側電極層に含まれる導電材料を前記ガラ
ス被膜に拡散させることにより、前記下地電極層と前記
外側電極層の間に介在するガラス被膜を導電化させるこ
とを特徴とするチップ型電子部品の製造方法。