JPWO2019073762A1

JPWO2019073762A1 - 積層電子部品の製造方法

Info

Publication number: JPWO2019073762A1
Application number: JP2019547963A
Authority: JP
Inventors: 剣矢内; 朋一山口; 裕司山岸; 武藤　直樹; 直樹武藤; 沙也佳松本; 臼井　良輔; 良輔臼井
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2017-10-11
Filing date: 2018-09-19
Publication date: 2020-09-17
Anticipated expiration: 2038-09-19
Also published as: JP7394292B2; US20220310291A1; US20200194151A1; JP2022166301A; WO2019073762A1; CN110945605B; US11387023B2; CN110945605A; JP7361250B2

Abstract

半導体セラミック層と内部電極とを交互に積層した焼結体を得る。焼結体の側面に内部電極に接続された第１の外部電極を形成する。第１の外部電極を形成した焼結体全体にガラスコーティングを行なう。ガラスコーティングを行なった焼結体の側面に第２の外部電極を形成する。この方法により積層電子部品では、内部電極と外部電極との電気的接続を安定なものとすることができる。

Description

本発明は、各種電子機器に用いられる積層電子部品の製造方法に関する。

近年表面実装用の電子部品には、積層セラミックコンデンサや積層セラミックバリスタ他様々な電子部品がある。これらの電子部品のサイズが小さい場合は特に問題が起こらないが、大容量あるいは大電流対応等により電子部品のサイズが大きくなってくると、回路基板材料とセラミックの線膨張率の差により機械応力が発生し、電子部品が破壊に至る可能性がある。そのため従来の電子部品では、電子部品の両端面の外部電極に金属板を加工してなるリード端子を取り付け、このリード端子を介して回路基板に実装することが行なわれている。

上記の電子部品に類似の従来の電子部品が、例えば、特許文献１に開示されている。

特開２０００−３０６７６４号公報

図１Ａは実施の形態における積層電子部品の斜視図である。図１Ｂは図１Ａに示す積層電子部品の線１Ｂ−１Ｂにおける断面図である。図２は実施の形態における積層電子部品の製造方法を示す断面図である。図３は実施の形態における積層電子部品の製造方法を示す断面図である。図４は実施の形態における積層電子部品の製造方法を示す断面図である。図５は実施の形態における積層電子部品の製造方法を示す断面図である。図６は実施の形態における積層電子部品の製造方法を示す断面図である。図７は実施の形態における積層電子部品の製造方法を示す断面図である。図８は実施の形態における積層電子部品の製造方法を示す断面図である。

図１Ａは実施の形態における積層電子部品１０００の斜視図である。図１Ｂは図１Ａに示す積層電子部品１０００の線１Ｂ−１Ｂにおける断面図である。実施の形態においては、積層電子部品１０００は積層セラミックバリスタである。

積層電子部品１０００は、焼結体１１と、焼結体１１上に設けられた絶縁層１５と、焼結体１１上に設けられた外部電極１３Ａ、１３Ｂと、外部電極１３Ａ上に設けられた外部電極１４Ａと、外部電極１３Ｂ上に設けられた外部電極１４Ｂと、外部電極１４Ａ上に設けられためっき層１６Ａと、外部電極１４Ｂ上に設けられためっき層１６Ｂと、めっき層１６Ａ上に設けられた接合材１８Ａと、めっき層１６Ｂ上に設けられた接合材１８Ｂと、接合材１８Ａでめっき層１６Ａすなわち外部電極１４Ａに接合するリード端子１７Ａと、接合材１８Ｂでめっき層１６Ｂすなわち外部電極１４Ｂに接合するリード端子１７Ｂとを備える。焼結体１１は、互いに交互に積層された複数の絶縁層２２と内部電極１２Ａ、１２Ｂとを備える。焼結体１１は、内部電極１２Ａが露出する側面１１Ａと、内部電極１２Ｂが露出する側面１１Ｂと、側面１１Ａ、１１Ｂに繋がる実装面１１Ｃと、側面１１Ａ、１１Ｂに繋がりかつ実装面１１Ｃの反対側の対面１１Ｄと、側面１１Ａ、１１Ｂと実装面１１Ｃと対面１１Ｄとに繋がる表面１１Ｅと、側面１１Ａ、１１Ｂと実装面１１Ｃと対面１１Ｄとに繋がりかつ表面１１Ｅの反対側の表面１１Ｆとを有する。絶縁層１５は焼結体１１の実装面１１Ｃと対面１１Ｄと表面１１Ｅ、１１Ｆ上に設けられている。積層電子部品１０００は回路基板等の実装物２００１にリード端子１７Ａ、１７Ｂが接続されることにより実装物２００１に実装されるように構成されている。

積層電子部品１０００の製造方法を以下に説明する。図２から図８は積層電子部品１０００の製造方法を説明するための断面図である。

酸化亜鉛に酸化ビスマス等を添加し、可塑剤、バインダ等を混合して得られた混合材料をシート形状に成形して複数のグリーンシート１２２を形成する。銀粉にバインダ等を混ぜて内部電極用ペースト１１２を形成する。複数のグリーンシート１２２に内部電極用ペースト１１２を印刷してグリーンシート１２２と内部電極用ペースト１１２とが交互に配列されるように積層した後、個片化することにより図２に示す複数の積層体１１１を形成する。複数の積層体１１１を約９００℃で焼成することにより複数の焼結体１１を得る。その際、グリーンシート１２２と内部電極用ペースト１１２とは同時に焼成されそれぞれ絶縁層２２と内部電極１２Ａ、１２Ｂとなる。複数の焼結体１１を研磨剤と混ぜて攪拌して面取りすることにより、焼結体１１の角部の面取りを行なうとともに、内部電極１２Ａ、１２Ｂを焼結体１１の互いに反対側の側面１１Ａ、１１Ｂにそれぞれ露出させる。これにより図２に示す焼結体１１が得られる。内部電極１２Ａは側面１１Ｂには露出しておらず、内部電極１２Ｂは側面１１Ａに露出していない。焼結体１１の大きさは、幅約７ｍｍ、長さ約９ｍｍ、高さ約３ｍｍとなっている。

銀粉にバインダ等を混ぜて得られる導体ペーストを準備する。次に内部電極１２Ａが露出した側面１１Ａが揃いかつ内部電極１２Ｂが露出した側面１１Ｂが揃いうように複数の焼結体１１を整列させ、露出した内部電極１２Ａ、１２Ｂをそれぞれ覆うように焼結体１１の側面１１Ａ、１１Ｂに導体ペーストを印刷し、約８００℃で焼成することにより外部電極１３Ａ、１３Ｂを形成することにより中間部品１００１を得る。その際に、側面１１Ａ、１１Ｂから露出した内部電極１２Ａ、１２Ｂに外部電極１３Ａ、１３Ｂを直接的に接触するように形成するので、内部電極１２Ａ、１２Ｂと外部電極１３Ａ、１３Ｂとの電気的接続を安定なものとすることができる。外部電極１３Ａ、１３Ｂの厚さは約２０μｍとなっている。内部電極１２Ａ、１２Ｂどうしに挟まれた絶縁層２２の領域は、積層電子部品１０００の電気的特性を決定する。外部電極１３Ａ、１３Ｂに銀粉にバインダ等を混ぜた導体ペーストを用いているので、導体である銀粉以外の誘電体等の積層電子部品１０００の電気的特性に影響する余計なものがこの領域に拡散することを防ぎ、電気的特性を安定化することができる。

図４に示すように、例えばサブミクロンサイズのシリカ粉末５０２と、シリカ粉末５０２が分散する媒体液５０３とよりなるシリカ粉末５０２の懸濁液であるガラスコーティング用のコーティング液５０１を準備する。次に、図４に示すように、外部電極１３Ａ、１３Ｂが形成された焼結体１１である中間部品１００１をコーティング液５０１に漬け、中間部品１００１全体をガラスコーティングする。このとき、外部電極１３Ａ、１３Ｂの表面と焼結体１１の表面１１Ｃ〜１１Ｆ（図１Ａと図１Ｂ参照）にシリカ粉末５０２が付着する。このあと、全体をガラスコーティングされた中間部品１００１を約９００℃で熱処理することにより図５に示す中間部品１００２を形成する。焼結体１１の酸化亜鉛の素体すなわち表面１１Ｃ〜１１Ｄに付着したシリカ粉末５０２は絶縁層２２の酸化亜鉛の亜鉛と反応して焼結体１１の表面１１Ｃ〜１１Ｄの全体に安定な絶縁層１５を形成する。このような安定な絶縁層１５を外部電極１３Ａ、１３Ｂ以外の外部電極１３Ａ、１３Ｂから露出する表面１１Ｃ〜１１Ｄの全体に形成することにより、信頼性に優れた積層電子部品１０００を得ることができる。図５に示す中間部品１００２では、外部電極１３Ａ、１３Ｂの表面にはシリカが付着してシリカ層５１Ａ、５１Ｂがそれぞれ形成されている。

銀粉とガラスフリットにバインダ等を混ぜて得られる混合ペーストを準備する。次に、外部電極１３Ａが形成された側面が揃いかつ外部電極１３Ｂが形成された側面が揃うように複数の焼結体１１すなわち中間部品１００２を整列させ、外部電極１３Ａ、１３Ｂが露出しないように外部電極１３Ａ、１３Ｂを完全に覆うように外部電極１３Ａ、１３Ｂに混合ペーストを塗布し、約７００℃で焼成することにより図６に示す外部電極１４Ａ、１４Ｂを形成する。外部電極１４Ａ、１４Ｂは外部電極１３Ａ、１３Ｂよりも大きな面積を有し、外部電極１３Ａ、１３Ｂの周囲をそれぞれ囲む。このとき、外部電極１３Ａ、１３Ｂの表面に付着したシリカ層５１Ａ、５１Ｂのシリカの一部は混合ペーストすなわち外部電極１４Ａ、１４Ｂ中のガラスフリットに拡散する。これにより、外部電極１３Ａ、１３Ｂが外部電極１４Ａ、１４Ｂに確実に電気的接続される。混合ペーストを塗布する方法としては、印刷工法を用いることが好ましいが、ディップ工法を用いてもかまわない。但しこの場合も中間部品１００２のほぼ側面のみに塗布することが好ましい。外部電極１４Ａ、１４Ｂを形成するためにガラスフリット入りの銀ペーストを用いているので、外部電極１４Ａ、１４Ｂは外部電極１３Ａ、１３Ｂとおよび焼結体１１とに十分な強度で固着することができる。

次に電気めっきにより、外部電極１４Ａ、１４Ｂ上にめっき層１６Ａ、１６Ｂをそれぞれ形成することで図７に示す個別部品１００３を形成する。めっき層１６Ａ（１６Ｂ）は、外部電極１４Ａ（１４Ｂ）上に形成されたニッケルめっき層と、ニッケルめっき層上に形成された錫めっき層とよりなる二層構造を有する。実施の形態では、ニッケルめっき層の厚さは約３μｍであり、錫めっき層の厚さは約５μｍである。

鉄またはリン青銅の板を所定の形状に打ち抜いた後、Ｌ字状に折り曲げることによりリード端子１７Ａ、１７Ｂを準備する。リード端子１７Ａ、１７Ｂにはニッケルおよび錫のめっき層が形成され、外部電極１４Ａ、１４Ｂと当接する領域にははんだ等の接合材より接合層１８Ａ、１８Ｂがそれぞれ設けられている。次に、図８に示すように、めっき層１６Ａ、１６Ｂすなわち外部電極１４Ａ、１４Ｂにリード端子１７Ａ、１７Ｂをそれぞれ接続する。リード端子１７Ａ、１７Ｂを外部電極１４Ａ、１４Ｂと接合層１８Ａ、１８Ｂを当接させ、レーザ等で加熱して接合層１８Ａ、１８Ｂのはんだを溶かし、外部電極１４Ａ、１４Ｂにリード端子１７Ａ、１７Ｂを接続し、リード端子付の積層電子部品１０００を得ることができる。外部電極１３Ａ、１３Ｂと外部電極１４Ａ、１４Ｂを印刷で形成したことによりリード端子１７Ａ、１に接する外部電極１４Ａ、１４Ｂ（めっき層１６Ａ、１６Ｂ）の表面を平坦にすることができ、接合層１８Ａ、１８Ｂをリード端子１７Ａ、１７Ｂに沿って焼結体１１の側面１１Ａ、１１Ｂから実装面１１Ｃを超えて実装物２００１に向かって濡れ広げることができる。このように構成することにより、リード端子１７Ａ、１７Ｂ側からの応力を分散することができ、積層電子部品１０００の信頼性をさらに向上させることができる。

図７と図８に示す個別部品１００３は、積層電子部品１０００が回路基板等の実装物２００１（図１Ｂ参照）に実装されているときに実装物２００１に対向する実装面５３Ｃと、実装面５３Ｃと反対側の対面５３Ｄとを有する。リード端子１７Ａ、１７Ｂを外部電極１４Ａ、１４Ｂに接続する場合、個別部品１００３の対面５３Ｄを下にして基準面５４に当接するように配置し、リード端子１７Ａ、１７Ｂの端部１１７Ａ、１１７Ｂを基準面５４に当接させて対面５３Ｄと位置あわせした状態でリード端子１７Ａ、１７Ｂを外部電極１４Ａ、１４Ｂに接続する。上記方法により形成した外部電極１４Ａ、１４Ｂは個別部品１００３の対面５３Ｄにほとんどつかないようにすることができる。したがって上記の位置合せにより、リード端子１７Ａ、１７Ｂの取り付け位置を安定させることができ、積層電子部品１０００を高精度に容易に実装物２００１に実装でき実装性を向上させることができる。

上述の従来の電子部品では、リード端子を取り付けるときに位置ずれが発生すると、回路基板に実装するときに以下の問題が発生する。従来のリード端子付の面実装の電子部品は、通常の面実装用の部品にリード端子を取り付けたものであり、これらの電子部品では回路基板に実装するために、電子部品の実装面に電極がディップ等の方法によって形成される。したがって、実装面以外に上面、側面等の電子部品の他の面にも電極が形成されている。この電子部品の外形を基準にしてリード端子を取り付けようとすると、電極の厚さばらつきによって、位置ずれが生じる場合がある。

実施の形態における積層電子部品１０００は、上述のように、高精度に容易に実装物２００１に実装でき実装性を向上させることができる。

リード端子１７Ａ、１７Ｂを位置決めする際に、個別部品１００３のうち実装面５３Ｃの反対側で実装面５３Ｃから最も遠い部分を基準面５４に当接させる。図８に示す個別部品１００３ではめっき層１６Ａ、１６Ｂが基準面５４に当接している。実施の形態では、焼結体１１のバラつきによるリード端子１７Ａ、１７Ｂの位置のばらつきを確実に抑えるためには、外部電極１４Ａ、１４Ｂに比べて絶縁層１５が実装面５３Ｃの反対側で実装面５３Ｃからより遠いことが好ましい。

１１焼結体
１２Ａ，１２Ｂ内部電極
１３Ａ，１３Ｂ外部電極（第１の外部電極）
１４Ａ，１４Ｂ外部電極（第２の外部電極）
１５絶縁層
１６Ａ，１６Ｂめっき層
１７Ａ，１７Ｂリード端子
１８Ａ，１８Ｂ接合層

セラミック層と内部電極とを交互に積層した焼結体を得る。焼結体の側面に内部電極に接続された第１の外部電極を形成する。第１の外部電極を形成した焼結体全体にガラスコーティングを行なう。ガラスコーティングを行なった焼結体の側面に第２の外部電極を形成する。この方法により積層電子部品では、内部電極と外部電極との電気的接続を安定なものとすることができる。

銀粉にバインダ等を混ぜて得られる導体ペーストを準備する。次に内部電極１２Ａが露出した側面１１Ａが揃いかつ内部電極１２Ｂが露出した側面１１Ｂが揃うように複数の焼結体１１を整列させ、露出した内部電極１２Ａ、１２Ｂをそれぞれ覆うように焼結体１１の側面１１Ａ、１１Ｂに導体ペーストを印刷し、約８００℃で焼成することにより外部電極１３Ａ、１３Ｂを形成することにより中間部品１００１を得る。その際に、側面１１Ａ、１１Ｂから露出した内部電極１２Ａ、１２Ｂに外部電極１３Ａ、１３Ｂを直接的に接触するように形成するので、内部電極１２Ａ、１２Ｂと外部電極１３Ａ、１３Ｂとの電気的接続を安定なものとすることができる。外部電極１３Ａ、１３Ｂの厚さは約２０μｍとなっている。内部電極１２Ａ、１２Ｂどうしに挟まれた絶縁層２２の領域は、積層電子部品１０００の電気的特性を決定する。外部電極１３Ａ、１３Ｂに銀粉にバインダ等を混ぜた導体ペーストを用いているので、導体である銀粉以外の誘電体等の積層電子部品１０００の電気的特性に影響する余計なものがこの領域に拡散することを防ぎ、電気的特性を安定化することができる。

図４に示すように、例えばサブミクロンサイズのシリカ粉末５０２と、シリカ粉末５０２が分散する媒体液５０３とよりなるシリカ粉末５０２の懸濁液であるガラスコーティング用のコーティング液５０１を準備する。次に、図４に示すように、外部電極１３Ａ、１３Ｂが形成された焼結体１１である中間部品１００１をコーティング液５０１に漬け、中間部品１００１全体をガラスコーティングする。このとき、外部電極１３Ａ、１３Ｂの表面と焼結体１１の表面１１Ｃ〜１１Ｆ（図１Ａと図１Ｂ参照）にシリカ粉末５０２が付着する。このあと、全体をガラスコーティングされた中間部品１００１を約９００℃で熱処理することにより図５に示す中間部品１００２を形成する。焼結体１１の酸化亜鉛の素体すなわち表面１１Ｃ〜１１Ｆに付着したシリカ粉末５０２は絶縁層２２の酸化亜鉛の亜鉛と反応して焼結体１１の表面１１Ｃ〜１１Ｆの全体に安定な絶縁層１５を形成する。このような安定な絶縁層１５を外部電極１３Ａ、１３Ｂ以外の外部電極１３Ａ、１３Ｂから露出する表面１１Ｃ〜１１Ｆの全体に形成することにより、信頼性に優れた積層電子部品１０００を得ることができる。図５に示す中間部品１００２では、外部電極１３Ａ、１３Ｂの表面にはシリカが付着してシリカ層５１Ａ、５１Ｂがそれぞれ形成されている。

鉄またはリン青銅の板を所定の形状に打ち抜いた後、Ｌ字状に折り曲げることによりリード端子１７Ａ、１７Ｂを準備する。リード端子１７Ａ、１７Ｂにはニッケルおよび錫のめっき層が形成され、外部電極１４Ａ、１４Ｂと当接する領域にははんだ等の接合材により接合層１８Ａ、１８Ｂがそれぞれ設けられている。次に、図８に示すように、めっき層１６Ａ、１６Ｂすなわち外部電極１４Ａ、１４Ｂにリード端子１７Ａ、１７Ｂをそれぞれ接続する。リード端子１７Ａ、１７Ｂを外部電極１４Ａ、１４Ｂと接合層１８Ａ、１８Ｂを当接させ、レーザ等で加熱して接合層１８Ａ、１８Ｂのはんだを溶かし、外部電極１４Ａ、１４Ｂにリード端子１７Ａ、１７Ｂを接続し、リード端子付の積層電子部品１０００を得ることができる。外部電極１３Ａ、１３Ｂと外部電極１４Ａ、１４Ｂを印刷で形成したことによりリード端子１７Ａ、１７Ｂに接する外部電極１４Ａ、１４Ｂ（めっき層１６Ａ、１６Ｂ）の表面を平坦にすることができ、接合層１８Ａ、１８Ｂをリード端子１７Ａ、１７Ｂに沿って焼結体１１の側面１１Ａ、１１Ｂから実装面１１Ｃを超えて実装物２００１に向かって濡れ広げることができる。このように構成することにより、リード端子１７Ａ、１７Ｂ側からの応力を分散することができ、積層電子部品１０００の信頼性をさらに向上させることができる。

Claims

交互に積層された半導体セラミック層と内部電極とを備えて、前記内部電極が露出する側面を有する積層体を準備するステップと、
前記積層体を焼成して、前記内部電極が露出する側面を有する焼結体を得るステップと、
前記焼結体の前記側面に前記内部電極に接続された第１の外部電極を形成するステップと、
前記形成された第１の外部電極を有する前記焼結体全体にガラスコーティングを行うことにより、絶縁層を前記焼結体の前記第１の外部電極から露出する表面に形成するステップと、
前記第１の外部電極上に第２の外部電極を形成するステップと、
を含む、積層電子部品の製造方法。
前記第１の外部電極を形成する前記ステップは、前記焼結体の前記側面に前記第１の外部電極を印刷工法により形成するステップを含む、請求項１に記載の積層電子部品の製造方法。
前記第２の外部電極を形成する前記ステップは、前記第１の外部電極上に前記第２の外部電極を印刷工法により形成するステップを含む、請求項２に記載の積層電子部品の製造方法。
前記第１の外部電極を形成する前記ステップは、前記焼結体の前記側面に銀を含有する導体ペーストを塗布するステップを含み、
前記第２の外部電極を形成する前記ステップは、銀とガラスフリットとを含有する混合ペーストを前記第１の外部電極に塗布するステップを含む、請求項１から３のいずれか１項に記載の積層電子部品の製造方法。
前記第２の外部電極を形成する前記ステップは、前記第１の外部電極に塗布された前記混合ペーストを焼き付けるステップをさらに含む、請求項４に記載の積層電子部品の製造方法。
前記絶縁層を形成する前記ステップは、シリカ粉末の懸濁液に前記形成された第１の外部電極を有する前記焼結体を漬けて前記ガラスコーティングを行うことにより、シリカが前記第１の外部電極の表面に残るように前記絶縁層を形成するステップを含み、
前記第２の外部電極を形成する前記ステップは、前記第１の外部電極のシリカが残る前記表面に前記混合ペーストを塗布するステップを含む、請求項４または５に記載の積層電子部品の製造方法。
前記第１の外部電極を形成する前記ステップは、前記塗布された導体ペーストを焼き付けるステップをさらに含む、請求項４から６のいずれか１項に記載の積層電子部品の製造方法。
前記第２の外部電極にリード端子を接続するステップをさらに含む、請求項１から７のいずれか１項に記載の積層電子部品の製造方法。
前記第２の外部電極を形成する前記ステップは、前記焼結体と前記絶縁層と前記第１の外部電極と前記第２の外部電極とを備えた個体部品を得るステップを含み、
前記個体部品は、前記積層電子部品が実装物に実装されているときに前記実装物に対向する実装面と、前記実装面の反対側の対面とを有し、
前記第２の外部電極に前記リード端子を接続するステップは、
前記個体部品の前記対面と、前記リード端子の端部とを位置あわせすることによって前記リード端子を位置決めするステップと、
前記位置決めしたリード端子を前記第２の外部電極に接続するステップと、
を含む、請求項８に記載の積層電子部品の製造方法。