JP6620413B2 - コンデンサおよびその製造方法 - Google Patents

Description

本発明は、積層セラミックコンデンサなどの外部電極構造およびその製造技術に関する。

積層セラミックコンデンサは大容量化や高周波特性などの電気的特性に優れる。

斯かる特性を持つ積層セラミックコンデンサはたとえば、シート状セラミック誘電体に内部電極を形成して交互に積層、焼結して素子を形成し、この素子体に露出させた内部電極の露出部に銅や銀などの外部電極層を形成する。この外部電極層は、内部電極の露出部と接地する銅などからなる下地電極層と、下地電極層上に形成される半田付けに有利な銀などからなる上地電極層から構成される。この外部電極層にはリード線などの外部端子が半田付けされ、該リード線によって基板に接続され、セラミックコンデンサを直接基板に載置され、外部電極層が基板に半田付けされることが知られている（例えば、特許文献１、特許文献２）。半田付けには一般に加熱を伴う。

実開昭６３−１２８７１３号公報 実開昭６２−６５８２４号公報

積層セラミックコンデンサの容量は内部電極の面積に比例し、その大容量化にはたとえば、内部電極の積層数を増加させ、または、１層あたりの内部電極の表面積を大きくすればよい。内部電極の積層数の増加や表面積の拡大はセラミックコンデンサが大型化することとなる。それに伴い、外部電極層の面積も大きくなる傾向になり、上地電極の塗布する面積も大きくなる。セラミックコンデンサはその製造工程において、外部電極層となる銅や銀などを塗布した後、焼き付けを行うことによって形成する。焼付け工程においては、セラミックコンデンサは高温度下に晒されることとなるが、セラミック誘電体と外部電極層を構成する金属、特に銀の熱膨張係数が異なるため、歪みが生じる。つまり、素子中のセラミック誘導体の熱膨張係数は外部電極層を構成する銀などの金属より小さく、焼付け処理などの高温度に晒されると、熱膨張係数差により、セラミック誘電体と外部電極との接地部分に歪みが生じ、セラミック誘電体にクラックが生じ易いという課題がある。

そこで、本発明の主たる目的は上記課題に鑑み、外部電極層の形態により加熱によるセラミック誘電体のクラックなどの製品劣化を防止することにある。

上記目的を達成するため、本発明のコンデンサの一側面によれば、内部電極と誘電体層とが交互に積層されたコンデンサ素子と、前記コンデンサ素子の縁面に形成され、前記内部電極に接続された第１の電極層と、前記第１の電極層の上にメッシュ状またはドット状に形成された第２の電極層と、前記メッシュ状またドット状の前記第２の電極層が形成されていない前記第１の電極層の表面に、酸化処理によって形成された酸化処理層とを備える。

上記コンデンサにおいて、前記第２の電極層に接続されたリード線を有し、この前記リード線の前記コンデンサ素子側の根元部分に前記酸化処理層があってよい。

上記目的を達成するため、本発明のコンデンサの製造方法の一側面によれば、内部電極と誘電体層とを複数層に積層してコンデンサ素子を形成する工程と、前記内部電極に接続される第１の電極層を前記コンデンサ素子の縁面部に形成する工程と、前記第１の電極層の上にメッシュ状またはドット状の第２の電極層を形成する工程と、前記メッシュ状またドット状の前記第２の電極層が形成されていない前記第１の電極層の表面に、酸化処理によって酸化処理層を形成する工程とを含めばよい。

本発明のコンデンサ又はその製造方法によれば、次の何れかの効果が得られる。

(1) 第２の電極層が分割して形成されることで、個々の第２の電極層の面積は小さくなる。そのため、個々の第２の電極層とセラミック誘電体の熱膨張による歪みは小さくなり、セラミック誘電体のクラックを抑制することができる。

(2) 製品劣化を防止でき、コンデンサの信頼性を高めることができる。

一実施の形態に係るコンデンサの断面を示す図である。 図１に示すコンデンサのIIａ−IIａ線断面およびIIｂ−IIｂ線断面を示す図である。 リード線接続前の素子およびIIIb−IIIb線断面を示す図である。 リード線接続面側から見たコンデンサおよびIVb −IVb 線断面を示す図である。 半田接続とクラック発生の関係および半田非着層の形成領域を示す図である。

〔一実施の形態〕

図１は、一実施の形態に係る積層セラミックコンデンサの断面を示している。この積層セラミックコンデンサ（以下、単に「コンデンサ」と称する）２は、本発明のコンデンサの一例であり、斯かる構成に本発明が限定されるものではない。

このコンデンサ２には一例として、長方形状の積層セラミックコンデンサ素子（以下、単に「素子」と称する）４が備えられている。

この素子４のたとえば、短手方向（Ｘ軸方向）の縁面部には、外部電極６の下地電極の一例として銅電極層６−１が形成され、この銅電極層６−１の上に外部電極６の上地電極の一例として銀電極層６−２が形成されている。銅電極層６−１が第１の電極層の一例であり、銀電極層６−２が第２の電極層の一例である。

各銀電極層６−２の表面部にはリード線８−１、８−２が配置され、半田１０によって銀電極層６−２に接続されている。

素子４には外面を被覆する外装樹脂層１６が設置されており、素子４、銅電極層６−１の縁部、銀電極層６−２およびリード線８−１、８−２の素子４側から傾斜部１４の中途部分まで外装樹脂層１６によって被覆されている。

各リード線８−１、８−２の中途部にはたとえば、素子端１８の近傍側の位置に屈曲部１２−１、素子端１８から離れた位置に屈曲部１２−２が形成され、屈曲部１２−１、１２−２の間に傾斜部１４が形成されている。

図２のＡは、図１のIIａ−IIａ線断面を示している。この実施の形態の素子４には、複数の単位素子の一例として２つの素子体４−１、４−２が含まれている。各素子体４−１、４−２は複数の内部電極２０とセラミック誘電体２２とを交互に備えている。リード線８−１側には複数の内部電極２０−１、リード線８−２側には複数の内部電極２０−２が存在している。

この素子４のセラミック誘電体２２にはＢａＴｉＯ3 （チタン酸バリウム）系セラミックを用いることができる。他の構成材料として、ＢａＴｉＯ3 系セラミックのＢａ（バリウム）の一部をＣａやＳｒに置換し、またはＴｉ（チタン）の一部をＺｒに置換した（Ｂａ，Ｃａ，Ｓｒ）（Ｔｉ，Ｚｒ）Ｏ3 系セラミックを用いてもよい。

内部電極２０には、Ａｇ，Ａｇ−Ｐｄ，Ｐｄ，Ｃｕなどの貴金属、これらの合金の他、Ｎｉ、Ａｌなどの卑金属を用いてもよく、これら貴金属や卑金属から適宜選択して用いればよい。

外部電極６には銅電極層６−１、銀電極層６−２を用いているが、これらＣｕ、Ａｇ、Ｎｉなどの他、導電性金属を用いればよい。内部電極２０として、Ｎｉを用いた場合、第１の電極層としては、Ｎｉとの接続性が良好であることから、銅電極層６−１が好ましい。この場合に、銅は外部との接続手段である半田との接続性に課題があるため、半田付け性に良好な銀電極層６−２を銅電極層６−１の上に形成するのが好ましい。なお、第１の電極層としては、ＣｕのほかにＡｇとＰｄの合金や、ＮｉとＣｕの合金を用いるのが有効である。また、銀電極層６−２に代える電極材料は半田付け可能な金属であればいずれの金属でもよい。

図２のＢは、図１のIIｂ−IIｂ線断面を示している。既述の製造方法によれば、内部電極２０として、交互に配置された内部電極２０−１、２０−２の縁部を素子４の縁面部に露出させることができる。

素子４の縁面部のそれぞれには銅電極層６−１が形成され、一方の銅電極層６−１には内部電極２０−１が接続され、他方の銅電極層６−１には内部電極２０−２が接続されている。各銅電極層６−１の上に銀電極層６−２が形成される。

銀電極層６−２の上には既述の通り、リード線８−１またはリード線８−２が配置され、半田１０によって接続された後、素子４、素子４上のリード線８−１、８−２、銅電極層６−１の縁部、銀電極層６−２の露出部が外装樹脂層１６で被覆される。

このコンデンサ２の素子４の製造方法では、一例としてセラミック誘電体シートを形成し、その表面に複数の内部電極２０を塗布や印刷によって形成し、その上にセラミック誘電体層を形成する。このセラミック誘電体層の上に複数の内部電極２０を塗布や印刷によって形成し、その上にセラミック誘電体層を形成する。このような積層処理を経て積層ブロック体を形成し、焼成した後、積層ブロック体から素子４を切り出して生成すればよい。たとえば、素子４は、１つの内部電極２０を範囲とする素子チップ、または平面方向に複数の内部電極２０たとえば、この実施の形態のように平面方向に２つの内部電極２０を範囲とする素子チップのいずれでもよい。

図３のＡは、銅電極層６−１の上に形成された銀電極層６−２を備える素子４を示している。図３のＢは、図３のＡに示す素子４のIIIb−IIIb線断面を示している。

素子４の縁面には内部電極２０の一方の内部電極２０−１に接続される銅電極層６−１が形成される。この銅電極層６−１の表面にはたとえば、網目状に電極材料の塗布によって銀電極層６−２が形成される。したがって、銀電極層６−２には網目状に複数の窓部２４が形成されている。

窓部２４に露出する銅電極層６−１の露出面には酸化処理により、半田の付着を回避するための半田非着層の一例として酸化処理層２６を形成する。

図４のＡは、銀電極層６−２上にリード端子８−１（８−２）を備える素子４を示している。図４のＢは、図４のＡに示す素子４のIVb −IVb 線断面を示している。

銀電極層６−２の上面には、リード線８−１が銀電極層６−２の長手方向（Ｙ軸方向）の素子端１８側から二分の一幅内に設置され、半田１０によって接続されている。図示しないが、リード線８−２も同様に、銀電極層６−２の長手方向（Ｙ軸方向）の素子端１８側から二分の一幅内に設置され、半田１０によって接続されている。

そして、半田１０によって銀電極層６−２にリード線８−１、８−２を覆う領域上に外装樹脂層１６が形成され、素子４、各銀電極層６−２、半田１０、リード線８−１、８−２の一部が外装樹脂層１６によって被覆される。

銀電極層６−２の窓部２４に露出する銅電極層６−１には半田非着層である酸化処理層２６が形成されているので、図４のＢに示すように、半田１０の付着が回避される。このため、半田１０との付着面は窓部２４に囲まれた銀電極層６−２に限定された範囲となる。つまり、半田１０は、酸化処理層２６に対する付着が回避されて網目状の銀電極層６−２上に接着され、リード線８−１、８−２と素子４との接続面は、網目状の銀電極層６−２上に制限されている。これにより、外部電極６と半田１０との接着面積を狭小化することができる。

この実施の形態では、銀電極層６−２を網目状に形成して複数の窓部２４を形成しているが網目状に代え、ドット状に形成してもよい。ドット状に銀電極層６−２を形成すれば、半田１０の接続領域をドット状に限定し、外部電極６と半田１０との接着面積を狭小化することができる。

＜一実施の形態の効果など＞

この実施の形態の特徴事項や利点を列挙すれば以下の通りである。

(1) 素子４中のセラミック誘導体２２の熱膨張係数は銀電極層６−２を構成する銀より小さく、銀電極層６−２の焼付け処理などで加熱を受けると、熱膨張係数差による歪みを生じ、クラックを生じ易いという課題があるのに対し、銀電極層６−２の形成面積を低減し、熱膨張による歪みが発生する面積を低下させることができ、クラックなどの製品劣化を防止することにある。

(2) 素子４は複数の単位素子としてたとえば、２つの素子体４−１、４−２を備えており、各素子体４−１、４−２の静電容量をＣ１、Ｃ２とすれば、素子体４−１、４−２の並列化により、素子４の合成容量Ｃは、
Ｃ＝Ｃ１＋Ｃ２ ・・・(1)
となり、Ｃ＞Ｃ１、Ｃ＞Ｃ２であり、コンデンサ２の大容量化が図られる。

(3) 素子４の外部電極６の一部である銀電極層６−２を網目状またはドット状に形成することで、各リード線８−１、８−２の重なりおよび半田１０の接続領域を狭くしたので、各リード線８−１、８−２から素子４側に加わる応力を軽減することができる。

(4) 半田付けされたリード線８−１、８−２の上から外装樹脂層１６で素子４を被覆したので、リード線８−１、８−２と素子４との接続強度を低下させることがなく、外装樹脂層１６でリード線８−１、８−２と素子４との接続強度を補強することができる。

(5) 素子４の内部電極２０は外部電極６の銅電極層６−１で並列化されており、銀電極層６−２を網目状またはドット状に形成しても、内部抵抗を増加させることがなく、外部電極６の銀電極層６−２に接続されるリード線８−１、８−２の接続範囲が網目状またはドット状に縮小しても、コンデンサ特性を劣化させることがなく、コンデンサ２の等価直列抵抗を増加させることはない。

(6) リード線８−１、８−２に外力が作用しても、リード線８−１、８−２の根元部分から素子４との接続部分に加わる応力を低減でき、リード線８−１、８−２の接続部分の劣化や、リード線の破断を防止できる。

(7) 銀電極層６−２の網目状の窓部２４やドット状の銀電極層６−２から露出する銅電極層６−１の表面に酸化処理によって形成された酸化処理層２６は粗面化状態であるので、半田１０が付着していない酸化処理層２６には外装樹脂層１６との密着性が高く、外装樹脂層１６と素子４の一体化とともに、コンデンサ２の堅牢化を図ることができる。

(8) 製品劣化を防止でき、コンデンサの信頼性を高めることができる。

〔変形例〕

図５のＡは、半田１０を銅電極層６−１および銀電極層６−２の縁部まで半田１０を付着させた場合を示している。

このように、半田１０の付着範囲が素子４の下縁側まで及ぶと、半田１０と素子４側との一体化が強化される反面、半田１０が外部電極６だけでなく、セラミック誘電体２２に直接接地することがある。この場合、半田１０の熱膨張係数とセラミック誘電体２２の熱膨張係数の差によって、半田１０と外部電極６の接地部分に歪みが生じて、セラミック誘電体２２にクラックが生じる場合もある。また、リード線を有するセラミックコンデンサにおいては、リード線８−１、８−２に加わる応力が素子４に直に加わることとなり、その応力によって素子４側にクラック２８を生じるおそれがある。素子４側とリード線８−１、８−２の一体化には弊害を生じることとなる。

図５のＢは、銅電極層６−１の縁部に対する銀電極層６−２の形成を避け、銅電極層６−１の縁部側に酸化処理層２６が形成された場合を示している。

このように、素子４の下縁側に至る銅電極層６−１の縁に酸化処理層２６を形成し、半田１０の付着を回避すれば、半田１０がセラミック誘電体２２に付着することもなく、熱膨張係数の差によるクラック２８の発生を抑止できる。また、素子４の下縁側とリード線８−１、８−２との間に空間部３０を設定することができる。この空間部３０は、リード線８−１、８−２の可動範囲を許容させることができる。

このように構成すれば、素子４側へのリード線８−１、８−２に対する応力の集中を回避でき、素子４のクラック２８の発生を防止できる。

＜変形例の効果など＞

この変形例の特徴事項や利点を列挙すれば以下の通りである。

(1) 半田１０がセラミック誘電体２２に付着することが防止され、熱膨張係数の差によるセラミック誘電体２２のクラックの発生を抑制できる。

(2) 素子４に対するリード線８−１、８−２からの応力作用を軽減でき、素子４の破損などの不都合を回避できる。

(3) 製品重量や振動加速度による外力がリード線の根元部分に集中すると、リード線８−１、８−２が破断するのを防止できる。

＜実験結果＞

一実施の形態のように、素子４に対するリード線８−１、８−２の接続範囲を減少しても、リード線８−１、８−２の素子４に対する引っ張り強度が低下しないことが確認された。

〔他の実施の形態〕

ａ）上記実施の形態では、リード線８−１、８−２を用いたが、本発明はリード線を有せず、セラミックコンデンサを基板に直接設置し、外部電極６と基板上の回路パターンとを半田付けする形状のコンデンサに適用できる。

ｂ）上記実施の形態では半田非着層の一例として酸化処理層２６を例示したが、この酸化処理層２６に代え、半田非着性を持つ絶縁層や導体層であってもよい。

ｃ）上記実施の形態では、２つの電極群を有する構成のセラミックコンデンサを例示したが、電極群が１つの構造であってよい。

ｄ）上記実施の形態では外装樹脂層１６が設置されているが、この外装樹脂層１６は省略してよい。

以上説明したように、本発明の最も好ましい実施の形態等について説明した。本発明は、上記記載に限定されるものではない。特許請求の範囲に記載され、又は発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能である。斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。

本発明のコンデンサ及びその製造方法は、素子の外部電極とセラミック誘電体との熱膨張係数の差による応力によりセラミック誘電体に生じるクラックを抑制できるので、製品の信頼性を高めることができるなど、有益である。

２ コンデンサ
４ 素子
４−１、４−２ 素子体
６ 外部電極
６−１ 銅電極層
６−２ 銀電極層
８−１、８−２ リード線
１０ 半田
１２−１、１２−２ 屈曲部
１４ 傾斜部
１６ 外装樹脂層
１８ 素子端
２０ 内部電極
２０−１、２０−２ 内部電極
２２ セラミック誘電体
２４ 窓部
２６ 酸化処理層
２８ クラック
３０ 空間部

Claims (3)

1. 内部電極と誘電体層とが交互に積層されたコンデンサ素子と、
   前記コンデンサ素子の縁面に形成され、前記内部電極に接続された第１の電極層と、
   前記第１の電極層の上にメッシュ状またはドット状に形成された第２の電極層と、
   前記メッシュ状またドット状の前記第２の電極層が形成されていない前記第１の電極層の表面に、酸化処理によって形成された酸化処理層と、
   を備えることを特徴とするコンデンサ。
2. 前記第２の電極層に接続されたリード線を有し、この前記リード線の前記コンデンサ素子側の根元部分に前記酸化処理層があることを特徴とする請求項１に記載のコンデンサ。
3. 内部電極と誘電体層とを複数層に積層してコンデンサ素子を形成する工程と、
   前記内部電極に接続される第１の電極層を前記コンデンサ素子の縁面部に形成する工程と、
   前記第１の電極層の上にメッシュ状またはドット状の第２の電極層を形成する工程と、
   前記メッシュ状またドット状の前記第２の電極層が形成されていない前記第１の電極層の表面に、酸化処理によって酸化処理層を形成する工程と、
   を含むことを特徴とするコンデンサの製造方法。

Images