JP6620412B2 - コンデンサおよびその製造方法 - Google Patents

Description

本発明は、積層セラミックコンデンサなどのコンデンサの構造およびその製造技術に関する。

積層セラミックコンデンサは、大容量化や高周波特性などの電気的特性に優れる。

斯かる特性を備える積層セラミックコンデンサではたとえば、シート状セラミック誘電体に内部電極を形成して交互に積層、焼結して素子を形成し、この素子に露出させた内部電極の露出部に銅や銀などの電極層を形成し、この電極層にリード線などの外部端子が半田付けされることが知られている（例えば、特許文献１、特許文献２、特許文献３、特許文献４）。リード線などの半田付けには一般に加熱を伴う。

特開平０４−３５２４０８号公報 実開平０２−０４７０２５号公報 実開昭６３−０３６０２５号公報 実開昭６２−１９２６２２号公報

ところで、素子に接続されるリード線は、外部の配線接続に用いられ、一定の導電性とともに半田付けなどによる接続が可能な大きさを持っている。このため、素子が小さくなると、素子に対するリード線の占める割合が増し、リード線によって製品重量が大きくなるという課題がある。

リード線に対する外力がリード線の根元部分から素子側の接続部分に加わり、この接続部分を劣化させるという課題がある。そして、斯かるセラミックコンデンサでは大容量化が求められている。この容量は、内部電極の大きさに依存しており、基板の実装面積を大きくすることなく大容量化を実現するためには、内部電極の積層枚数を増やす必要があり、積層枚数が増加した分だけ高さ方向に高くなる。この場合、振動が基板に加わった際に、セラミックコンデンサの高さが高いので振動し易い構造となる。さらに、重量のあるリード線が高い位置にあることで、重心が高くなり、より振動がし易く、リード線の根元に加わる応力が大きくなる。外力がリード線の根元部分に集中すると、リード線の破断などの損傷を生じるという課題がある。また、応力が加わるリード線の根元部分のセラミック誘電体にクラックが生じるという課題もある。

なお、本明細書において、コンデンサの高さ方向とは、図１のＹ軸方向を指し、「上」、「高い」は、内部電極群４−１が配置されている方向、「下」、「低い」は内部電極群４−２が配置されている方向をいう。

素子中のセラミック誘電体の熱膨張係数はリード線などの金属より小さく、リード線の半田付けなどで加熱を受けると、熱膨張係数差による歪みを生じ、セラミック誘電体にクラックを生じ易いという課題がある。

そこで、本発明の主たる目的は上記課題に鑑み、製品重量に対するリード線の割合を低減し、外力による影響を軽減させることにある。

また、本発明の他の目的は上記課題に鑑み、加熱によるクラックなどの製品劣化を防止することにある。

上記目的を達成するため、本発明のコンデンサの一側面によれば、内部電極と誘電体層とが交互に積層された内部電極群を複数備え、かつ、複数の前記内部電極群が高さ方向に積み重ねられたコンデンサ素子と、前記コンデンサ素子の縁面部に形成された外部電極と、前記外部電極に接続されるリード線とを備え、前記リード線が前記コンデンサ素子の高さ方向に二分の一以下の長さの範囲に配置され、前記内部電極群の内部電極に対応する部分にのみ半田によって接続されている。

上記コンデンサによれば、さらに、前記外部電極に半田付けされた前記リード線の上から前記コンデンサ素子を被覆する外装樹脂層を備えてよい。

上記コンデンサによれば、前記外部電極は、前記リード線が接続されない範囲を粗面化してよい。

上記目的を達成するため、本発明のコンデンサの製造方法の一側面によれば、内部電極と誘電体層とを複数層に積層した内部電極群を複数備え、かつ、複数の前記内部電極群を高さ方向に積み重ねてコンデンサ素子を形成する工程と、前記内部電極間に接続されまたは２以上の内部電極群に接続される外部電極を前記コンデンサ素子の縁面部に設置する工程と、前記コンデンサ素子の二分の一以下の長さの範囲にリード線を配置し、前記内部電極群の内部電極に対応する部分にのみ前記リード線を前記外部電極に半田によって接続する工程とを含んでいる。

上記コンデンサの製造方法によれば、さらに、前記外部電極に半田付けされた前記リード線の上から外装樹脂層を被覆してよい。

上記コンデンサの製造方法によれば、さらに、前記リード線を配置しない部分に露出させた前記外部電極の面部を粗面化する工程を含んでよい。

本発明のコンデンサ又はその製造方法によれば、次の何れかの効果が得られる。

(1) 素子に対するリード線の占める割合を低減でき、コンデンサの製品重量を抑制することができる。

(2) セラミックコンデンサの高さ方向に対して、セラミック誘電体の基板側である下半分にのみにリード線を取り付けることで、セラミックコンデンサの上方の重量を低減でき、重心を低くできる。そのため、基板に振動が加わっても、セラミックコンデンサが振動し難くなり、リード線の根元に付加される応力を小さくすることができる。

(3) 素子の内部電極はリード線接続部によって並列化されており、外部電極に接続されるリード線の接続範囲を縮小しても、コンデンサ特性を劣化させることなく、リード線接続部によって等価直列抵抗を低減することができる。

(4) リード線に外力が作用しても、リード線の根元部分から素子との接続部分に加わる応力を低減でき、リード線の接続部分の劣化や、リード線の破断を防止できる。

(5) 素子中のセラミック誘導体とリード線などの金属との間に熱膨張係数差があったとしても、リード線の接続範囲が縮小化される分だけ加熱歪み幅を小さくでき、クラックを防止できる。

(6) 製品劣化を防止でき、コンデンサの信頼性を高めることができる。

第一の実施の形態に係るコンデンサの素子側断面を示す図である。 図１に示すコンデンサのIIａ部およびIIｂ部を拡大して示す図である。 図１に示すコンデンサの IIIａ− IIIａ線断面および IIIｂ− IIIｂ線断面を示す図である。 リード線接続面部の一部を省略したコンデンサを示す図である。 第二の実施の形態に係るコンデンサの一部を示す図である。

〔第一の実施の形態〕

図１は、第一の実施の形態に係る積層セラミックコンデンサの断面を示している。この積層セラミックコンデンサ（以下、単に「コンデンサ」と称する）２は、本発明のコンデンサの一例であり、斯かる構成に本発明が限定されるものではない。

このコンデンサ２には一例として、長方形状の積層セラミックコンデンサ素子（以下、単に「素子」と称する）４が備えられている。

この素子４のたとえば、短手方向（Ｘ軸方向）の縁面部には、外部電極６の一例として下地電極層６−１が形成され、この下地電極層６−１の上に上地電極層６−２が形成されている。この外部電極６では下地電極層６−１および上地電極層６−２が積層して形成され、下地電極層６−１は導電性の良い電極層としてたとえば、銅電極層であり、上地電極層６−２は半田付け性の良い電極層としてたとえば、銀電極層である。

各上地電極層６−２の表面部にはリード線８−１、８−２が配置され、半田１０によって上地電極層６−２に接続されている。この実施の形態では下地電極層６−１で素子４側に電気的に接続を行い、下地電極層６−１に固着されている上地電極層６−２でリード線８−１、８−２の接続を行っている。

素子４には外面を被覆する外装樹脂層１６が設置されており、素子４、下地電極層６−１の縁部、上地電極層６−２およびリード線８−１、８−２の素子４側から傾斜部１４の中途部分まで外装樹脂層１６によって被覆されている。

各リード線８−１、８−２は、各上地電極層６−２の長手方向（Ｙ軸方向）のリード線引出し側の縁部である素子端１８から二分の一幅内に設置されている。この実施の形態において、各上地電極層６−２の長手方向の長さをＡ、リード線８−１、８−２の各上地電極層６−２に重なる長さをＢとするとたとえば、
Ｂ≦Ａ／２ ・・・(1)
の関係である。

各リード線８−１、８−２の中途部にはたとえば、素子端１８の近傍側の位置に屈曲部１２−１、素子端１８から離れた位置に屈曲部１２−２が形成され、屈曲部１２−１、１２−２の間に傾斜部１４が形成されている。各屈曲部１２−１、１２−２により、素子４のＸ軸方向の素子幅Ｗ１（上地電極層６−２面間の幅）に対し、各リード線８−１、８−２の配置間隔Ｗ２が対向方向に狭められている。

素子４の縁面間を素子幅Ｗ１、この素子幅Ｗ１に対して各リード線８−１、８−２の配置間隔Ｗ２とすると、狭小化幅ΔＷは、
ΔＷ＝Ｗ１−Ｗ２ ・・・(2)
であり、リード線径をφとすると、狭小化幅ΔＷはたとえば、
ΔＷ／２≧φ ・・・(3)
に設定し、または、
ΔＷ／２＜φ ・・・(4)
に設定してもよい。傾斜部１４の区間長をＤとすると、傾斜部１４の傾斜角度をθとすれば、ｔａｎθは、
ｔａｎθ＝Ｄ÷ΔＷ／２ ・・・(5)
であり、たとえば、θ＝８０〜４５〔度〕程度とすればよい。

図２のＡは、図１のIIａ部を拡大して示している。各下地電極層６−１の縁には張出し部２４が形成され、各張出し部２４を素子４のＹ軸方向の端面側に回り込ませて設置されている。

図２のＢは、図１のIIｂ部を拡大して示している。各下地電極層６−１の縁には既述した張出し部２４が形成され、各張出し部２４を素子４のＹ軸方向の端面側に回り込ませて設置されている。

各リード線８−１、８−２には、傾斜部１４の中途部まで外装樹脂層１６の形成領域が延長されている。リード線８−１、８−２の傾斜部１４の中途部には、外装樹脂層１６に延長部１６−１、１６−２が形成されている。これにより、リード線８−１、８−２が素子４と一体に外装樹脂層１６で被覆されている。

図３のＡは、図１の IIIａ− IIIａ線断面を示している。この実施の形態の素子４には、複数の単位素子の一例として２つの内部電極群４−１、４−２が含まれている。各内部電極群４−１、４−２は、複数の内部電極２０と、誘電体層の一例であるセラミック誘電体層２２とを交互に積層して形成されている。リード線８−１側には複数の内部電極２０−１、リード線８−２側には複数の内部電極２０−２が存在する。

この素子４のセラミック誘電体層２２にはたとえば、ＢａＴｉＯ₃ （チタン酸バリウム）系セラミックが用いられる。他の誘電体材料として、ＢａＴｉＯ₃ 系セラミックのＢａ（バリウム）の一部をＣａやＳｒに置換し、またはＴｉ（チタン）の一部をＺｒに置換した（Ｂａ，Ｃａ，Ｓｒ）（Ｔｉ，Ｚｒ）Ｏ₃ 系セラミックを用いてもよい。

内部電極２０には、Ａｇ，Ａｇ−Ｐｄ，Ｐｄ，Ｃｕなどの貴金属、これらの合金の他、Ｎｉ、Ａｌなどの卑金属を用いてもよく、これら貴金属や卑金属から適宜選択して用いればよい。

外部電極６にはＣｕ、Ａｇなどの導電性金属を用いればよく、上地電極層６−２には半田付け可能な金属が好ましい。

コンデンサ２の製造方法の一例によれば、セラミック誘電体層２２の一例としてセラミック誘電体シートを形成し、その表面に複数の内部電極２０を並べて塗布や印刷によって形成し、その上にセラミック誘電体層が形成される。このセラミック誘電体層の上に複数の内部電極２０を積層されるように塗布や印刷によって形成し、その上にさらにセラミック誘電体層が形成される。このような積層を必要な容量に応じた枚数になるまで繰り返して、複数の素子が並んで構成される積層ブロック体が形成され、この積層ブロック体を焼成した後、積層ブロック体から素子４を切り出せばよい。たとえば、素子４は、１つの内部電極２０を範囲とする素子チップ、または平面方向に複数の内部電極２０たとえば、この実施の形態のように平面方向に２つの内部電極２０を範囲とする素子チップのいずれでもよい。

図３のＢは、図１の IIIｂ− IIIｂ線断面を示している。既述の製造方法によれば、内部電極２０として、交互に配置された内部電極２０−１、２０−２の縁部を素子４の縁面部に露出させることができる。

素子４の各縁面部には下地電極層６−１が形成され、下地電極層６−１の一方には内部電極２０−１が接続され、下地電極層６−１の他方には内部電極２０−２が接続されている。各下地電極層６−１の上に上地電極層６−２が形成される。

上地電極層６−２の上には既述の通り、リード線８−１または８−２が配置され、半田１０によって接続された後、素子４、素子４上のリード線８−１、８−２、下地電極層６−１の縁部、上地電極層６−２の露出部が外装樹脂層１６で被覆される。

図４は、外装樹脂層１６の一部を除いてコンデンサ２のリード線接続側面部を示している。

上地電極層６−２には既述したように、たとえば、リード線８−１が上地電極層６−２の長手方向（Ｙ軸方向）の素子端１８側から二分の一幅内に設置され、半田１０によって接続されている。この半田１０はたとえば、長円形状であり、短径幅Ｗ３、長径幅Ｗ４を備えている。

この半田１０の領域上には外装樹脂層１６が形成され、半田１０は外装樹脂層１６によって被覆されている。

＜第一の実施の形態の効果など＞
この第一の実施の形態の特徴事項や利点を列挙すれば以下の通りである。

(1) 素子４は複数の単位素子としてたとえば、２つの内部電極群４−１、４−２を備えており、各内部電極群４−１、４−２の静電容量をＣ１、Ｃ２とすれば、内部電極群４−１、４−２の並列化により、素子４の合成容量Ｃは、
Ｃ＝Ｃ１＋Ｃ２ ・・・(6)
となり、Ｃ＞Ｃ１、Ｃ＞Ｃ２であり、コンデンサ２の大容量化が図られる。つまり、単位素子である内部電極群を必要に応じて増加させれば、外部電極６での並列化と相まってさらなる大容量化が可能である。

(2)合成容量Ｃを２つの内部電極群４−１、４−２を備えて得ることで、１つの内部電極群で得るよりも内部電極２０の１層あたりの表面積を小さくでき、かつ、１つの内部電極群の積層枚数も少なくでき、電歪の影響を少なくできる。つまり、セラミックコンデンサの容量は内部電極の総面積に依存するので、大容量を得るためには、１層あたりの内部電極層の表面積を大きくするか、積層枚数を増やす必要がある。しかし、そのような構造にした場合、電歪の影響が大きくなる。電歪の影響を受けると、内部電極群積層方向に膨張する動きと、内部電極２０がその中心側に引っ張られるように収縮方向の力が働く。このとき、１層あたりの内部電極層の表面積を大きくすると、中心側に収縮する力が大きくなり、積層枚数を増やすと積層方向に膨張する力が大きくなる。しかしながら、第一の実施の形態においては、２つ内部電極群４−１、４−２を用いることで、内部電極２０の１層当たりの表面積を小さくし、かつ、１内部電極群あたりの積層枚数も抑える構造を採用しつつ、大容量化を図れる。

(3) 素子４の長さＡに対し、リード線８−１、８−２の配置領域の長さＢがＢ≦Ａ／２に設定されているので、素子４に対するリード線８−１、８−２の占める割合を減少させ、コンデンサ２の製品重量を小さくできる。つまり、コンデンサ２の軽量化とともにコンパクト化を図ることができる。体積に対する容量を拡大できる。

(4) 素子４に対してリード線８−１、８−２の配置領域がリード線８−１、８−２の根元側にシフトしているので、コンデンサ２の軽量化とともに素子４の重心をリード線８−１、８−２の根元側に移動させることができ、製品重量や振動加速度による外力が素子４に作用しても、素子４の振動や振れを抑制でき、リード線８−１、８−２の破断を防止できる。

(5) 素子４の外部電極６の一部である上地電極層６−２に対する各リード線８−１、８−２の配置領域を素子４の素子端１８側にしたので、素子４の振動や振れを抑制でき、リード線８−１、８−２の破断を防止できる。

(6) 素子４の内、内部電極群４−２の内部電極２０に対応する部分にのみ、リード線８−１、８−２が接続されているため、電歪による接続部の欠陥を抑制できる。前述したように、素子４は電歪の影響により、変位する力が働く。このとき、リード線８−１、８−２の接続部は、内部電極２０が接続面に対して幅方向に膨らむ力が働く。一方で、内部電極群４−１、４−２の内部電極２０が配置されない素子４の中心部分は電歪の影響を受けず変位しない。リード線８−１、８−２の接続面が電歪の影響を受ける部分と受けない部分が順に配置された場合、リード線８−１、８−２の接続部全体でみたときに、変位量が異なる部分が多数存在し、接続箇所に影響を及ぼす可能性がある。しかし、素子４の下方部分にのみリード線８−１、８−２を接続させると電歪による変位量の差が小さく、接続部に影響を受け難く、接続強度が向上する。

(7) また、素子４の長さＡに対し、リード線８−１、８−２の接続の長さＢがＢ≦Ａ／２に設定されている場合には、電歪の影響を受けても接続強度を維持できる。たとえ、電歪変位量が大きくなり、内部電極２０が配置されている部分に対応するリード線８−１、８−２との接続部の強度が低下しても、内部電極２０が配置されておらず、電歪の影響を受けない素子４の中心部分のリード線８−１、８−２との接続部は接続強度に影響を受けず、セラミックコンデンサ全体として、接続強度を維持する。

(8) 素子４の外部電極６の一部である上地電極層６−２に対する各リード線８−１、８−２の重なりおよび半田１０の接続領域を狭くしたので、半田１０に対する応力を軽減でき、リード線８−１、８−２の根元部分の接着強度を高め、素子４の振動や振れを抑制でき、リード線８−１、８−２の破断を防止できる。

(9) 各リード線８−１、８−２の傾斜部１４まで外装樹脂層１６を設置したので、外装樹脂層１６が持つ剛性によって素子４の素子端１８と各リード線８−１、８−２の根元部分を補強でき、リード線８−１、８−２の根元部分の接着強度を高め、リード線８−１、８−２の根元部分への応力集中を防止でき、リード線８−１、８−２の破断を防止できる。また、応力によるセラミック誘電体層２２のクラックも抑制できる。

(10) 素子４中のセラミック誘導体などのセラミック誘電体層２２とリード線８−１、８−２との間に熱膨張係数差があったとしても、リード線８−１、８−２の接続範囲が縮小化される分だけ加熱歪み幅を小さくでき、素子４のクラック発生を防止できる。

(11) 半田付けされたリード線８−１、８−２の上から外装樹脂層１６で素子４を被覆しているので、リード線８−１、８−２と外部電極６との接着面積の縮小を外装樹脂層１６で補うことができ、素子４に対するリード線８−１、８−２の固定強度を高めることができる。

(12) 素子４の各内部電極２０−１、２０−２はリード線接続部にある外部電極６の下地電極層６−１および上地電極層６−２で並列化されており、外部電極６に接続されるリード線８−１、８−２の接続範囲を縮小しても、コンデンサ特性を劣化させることなく、等価直列抵抗を低減することができる。

(13) リード線８−１、８−２に外力が作用しても、リード線８−１、８−２の根元部分から素子４との接続部分に加わる応力を低減でき、リード線８−１、８−２の接続部分の劣化や、リード線８−１、８−２の破断などの損傷を防止できる。

(14) 図２のＡに示すように、下地電極層６−１の張出し部２４を素子４の端面側に回り込ませているので、素子４に対する下地電極層６−１との固着性および一体性を高め、素子４と外部電極６との固着性を高めることができる。

(15) 製品劣化を防止でき、コンデンサ２の電気的特性や堅牢性などを高め、製品の信頼性を高めることができる。

〔第二の実施の形態〕

図５は、第二の実施の形態に係るコンデンサ２の一部を示している。このコンデンサ２では、リード線８−１、８−２が配置される領域に外部電極６の上地電極層６−２が形成されている。つまり、リード線８−１、８−２が配置されない領域には、上地電極層６−２が形成されず、上地電極層６−２が存在しない下地電極層６−１のみの外部電極領域６−３が形成されている。

この外部電極領域６−３には上地電極層６−２を形成することなく酸化処理により、下地電極層６−１の表面をたとえば、粗面化する。外部電極領域６−３には粗面化領域として粗面化面２６が形成されている。この粗面化面２６には、直接に外装樹脂層１６が設置され、外装樹脂層１６が粗面化面２６に密着している。

酸化処理は、下地電極層６−１を塗布、乾燥させてから、上地電極層６−２を塗布、乾燥した後に行う焼付け処理の際に、下地電極層６−１の露出面を酸化させることで実現しても良いし、下地電極層６−１を塗布、乾燥後に焼付け処理をして、酸化処理させた後、一部を露出させて上地電極層６−２を形成させることで、備えてもよい。

＜第二の実施の形態の効果など＞
この第二の実施の形態の特徴事項や利点を列挙すれば以下の通りである。

(1) 素子４に対する上地電極層６−２の形成範囲を小さくでき、銀などの電極材料を低減でき、製造コストを抑制できる。

(2) 下地電極層６−１の粗面化により、その粗面化面２６と外装樹脂層１６との密着性が高められ、外装樹脂層１６による素子４の防護性を高めることができる。

(3) 外装樹脂層１６と外部電極６との密着性と、外装樹脂層１６が持つ剛性により、上地電極層６−２とリード線８−１、８−２との接合を補強でき、リード線８−１、８−２の破断などの損傷発生を防止できる。

＜実験結果＞

第一の実施の形態のように、素子４に対するリード線８−１、８−２の接続範囲を減少しても、リード線８−１、８−２の素子４に対する引っ張り強度が低下しないことが確認された。実験は、リード線８−１、８−２をそれぞれ反対方向に張力を加えた際に、外部電極６からリード線８−１、８−２が剥がれたときの引張り強度〔Ｎ〕を比較することで確認した。

リード線８−１、８−２の上から素子４に外装樹脂層１６を被覆したので、外装樹脂層１６の厚さやその剛性に応じてリード線８−１、８−２の引っ張り強度が向上することが確認された。実測ではリード線８−１、８−２の引っ張り強度が２倍以上に高められることが確認された。

第二の実施の形態のように、上地電極層６−２を形成しない領域にある下地電極層６−１の表面を粗面化し、外装樹脂層１６を設置すると、下地電極層６−１に対する外装樹脂層１６の密着強度が高まり、リード線８−１、８−２の素子４に対する引っ張り強度を増大させることが確認された。

下地電極層６−１に対する外装樹脂層１６の密着強度が高まり、外装樹脂層１６が剥がれ難く、温度サイクル化でも外装樹脂層１６のクラック発生頻度を低下できることが確認された。

〔他の実施の形態〕

(1) 上記実施の形態では、コンデンサの一例として積層セラミックコンデンサを例示したが、本発明は他のコンデンサに適用してもよい。

(2) 上記実施の形態では、リード線８−１、８−２を配置しない範囲に上地電極層６−２を形成することなく、下地電極層６−１を露出させて粗面化しているが、これに限定されない。リード線８−１、８−２を配置しない範囲にも上地電極層６−２を形成し、この上地電極層６−２のうち、リード線８−１、８−２を配置しない範囲の表面を粗面化し、上地電極層６−２の粗面化面との外装樹脂層１６との密着性を高めてもよい。

(3) 上記実施の形態では、２つの素子として内部電極群４−１、４−２を備える構造としたが、１つの素子としてもよいし、３つの素子を備えるものでもよく、セラミックコンデンサの高さが高いものであれば、本発明の効果は得られる。特に、Ｙ軸方向の幅Ｗ１よりＡが大きい場合に有効である。

(4) 上記実施の形態では、外部電極６が下地電極層６−１と上地電極層６−２を備える構成としたが、一層構造の外部電極や、二層以上の電極層を備える外部電極でよい。たとえば、内部電極との接続性を考慮し、銅電極層を形成した後、ニッケルメッキ層、錫メッキ層を順次形成してもよいし、銅電極層を形成した後、銀のフィラーを混在させた樹脂、ニッケルメッキ層、錫メッキ層を順次形成してもよい。

以上説明したように、本発明の最も好ましい実施の形態等について説明した。本発明は、上記記載に限定されるものではない。特許請求の範囲に記載され、又は発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能である。斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。

本発明のコンデンサ及びその製造方法は、素子に対してリード線の配置領域がリード線の根元側にシフトしているので、コンデンサの軽量化とともに素子の重心をリード線の根元側に移動させることができ、製品重量や振動加速度による外力が素子に作用しても、素子の振動や振れを抑制でき、リード線の破断を防止できるなど、有益である。

２ コンデンサ
４ 素子
４−１、４−２ 内部電極群
６ 外部電極
６−１ 下地電極層
６−２ 上地電極層
８−１、８−２ リード線
１０ 半田
１２−１、１２−２ 屈曲部
１４ 傾斜部
１６ 外装樹脂層
１６−１、１６−２ 延長部
１８ 素子端
２０ 内部電極
２０−１、２０−２ 内部電極
２２ セラミック誘電体層
２４ 張出し部
２６ 粗面化面

Claims (5)

1. 内部電極と誘電体層とが交互に積層された内部電極群を複数備え、かつ、複数の前記内部電極群が高さ方向に積み重ねられたコンデンサ素子と、
   前記コンデンサ素子の縁面部に形成された外部電極と、
   前記外部電極に接続されるリード線と、
   を備え、
   前記リード線が前記コンデンサ素子の高さ方向に二分の一以下の長さの範囲に配置され、前記内部電極群の内部電極に対応する部分にのみ半田によって接続されたことを特徴とするコンデンサ。
2. さらに、前記外部電極に半田付けされた前記リード線の上から前記コンデンサ素子を被覆する外装樹脂層と、
   を備えることを特徴とする請求項１に記載のコンデンサ。
3. 前記外部電極は、前記リード線が接続されていない範囲を粗面化したことを特徴とする請求項１または２に記載のコンデンサ。
4. 内部電極と誘電体層とを複数層に積層した内部電極群を複数備え、かつ、複数の前記内部電極群を高さ方向に積み重ねてコンデンサ素子を形成する工程と、
   前記内部電極間に接続されまたは２以上の内部電極群に接続される外部電極を前記コンデンサ素子の縁面部に設置する工程と、
   前記コンデンサ素子の二分の一以下の長さの範囲にリード線を配置し、前記内部電極群の内部電極に対応する部分にのみ前記リード線を前記外部電極に半田によって接続する工程と、
   を含むことを特徴とするコンデンサの製造方法。
5. さらに、前記リード線を配置しない部分に露出させた前記外部電極の面部を粗面化する工程と、
   を含むことを特徴とする請求項４に記載のコンデンサの製造方法。

Images