JP6064044B2 - 外部接続部を有する多層デバイス、および外部接続部を有する多層デバイスの製造方法 - Google Patents

外部接続部を有する多層デバイス、および外部接続部を有する多層デバイスの製造方法 Download PDF

Info

Publication number
JP6064044B2
JP6064044B2 JP2015518913A JP2015518913A JP6064044B2 JP 6064044 B2 JP6064044 B2 JP 6064044B2 JP 2015518913 A JP2015518913 A JP 2015518913A JP 2015518913 A JP2015518913 A JP 2015518913A JP 6064044 B2 JP6064044 B2 JP 6064044B2
Authority
JP
Japan
Prior art keywords
layer
internal electrode
multilayer device
silver
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015518913A
Other languages
English (en)
Other versions
JP2015529967A (ja
Inventor
マルクス ヴァイグルホーファー,
マルクス ヴァイグルホーファー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2015529967A publication Critical patent/JP2015529967A/ja
Application granted granted Critical
Publication of JP6064044B2 publication Critical patent/JP6064044B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Connection electrodes of multilayer piezoelectric or electrostrictive devices, e.g. external electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/70Energy storage systems for electromobility, e.g. batteries

Description

本発明は、外部接続部を有する多層デバイスおよび外部接続部を有する多層デバイスの製造方法に関する。
たとえばこのデバイスは、自動車における噴射バルブの駆動に使用することができる圧電アクチュエータである。代替として、この多層デバイスは、たとえば多層コンデンサまたは多層バリスタとすることができる。外部接続部を有する多層構造の圧電アクチュエータは、たとえば特許文献1に記載されている。
多層デバイスの接続には、たとえばこの多層デバイスの外部接続部が延長接続部とはんだ付けされる。
独国特許公開公報第102009013125A1号明細書
本発明の課題は、改善された外部接続部を有する多層デバイス、および多層デバイスの改善された外部接続部の製造方法を提供することである。
本発明は、誘電体層(複数)と内部電極層(複数)とから成る積層体を備える基体を有する多層デバイスを提供する。この多層デバイスは、さらにこれらの内部電極層との電気的接続のための外部接続部を備え、この外部接続部は、第1の層と第2の層とを備え、この第1の層および第2の層は焼成されている。
これらの第1および第2の層は、金属材料を含んでよく、または金属材料から成っていてよい。この第1の層は、好ましくは銅を含み、または銅から成っている。代替として、この第1の層は、銀−パラジウムを含み、または銀−パラジウムから成っている。この第2の層は、好ましくは銀を含み、または銀から成っている。代替として、この第2の層は、銀−パラジウムを含み、または銀−パラジウムから成っている。
好ましくは、上記の誘電体層および内部電極層は、積層方向に沿って積層される。この積層方向は、好ましくは基体の長手方向に対応する。好ましくは、上記の誘電体層と上記の内部電極層は、交互に積層されている。
好ましくは、これらの内部電極層は、銅を含み、または銅から成っている。代替として、これらの内部電極層は、銀−パラジウムを含み、または銀−パラジウムから成っている。
これらの誘電体層は、圧電材料を含んでよい。たとえばこれらの誘電体層は、セラミック材料を含んでよく、とりわけ圧電セラミックを含んでよい。上記の基体の製造には、グリーンシート(複数)が用いられてよく、これらのグリーンシート上に内部電極層を形成するために、たとえば金属ペーストが塗布される。たとえばこの金属ペーストは、シルクスクリーン印刷処理で塗布される。この金属ペーストは銅を含んでよい。代替としてこの金属ペーストは、銀または銀−パラジウムを含んでよい。この金属ペーストを塗布した後、好ましくはこのグリーンシートは積層され、押圧されてまとめて焼結され、モノリシック焼結体が生成される。好ましくは、デバイスの基体はモノリシック焼結体から形成され、たとえば上記のように製造された焼結体から形成される。
たとえば、本発明による多層デバイスは、圧電デバイスとして形成され、たとえば圧電アクチュエータとして形成される。圧電アクチュエータでは、内部電極層に電圧を印加すると、これらの内部電極層の間に配設された圧電層が伸張し、アクチュエータのストロークが生成される。この多層デバイスは、他のデバイスとして形成することができ、たとえば多層コンデンサとして形成することができる。
好ましくは上記の外部接続部は、積層方向に隣接した内部電極層の間に電圧を印加するために用いられる。たとえば、2つの外部電極は、基体の互いに反対側にある外側面に配設されている。好ましくは、これらの内部電極層は積層方向で交互に、これらの外部電極の1つと接続され、また他の1つの外部電極から電気的に絶縁されている。
上記の電極ペーストは、たとえば、積層方向で見て上記の電極層が交互にこの積層体の外側面まで達し、かつこの積層体の反対側にある外側面から離間しているように塗布される。このようにしてこれらの電極層は、上記の外部接続部の1つと交互に電気的に接続される。
代替として、上記の多層デバイスは、全体が活性な多層デバイスであってよい。全体が活性な多層デバイスでは、内部の電極層は基体の全断面に渡って延在している。これらの内部電極層の1つの外部接続部との交互の接続のため、これらの内部電極層は、1つの外側面上で電気的絶縁材料によって交互に覆われる。好ましくは、これらの内部電極層は積層方向で交互に、これらの外部電極の1つと接続され、また他の1つの外部電極から電気的に絶縁されている。
この外部接続部は、好ましくは帯状に形成されている。この外部接続部は、好ましくは上記の基体の積層方向に沿って延在している。たとえばこの外部接続部は、この基体の外側面を部分的にのみ覆っている。代替として、この外部接続部は、この基体の外側面を完全に覆ってよい。
この外部接続部は、第1の層および第2の層を含み、あるいは第1の層または第2の層からなっている。これらの第1および第2の層は、金属材料を含んでよく、または金属材料から成っていてよい。この第1の層は、銅を含んでよく、または銅から成っていてよい。代替として、この第1の層は、銀−パラジウムを含んでよく、または銀−パラジウムから成っていてよい。この第2の層は、銀を含んでよく、または銀から成っていてよい。代替として、この第2の層は、銀−パラジウムを含んでよく、または銀−パラジウムから成っていてよい。この外部接続部は、たとえば銅を含む1つの第1の層と銀を含む1つの第2の層とを備えてよく、または銅を含む1つの第1の層と銀を含む1つの第2の層とから成っていてよい。代替として、この外部接続部は、たとえば銀−パラジウムを含む1つの第1の層と銀を含む1つの第2の層とを備えてよく、または銀−パラジウムを含む1つの第1の層と銀を含む1つの第2の層とから成っていてよい。好ましくはこの第1の層は、この第2の層と異なる材料を含む。
1つの好ましい実施形態においては、上記の第1の層は、シルクスクリーン印刷処理を用いて、上記の基体の外側面の1つに塗布される。上記の第2の層も同様にシルクスクリーン印刷処理を用いて、この基体の1つの外側面上に塗布されてよい。上記の第1の層上に追加のシルクスクリーン印刷層を塗布することによって、スパッタリング層の取り付けを不要とすることができる。これによって上記の外部接続部を取り付けるための安価な方法が実現される。
1つの好ましい実施形態においては、上記の第2の層は上記の第1の層上に配設される。たとえばこの第1の層は、下層(Grundschicht)として形成され、この第2の層はカバー層(Deckschicht)として形成される。たとえばこの第1の層はこの第2の層によって完全覆われている。代替として、この第1の層は、この第2の層によって部分的にのみ覆われている。好ましくは、この第1の層は、少なくとも1つの領域で、この第2の層によって覆われており、この1つの領域には、はんだ付け部が配設されている。
好ましくは、上記の第1の層は、上記の内部電極層の接続の観点から最適化されている。好ましくは、上記の第2の層は、良好なはんだ付け性の観点から最適化されている。たとえば銅を含む第1の層上に、たとえば銀を含む第2の層を塗布することによって、酸化物形成を低減することができる。このような酸化物形成は、銅ではしばしば起こることである。低減された酸化物形成によって、はんだ付け性がより良好になり、このはんだ付け部の信頼性が向上する。さらに、このデバイスの信頼性およびはんだ部位の寿命に対し良くない影響のある活性化用のフラックス(Flussmitteln)の使用を不要とすることができる。
1つの好ましい実施形態においては、上記の第1の層は、上記の内部電極層(複数)と直接接続するように配設されている。たとえばこの第1の層は、上記の基体の1つの外側面に直接配設されている。好ましくはこの第1の層は、これらの内部電極層と同じ材料を含むか、またはこれらの内部電極層と同じ材料から成っている。代替として、この第1の層およびこれらの内部電極層の材料は異なっていてよい。たとえばこれらの内部電極層および第1の層の熱的特性が、互いに一致するようになっていてよい。
好ましくは、上記の外部接続部の接続のための延長接続部が設けられる。この延長接続部は、たとえばハープ状ワイヤ(Drahtharfe)または金属メッシュ(Metallsieb)として形成されていてよい。
好ましくはこの延長接続部は、上記の外部接続部とはんだ付けされている。特にこの延長接続部は、上記の第2の層とはんだ付けされている。
さらに、本発明は多層デバイスの製造方法を提供し、この多層デバイスでは、誘電体層(複数)と内部電極層(複数)とから成る積層体を含む基体上に外部接続部が取り付けられ、この外部接続部の取り付けにおいては、まず第1の層が塗布され、次いで第2の層が塗布され、この第1の層および第2の層は焼成される。
この方法は、好ましくは上記に記載した多層デバイスの製造のために用いられる。
好ましくは上記の第1および第2の層は、異なる材料を含み、または異なる材料から成っている。たとえばこの第1の層は、銅を含み、または銅から成っている。代替として、この第1の層は、銀−パラジウムを含み、または銀−パラジウムから成っている。たとえばこの第2の層は、銀を含み、または銀から成っている。代替として、この第2の層は、銀−パラジウムを含み、または銀−パラジウムから成っている。
好ましくは、上記の第1の層および第2の層は、シルクスクリーン印刷処理を用いて塗布される。
たとえばまず上記の第1の層が塗布されて焼成され、この後上記の第2の層が塗布されて焼成される。代替としてまず上記の第1の層が塗布され、次に第2の層が塗布される。これに続くさらなるステップにおいて、これら2つの層が焼成される。
以下に上記の多層デバイス多層およびこのデバイスの製造方法を、概略的かつ寸法が正確でない図を参照して説明する。
多層デバイスの側面図である。 多層デバイスの上面図である。
図1は、内部電極層(複数)3a,3bと外部接続部4aとを有する基体1を有する多層デバイスを側面図で示す。第1の内部電極層(複数)3aおよび第2の内部電極層(複数)3bは、積層方向Sに沿って交互に配設されている。これらの内部電極層3bは、この側面図においては見ることは出来ないが、理解を助けるためにこれらは点線で示されている。これの第1の内部電極層3aは、上記の基体の第1の外側面2aまで延在している。第2の内部電極層3bは、この基体の第2の外側面2bまで延在している。これらの外側面2aおよび2bのレイアウトは、図2に明示されている。これらの内部電極層3a,3bは、たとえば銅を含み、または銅から成っている。代替としてこれらの内部電極層3a,3bは、銀または銀−パラジウムを含み、あるいは銀または銀−パラジウムから成っている。
上記の外部接続部4aは、上記の基体1の外側面2a上に配設されている。この基体1の反対側にある外側面2b上には、もう1つの外部接続部4bが配設されている(図2参照)。
この第1の外部接続部4aは、上記の第1の内部電極層(複数)3aと直接接続されている。同様に、この第2の外部接続部4bは、上記の第2の内部電極層(複数)3bと直接接続されている。これらの外部接続部4a,4bによって上記の内部電極層3a,3bは電気的に接続されている。この外側面2a上の外部接続部4aによって、上記の第1の内部電極層(複数)3aが接続されている。この外側面2b上の外部接続部4bによって、上記の第2の内部電極層(複数)3bが接続されている(不図示)。
この外部接続部4a,4bの電気的接続のために、延長接続部5が設けられる。この延長接続部5は、この外部接続部4a,4bとはんだ付けされる。この延長接続部5は、たとえば導電性ワイヤである。代替として、この延長接続部5は、ハープ状ワイヤまたは金属メッシュとして形成されていてよい。
図2は、図1の多層デバイスを上面図で示す。ここで上記の外部接続部4a,4bが2つの層から成っていることが分かる。銅を含む第1の層6は、上記基体1と直接接続されており、詳細には上記の内部電極層3a,3b(不図示)と直接接続されている。銀を含む第2の層7は、この銅を含む層6上に取り付けられている。たとえば、この銅を含む層6は、銅を含み、または銅から成っている。たとえば、この銀を含む層7は、銀を含み、または銀から成っている。延長接続部5(図1参照)は、この銀を含む層7とはんだ付けされている。
上記の銅を含む第1の層6、および銀を含む第2の層7は、シルクスクリーン印刷を用いて塗布されて焼成される。たとえばまず上記の銅を含む層6が塗布されて焼成され、これに続いて上記の銀を含む層7が塗布されて焼成される。代替として、これらの銅を含む層6および銀を含む層7は、続いて塗布され、この後一緒に焼成される。
1 基体
2a 第1の外側面
2b 第2の外側面
3a 第1の内部電極層
3b 第2の内部電極層
4a 第1の外部接続部
4b 第2の外部接続部
5 延長接続部
6 第1の層
7 第2の層
S 積層方向

Claims (11)

  1. 誘電体層(複数)と内部電極層(複数)(3a,3b)とからなる積層体を備える基体(1)を備え、前記内部電極層(3a,3b)との電気的接続のための外部接続部(4a,4b)を備えた多層デバイスであって、
    前記外部接続部(4a,4b)は、前記基体(1)の互いに反対側にある外側面にそれぞれ配置され、
    焼結された状態の第1の層(6)と前記第1の層(6)とは個別に焼結された状態の第2の層(7)とを備え、
    前記内部電極層(複数)(3a,3b)と電気的に接続され、
    帯状に形成されていることを特徴とする、
    圧電アクチュエータとして形成される多層デバイス。
  2. 前記第1の層(6)は、銅を含み、または銅から成り、前記第2の層(7)は、銀を含み、または銀から成ることを特徴とする、請求項1に記載の多層デバイス。
  3. 前記第1の層(6)は、前記内部電極層(3a,3b)と直接接続されて配設されていることを特徴とする、請求項1又は2に記載の多層デバイス。
  4. 前記第2の層(7)は、前記第1の層(6)上に形成されることを特徴とする、請求項1乃至のいずれか1項に記載の多層デバイス。
  5. 前記多層デバイスは、前記外部接続部(4a,4b)の接続のための延長接続部(5)を備えることを特徴とする、請求項1乃至のいずれか1項に記載の多層デバイス。
  6. 前記延長接続部(5)は、前記第2の層(7)とはんだ付けされていることを特徴とする、請求項に記載の多層デバイス。
  7. 前記内部電極層(3a,3b)は、銅を含むことを特徴とする、請求項1乃至のいずれか1項に記載の多層デバイス。
  8. 誘電体層(複数)と内部電極層(複数)(3a,3b)とから成る積層体を備えた基体(1)の互いに反対側にある外側面のそれぞれに、帯状に形成された外部接続部(4a,4b)が取り付けられ、前記内部電極層(複数)(3a,3b)と電気的に接続され、この外部接続部の取り付けにおいて、まず第1の層(6)が塗布されて焼結され、次いで第2の層(7)が塗布されて前記第1の層(6)とは個別に焼結されることを特徴とする、圧電アクチュエータとして形成される電子多層デバイスの製造方法。
  9. 前記第1の層(6)および前記第2の層(7)は、シルクスクリーン印刷処理を用いて塗布されていることを特徴とする、請求項に記載の電子多層デバイスの製造方法。
  10. 前記第2の層(7)は、前記第1の層(6)上に塗布されることを特徴とする、請求項またはに記載の電子多層デバイスの製造方法。
  11. 前記第1の層(6)は、銅を含み、または銅から成り、前記第2の層(7)は、銀を含む、または銀から成ることを特徴とする、請求項乃至10のいずれか1項に記載の電子多層デバイスの製造方法。
JP2015518913A 2012-06-25 2013-05-06 外部接続部を有する多層デバイス、および外部接続部を有する多層デバイスの製造方法 Active JP6064044B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012105517.3 2012-06-25
DE102012105517.3A DE102012105517B4 (de) 2012-06-25 2012-06-25 Vielschichtbauelement mit einer Außenkontaktierung und Verfahren zur Herstellung eines Vielschichtbauelements mit einer Außenkontaktierung
PCT/EP2013/059384 WO2014000930A2 (de) 2012-06-25 2013-05-06 Vielschichtbauelement mit einer aussenkontaktierung und verfahren zur herstellung eines vielschichtbauelements mit einer aussenkontaktierung

Publications (2)

Publication Number Publication Date
JP2015529967A JP2015529967A (ja) 2015-10-08
JP6064044B2 true JP6064044B2 (ja) 2017-01-18

Family

ID=48289209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015518913A Active JP6064044B2 (ja) 2012-06-25 2013-05-06 外部接続部を有する多層デバイス、および外部接続部を有する多層デバイスの製造方法

Country Status (5)

Country Link
US (1) US20150146342A1 (ja)
EP (1) EP2865026A2 (ja)
JP (1) JP6064044B2 (ja)
DE (1) DE102012105517B4 (ja)
WO (1) WO2014000930A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018123594B4 (de) * 2018-09-25 2022-06-09 Tdk Electronics Ag Verfahren zur Herstellung eines keramischen Bauelements

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19945934C1 (de) * 1999-09-24 2001-03-22 Epcos Ag Verfahren zur Herstellung einer Außenkontaktierung eines elektrokeramischen Bauelementes, insbesondere eines Piezoaktors
JP2001307947A (ja) * 2000-04-25 2001-11-02 Tdk Corp 積層チップ部品及びその製造方法
JP4158338B2 (ja) 2000-06-06 2008-10-01 株式会社デンソー インジェクタ用圧電体素子
JP2002050803A (ja) * 2000-07-31 2002-02-15 Tokin Ceramics Corp 積層型圧電セラミックス
JP4506084B2 (ja) * 2002-04-16 2010-07-21 株式会社村田製作所 非還元性誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
DE10234787C1 (de) * 2002-06-07 2003-10-30 Pi Ceramic Gmbh Keramische Tec Verfahren zur Herstellung eines monolithischen Vielschichtaktors, monolithischer Vielschichtaktor aus einem piezokeramischen oder elektrostriktiven Material
JP4593911B2 (ja) * 2003-12-18 2010-12-08 京セラ株式会社 積層型圧電素子及び噴射装置
DE10345500B4 (de) * 2003-09-30 2015-02-12 Epcos Ag Keramisches Vielschicht-Bauelement
JP2006303045A (ja) 2005-04-18 2006-11-02 Denso Corp 積層型圧電体素子
JP4720425B2 (ja) * 2005-10-18 2011-07-13 株式会社村田製作所 電子部品
EP2003707B1 (en) * 2006-03-31 2012-03-14 Murata Manufacturing Co. Ltd. Piezoelectric actuator
JP5087914B2 (ja) * 2006-12-06 2012-12-05 Tdk株式会社 積層型圧電素子
JP5132972B2 (ja) * 2007-04-09 2013-01-30 太陽誘電株式会社 誘電体セラミックス及びその製造方法並びに積層セラミックコンデンサ
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
DK2359419T3 (da) * 2008-11-20 2013-04-15 Ceramtec Gmbh Flerlags aktuator med yderelektroder fremstillede af et metallisk, porøst, ekspanderbart ledende lag
DE102009013125A1 (de) 2009-03-13 2010-09-23 Epcos Ag Piezoaktor in Vielschichtbauweise und Verfahren zum Befestigen einer Außenelektrode bei einem Piezoaktor
JP2011176187A (ja) * 2010-02-25 2011-09-08 Kyocera Corp 積層型圧電素子およびこれを備えた噴射装置ならびに燃料噴射システム
JP5699819B2 (ja) * 2010-07-21 2015-04-15 株式会社村田製作所 セラミック電子部品
KR101153573B1 (ko) * 2010-11-25 2012-06-11 삼성전기주식회사 이중 전극 구조를 갖는 적층형 세라믹 캐패시터

Also Published As

Publication number Publication date
WO2014000930A2 (de) 2014-01-03
DE102012105517B4 (de) 2020-06-18
EP2865026A2 (de) 2015-04-29
DE102012105517A1 (de) 2014-01-02
US20150146342A1 (en) 2015-05-28
WO2014000930A3 (de) 2014-03-06
JP2015529967A (ja) 2015-10-08

Similar Documents

Publication Publication Date Title
JP4816648B2 (ja) 積層コンデンサ
JP4953988B2 (ja) 積層コンデンサおよびコンデンサ実装基板
JP5206440B2 (ja) セラミック電子部品
US10741331B2 (en) Composite electronic component and resistor
JP6107080B2 (ja) 積層コンデンサ
KR101823174B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9646767B2 (en) Ceramic electronic component and ceramic electronic apparatus including a split inner electrode
JP2010258070A (ja) 積層型セラミック電子部品
CN110875136B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP2010510644A (ja) コンポーネント構造
JP2017085095A (ja) キャパシタ及びその製造方法
JP2016076582A (ja) セラミック電子部品
JP2013073952A (ja) チップ型電子部品及びチップ型電子部品の実装構造
JP2020027927A (ja) 積層セラミックキャパシタ及びその製造方法
US11302481B2 (en) Electronic component and substrate having the same mounted thereon
JP5861531B2 (ja) 積層コンデンサ
JP6064044B2 (ja) 外部接続部を有する多層デバイス、および外部接続部を有する多層デバイスの製造方法
JP6232836B2 (ja) コンデンサ素子
JP6240775B2 (ja) 外部接続部を有する多層デバイス、および外部接続部を有する多層デバイスを製造するための方法
JP2000106322A (ja) 積層セラミックコンデンサ
JP6424460B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP6620413B2 (ja) コンデンサおよびその製造方法
JP6537766B2 (ja) チップ型電子部品
JP2012009680A (ja) セラミック電子部品
WO2016157866A1 (ja) コンデンサおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6064044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250