KR101153573B1 - 이중 전극 구조를 갖는 적층형 세라믹 캐패시터 - Google Patents
이중 전극 구조를 갖는 적층형 세라믹 캐패시터 Download PDFInfo
- Publication number
- KR101153573B1 KR101153573B1 KR1020100118141A KR20100118141A KR101153573B1 KR 101153573 B1 KR101153573 B1 KR 101153573B1 KR 1020100118141 A KR1020100118141 A KR 1020100118141A KR 20100118141 A KR20100118141 A KR 20100118141A KR 101153573 B1 KR101153573 B1 KR 101153573B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- external electrode
- ceramic capacitor
- double
- capacitor
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims description 18
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000004593 Epoxy Substances 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 229910000570 Cupronickel Inorganic materials 0.000 claims description 5
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 claims description 5
- 239000002003 electrode paste Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 적층형 세라믹 캐패시터에 전극 페이스트를 이중으로 도포하여 형성된 이중 전극 구조를 갖는 적층형 세라믹 캐패시터에 관한 것으로, 사전에 설정된 길이의 가로 및 세로를 갖는 복수의 유전체 층이 적층된 캐패시터 몸체와, 상기 복수의 유전체 층에 형성되어 사전에 설정된 정전 용량을 갖는 내부 전극부와, 상기 캐패시터 몸체의 양측면에 각각 형성되어 상기 내부 전극과 전기적으로 연결되는 제1 외부 전극과 상기 제1 외부 전극 위에 형성되는 제2 외부 전극을 갖는 외부 전극부를 포함하는 것을 특징으로 하는 이중 전극 구조를 갖는 적층형 세라믹 캐패시터를 제공한다.
Description
본 발명은 적층형 세라믹 캐패시터에 관한 것으로, 보다 상세하게는 적층형 세라믹 캐패시터에 전극 페이스트를 이중으로 도포하여 형성된 이중 전극 구조를 갖는 적층형 세라믹 캐패시터에 관한 것이다.
일반적으로, 적층형 세라믹 캐패시터(Multi-Layered Ceramin Capacitor;MLCC)는 복수개의 유전체층 사이에 내부 전극이 삽입되는 구조를 갖는다. 이러한 적층형 세라믹 캐패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자장치의 부품으로 널리 이용되며, 특히 대규모 집적소자(Large Scale Integrated circuit;LSI) 소자 등의 전원 회로에서 반도체칩과 전원 사이에 접속된 디커플링 캐패시터 등으로 적극적으로 사용되고 있다.
이러한 적층형 세라믹 캐패시터는 세라믹 소성체 내부에 존재하는 내부 전극과 외부 회로를 전기적으로 연결시켜주기 위해 세라믹 소성체 외부에 도전성 페이스트를 도포하여 외부 전극을 형성한다.
상술한 바와 같은 외부 전극의 역할은 내부 전극과 외부 회로 사이의 전기적인 연결을 제공함과 동시에, 외부로부터의 습도 또는 도금액과 같은 신뢰성에 영향을 주는 환경으로부터 내부 전극을 보호하는 역할을 한다.
한편, 기술의 발전에 따라 적층형 세라믹 캐패시터의 정전 용량은 점점 높아지고 있으며, 이에 따라 세라막 소성체에서 내부 전극이 차지하는 비율이 점점 증가하여, 외부 전극과의 접촉 증가와 더불어 외부 환경으로부터의 보호가 더욱 중요해지게 되었다. 따라서, 외부전극과 내부전극과의 접촉성이 양호하면서 치밀도가 우수한 외부 전극을 갖는 적측형 세라믹 캐패시터의 필요성이 대두된다.
본 발명의 목적은 적층형 세라믹 캐패시터에 전극 페이스트를 이중으로 도포하여 형성된 이중 전극 구조를 갖는 적층형 세라믹 캐패시터를 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명의 하나의 기술적인 측면은 사전에 설정된 길이의 가로 및 세로를 갖는 복수의 유전체 층이 적층된 캐패시터 몸체와, 상기 복수의 유전체 층에 형성되어 사전에 설정된 정전 용량을 갖는 내부 전극부와, 상기 캐패시터 몸체의 양측면에 각각 형성되어 상기 내부 전극과 전기적으로 연결되는 제1 외부 전극과 상기 제1 외부 전극 위에 형성되는 제2 외부 전극을 갖는 외부 전극부를 포함하는 것을 특징으로 하는 이중 전극 구조를 갖는 적층형 세라믹 캐패시터를 제공하는 것이다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 제1 외부 전극은 구리(Cu), 구리(Cu) 계열 합금, 구리-니켈(Cu-Ni) 합금 중 적어도 하나의 페이스트로 도포되어 이루어질 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 제2 외부 전극은 상기 제1 외부 전극과 동일한 성분의 페이스트로 도포되어 이루어질 수 있다.
본 발명의 또 하나의 기술적인 측면에 따르면, 상기 제2 외부 전극은 은(Ag) 페이스트 또는 은 에폭시(Ag epoxy) 중 하나로 이루어질 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 캐패시터 몸체는 가로가 0.6mm ± 0.05mm이고, 세로가 0.3 ± 0.05mm일 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 내부 전극의 정전 용량은 1uF ± 10% 이상일 수 있다.
본 발명의 또 하나의 기술적인 측면에 따르면, 상기 캐패시터 몸체는 가로가 1.0mm ± 0.05mm이고, 세로가 0.6 ± 0.05mm일 수 있다.
본 발명의 또 하나의 기술적인 측면에 따르면, 상기 내부 전극의 정전 용량은 10uF ± 10% 이상일 수 있다.
본 발명에 따르면, 적층형 세라믹 캐패시터에 전극 페이스트를 이중으로 도포하여 적층형 세라믹 캐패시터의 외부 전극을 이중 전극으로 형성함으로써 외부전극과 내부전극과의 접촉성이 양호하면서 치밀도가 우수한 외부 전극을 갖는 적측형 세라믹 캐패시터를 제공할 수 있는 효과가 있다.
도 1은 본 발명의 적층형 세라믹 캐패시터의 사시도.
도 2는 도 1에 도시된 본 발명의 적층형 세라믹 캐패시터를 AA' 방향으로 절단한 단면도.
도 2는 도 1에 도시된 본 발명의 적층형 세라믹 캐패시터를 AA' 방향으로 절단한 단면도.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명의 적층형 세라믹 캐패시터의 사시도이고, 도 2는 도 1에 도시된 본 발명의 적층형 세라믹 캐패시터를 AA' 방향으로 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 적층형 세라믹 캐패시터(10)는 사전에 설정된 가로(L) 및 세로(W)를 갖는 캐패시터 몸체(11) 및 외부 전극부(12)를 포함할 수 있다.
캐패시터 몸체(11)는 세라믹 소성체로 이루어질 수 있으며, 내부에 복수의 유전체 층이 적층되어 형성될 수 있다.
외부 전극부(12)는 캐패시터 몸체(11)의 양 측면에 각각 하나씩 형성된 외부 전극을 포함할 수 있다.
캐패시터 몸체(11)의 내부에는 복수의 유전체 층에 각각 형성된 복수의 내부 전극을 갖는 내부 전극부(13)가 형성될 수 있으며, 내부 전극부(13)는 사전에 설정된 정전 용량을 가질 수 있다. 내부 전극부(13)의 정전 용량은 적층된 내부 전극의 수에 비례할 수 있다.
이때, 본 발명에 따른 적층형 세라믹 캐패시터(10)는 사용자의 요구에 따라 고용량의 정전 용량을 가질 수 있는데, 고용량의 정전 용량은 세라믹 캐패시터(10)의 크기에 대비하여 일정 정전 용량 이상을 고용량의 정전 용량으로 말할 수 있다.
이에 따라, 본 발명의 적층형 세라믹 캐패시터(10)의 캐패시터 몸체(11)는 예를 들어 가로(L)가 0.6mm ± 0.05mm이고, 세로(W)가 0.3 ± 0.05mm일 수 있으며, 이때의 내부 전극부(13)의 정전 용량은 1uF ± 10% 이상으로 형성되어 고용량의 정전 용량을 가질 수 있다.
다른 예로, 본 발명의 적층형 세라믹 캐패시터(10)의 캐패시터 몸체(11)는 가로(L)가 1.0mm ± 0.05mm이고, 세로(W)가 0.6 ± 0.05mm일 수 있으며, 이때의 내부 전극부(13)의 정전 용량은 10uF ± 10% 이상으로 형성되어 고용량의 정전 용량을 가질 수 있다.
상술한 바와 같이, 고용량의 정전 용량을 갖기 위해, 캐패시터 몸체(11) 내부의 내부 전극부(13)가 차지하는 비율이 점점 높아지며, 이에 따라 외부 전극과의 접촉 증가 및 외부 환경으로부터의 보호가 더욱 중요하게 된다.
따라서, 본 발명의 적층형 세라믹 캐패시터(10)는 캐패시터 몸체(11)의 가로 양측에 각각 외부 전극을 갖는 외부 전극부(12)를 포함할 수 있다. 외부 전극부(12)는 캐패시터 몸체(11)의 가로 양측에 각각 형성되어 내부 전극부(13)의 내부 전극과 전기적으로 연결되는 제1 외부 전극(12a)과, 제1 외부 전극(12b)의 외면에 형성되어 외부 환경으로부터 제1 외부 전극(12a) 및 내부 전극부(13)를 보호하는 제2 외부 전극(12b)을 포함할 수 있다.
제1 외부 전극(12a)는 구리(Cu), 구리(Cu) 계열 합금, 구리-니켈(Cu-Ni) 합금 중 적어도 하나의 페이스트로 도포되어 이루어질 수 있다.
제2 외부 전극(12b)는 제1 외부 전극(12a)과 동일한 성분의 페이스트로 도포되어 이루어지거나, 은(Ag) 페이스트 또는 은 에폭시(Ag epoxy) 중 하나로 이루어질 수 있다.
제1 외부 전극(12a)는 캐패시터 몸체(11)에 구리(Cu) 계열 합금, 구리-니켈(Cu-Ni) 합금 중 적어도 하나의 페이스트(paste)를 도포하여, 전극 소성을 통해 내부 전극부(13)와 전기적으로 연결되며, 이후 제1 외부 전극(12a)과 동일한 성분의 페이스트 또는 은(Ag) 페이스트 또는 은 에폭시(Ag epoxy) 중 하나를 도포하여 소성시켜 제1 외부 전극(12a)과 제2 외부 전극(12b)을 전기적으로 연결시킨다. 이에 따라 전극의 치밀도가 다음의 표와 같이 높아진다.
| 구분 | 종래 | 본발명 |
| 치밀도 | 95~96% | 98% 이상 |
| 불량률 | 5% | 3% 미만 |
| 도금액 침투율 | 10% | 5% 미만 |
상술한 표와 같이, 종래의 외부 전극을 단일층으로 도포하여 형성하는 경우와 대비하여, 본 발명은 외부 전극을 이중으로 형성하여, 치밀도가 높아지고, 불량률 및 도금액 침투 정도가 낮아지는 것을 볼 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
11...캐패시터 몸체
12...외부 전극
13...내부 전극
12...외부 전극
13...내부 전극
Claims (8)
- 삭제
- 삭제
- 사전에 설정된 길이의 가로 및 세로를 갖는 복수의 유전체 층이 적층된 캐패시터 몸체;
상기 복수의 유전체 층에 형성되어 사전에 설정된 정전 용량을 갖는 내부 전극부; 및
상기 캐패시터 몸체의 양측면에 각각 형성되어 상기 내부 전극과 전기적으로 연결되는 제1 외부 전극과 상기 제1 외부 전극 위에 형성되는 제2 외부 전극을 갖는 외부 전극부를 포함하고,
상기 제1 외부 전극은 구리(Cu), 구리(Cu) 계열 합금, 구리-니켈(Cu-Ni) 합금 중 적어도 하나의 페이스트로 도포되어 이루어지며,
상기 제2 외부 전극은 상기 제1 외부 전극과 동일한 성분의 페이스트로 도포되어 이루어지는 것을 특징으로 하는 이중 전극 구조를 갖는 적층형 세라믹 캐패시터. - 사전에 설정된 길이의 가로 및 세로를 갖는 복수의 유전체 층이 적층된 캐패시터 몸체;
상기 복수의 유전체 층에 형성되어 사전에 설정된 정전 용량을 갖는 내부 전극부; 및
상기 캐패시터 몸체의 양측면에 각각 형성되어 상기 내부 전극과 전기적으로 연결되는 제1 외부 전극과 상기 제1 외부 전극 위에 형성되는 제2 외부 전극을 갖는 외부 전극부를 포함하고,
상기 제1 외부 전극은 구리(Cu), 구리(Cu) 계열 합금, 구리-니켈(Cu-Ni) 합금 중 적어도 하나의 페이스트로 도포되어 이루어지며,
상기 제2 외부 전극은 은(Ag) 페이스트 또는 은 에폭시(Ag epoxy) 중 하나로 이루어지는 것을 특징으로 하는 이중 전극 구조를 갖는 적층형 세라믹 캐패시터. - 제3항 또는 제4항 중 한 항에 있어서,
상기 캐패시터 몸체는 가로가 0.6mm ± 0.05mm이고, 세로가 0.3 ± 0.05mm인 것을 특징으로 하는 이중 전극 구조를 갖는 적층형 세라믹 캐패시터. - 제5항에 있어서,
상기 내부 전극의 정전 용량은 1uF ± 10% 이상인 것을 특징으로 하는 이중 전극 구조를 갖는 적층형 세라믹 캐패시터. - 제3항 또는 제4항 중 한 항에 있어서,
상기 캐패시터 몸체는 가로가 1.0mm ± 0.05mm이고, 세로가 0.6 ± 0.05mm인 것을 특징으로 하는 이중 전극 구조를 갖는 적층형 세라믹 캐패시터. - 제7항에 있어서,
상기 내부 전극의 정전 용량은 10uF ± 10% 이상인 것을 특징으로 하는 이중 전극 구조를 갖는 적층형 세라믹 캐패시터.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100118141A KR101153573B1 (ko) | 2010-11-25 | 2010-11-25 | 이중 전극 구조를 갖는 적층형 세라믹 캐패시터 |
| US13/302,375 US8634180B2 (en) | 2010-11-25 | 2011-11-22 | Multi-layered ceramic capacitor having dual layer-electrode structure |
| US14/109,399 US8917490B2 (en) | 2010-11-25 | 2013-12-17 | Multilayered ceramic capacitor having dual layer-electrode structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100118141A KR101153573B1 (ko) | 2010-11-25 | 2010-11-25 | 이중 전극 구조를 갖는 적층형 세라믹 캐패시터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120056549A KR20120056549A (ko) | 2012-06-04 |
| KR101153573B1 true KR101153573B1 (ko) | 2012-06-11 |
Family
ID=46126511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100118141A KR101153573B1 (ko) | 2010-11-25 | 2010-11-25 | 이중 전극 구조를 갖는 적층형 세라믹 캐패시터 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8634180B2 (ko) |
| KR (1) | KR101153573B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101153573B1 (ko) * | 2010-11-25 | 2012-06-11 | 삼성전기주식회사 | 이중 전극 구조를 갖는 적층형 세라믹 캐패시터 |
| DE102012105517B4 (de) * | 2012-06-25 | 2020-06-18 | Tdk Electronics Ag | Vielschichtbauelement mit einer Außenkontaktierung und Verfahren zur Herstellung eines Vielschichtbauelements mit einer Außenkontaktierung |
| KR101983154B1 (ko) | 2013-11-05 | 2019-05-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR102293032B1 (ko) | 2015-04-21 | 2021-08-24 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR102653205B1 (ko) | 2016-11-23 | 2024-04-01 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102436224B1 (ko) * | 2017-12-19 | 2022-08-25 | 삼성전기주식회사 | 커패시터 부품 |
| KR102268390B1 (ko) | 2019-12-09 | 2021-06-23 | 삼성전기주식회사 | 전자 부품 |
| KR20230068722A (ko) * | 2021-11-11 | 2023-05-18 | 삼성전기주식회사 | 복합 전자부품 |
| WO2023121043A1 (ko) * | 2021-12-22 | 2023-06-29 | 주식회사 아모텍 | 세라믹 커패시터 및 그 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293182B1 (ko) | 1997-12-13 | 2001-08-07 | 이형도 | 칩형 박막 캐패시터 및 그 제조방법 |
| KR100811388B1 (ko) | 2006-04-18 | 2008-03-07 | 삼화콘덴서공업주식회사 | 적층 세라믹 캐패시터 및 그의 제조방법 |
| KR100826408B1 (ko) | 2006-10-11 | 2008-05-02 | 삼성전기주식회사 | 적층 세라믹 캐패시터 |
| KR100910527B1 (ko) | 2007-09-28 | 2009-07-31 | 삼성전기주식회사 | 적층형 칩 커패시터 및 적층형 칩 커패시터의 용량조절방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4952723B2 (ja) * | 2007-02-14 | 2012-06-13 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
| KR100980189B1 (ko) | 2008-10-02 | 2010-09-03 | 김태인 | 다련 필터의 외부전극 도포 두께를 두껍게 형성하는 전극 도포방법 |
| KR101153573B1 (ko) * | 2010-11-25 | 2012-06-11 | 삼성전기주식회사 | 이중 전극 구조를 갖는 적층형 세라믹 캐패시터 |
-
2010
- 2010-11-25 KR KR1020100118141A patent/KR101153573B1/ko active IP Right Grant
-
2011
- 2011-11-22 US US13/302,375 patent/US8634180B2/en active Active
-
2013
- 2013-12-17 US US14/109,399 patent/US8917490B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293182B1 (ko) | 1997-12-13 | 2001-08-07 | 이형도 | 칩형 박막 캐패시터 및 그 제조방법 |
| KR100811388B1 (ko) | 2006-04-18 | 2008-03-07 | 삼화콘덴서공업주식회사 | 적층 세라믹 캐패시터 및 그의 제조방법 |
| KR100826408B1 (ko) | 2006-10-11 | 2008-05-02 | 삼성전기주식회사 | 적층 세라믹 캐패시터 |
| KR100910527B1 (ko) | 2007-09-28 | 2009-07-31 | 삼성전기주식회사 | 적층형 칩 커패시터 및 적층형 칩 커패시터의 용량조절방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120056549A (ko) | 2012-06-04 |
| US20120134066A1 (en) | 2012-05-31 |
| US8634180B2 (en) | 2014-01-21 |
| US8917490B2 (en) | 2014-12-23 |
| US20140104749A1 (en) | 2014-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101153573B1 (ko) | 이중 전극 구조를 갖는 적층형 세라믹 캐패시터 | |
| KR101630040B1 (ko) | 적층 세라믹 커패시터 및 그 실장기판 | |
| KR101952860B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101659151B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102061503B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102018306B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20160106026A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20150051667A (ko) | 적층 세라믹 커패시터 | |
| JP2015023271A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP2015037177A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| KR20140081360A (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판 | |
| KR20140126085A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101228688B1 (ko) | 적층형 세라믹 캐패시터 | |
| JP2015057810A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| KR20150029225A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판 | |
| KR20140143340A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20180058021A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP2011135036A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP6309313B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| KR20180007455A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR20150008632A (ko) | 기판 내장용 적층 세라믹 전자 부품 | |
| KR102004784B1 (ko) | 적층 세라믹 전자부품 및 그 실장기판 | |
| KR102004809B1 (ko) | 적층 세라믹 커패시터, 및 그 제조방법 | |
| KR20110134866A (ko) | 적층 세라믹 커패시터 | |
| KR20110068230A (ko) | 적층 세라믹 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 8 |