KR101659151B1 - 적층 세라믹 커패시터 및 그 실장 기판 - Google Patents

적층 세라믹 커패시터 및 그 실장 기판 Download PDF

Info

Publication number
KR101659151B1
KR101659151B1 KR1020140079965A KR20140079965A KR101659151B1 KR 101659151 B1 KR101659151 B1 KR 101659151B1 KR 1020140079965 A KR1020140079965 A KR 1020140079965A KR 20140079965 A KR20140079965 A KR 20140079965A KR 101659151 B1 KR101659151 B1 KR 101659151B1
Authority
KR
South Korea
Prior art keywords
ceramic body
mounting surface
lead
exposed
lead portion
Prior art date
Application number
KR1020140079965A
Other languages
English (en)
Other versions
KR20150007947A (ko
Inventor
안영규
김두영
박민철
이병화
박상수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US14/327,277 priority Critical patent/US9609753B2/en
Publication of KR20150007947A publication Critical patent/KR20150007947A/ko
Priority to US14/841,126 priority patent/US9648748B2/en
Application granted granted Critical
Publication of KR101659151B1 publication Critical patent/KR101659151B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은, 세라믹 바디의 실장 면에 3개의 외부 전극을 서로 이격되게 배치하고, 상기 제1 내부 전극에서 상기 세라믹 바디의 실장 면을 통해 노출되도록 연장되게 형성되며, 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되는 제1 및 제2 리드부는, 상기 세라믹 바디의 길이 방향의 양 면과 제1 내부 전극 사이에 적어도 하나의 스페이스부를 각각 가지는 적층 세라믹 커패시터 및 그 실장 기판을 제공한다.

Description

적층 세라믹 커패시터 및 그 실장 기판{MULTI-LAYERED CERAMIC CAPACITOR AND BOARD FOR MOUNTING THE SAME}
본 발명은 적층 세라믹 커패시터 및 그 실장 기판에 관한 것이다.
세라믹 재료를 사용하는 전자 부품으로 커패시터, 인턱터, 압전 소자, 바리스터 및 서미스터 등이 있다.
이러한 세라믹 전자 부품 중 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이한 장점을 가지며, LSI(large scale integration circuit)의 전원 회로 등 고주파 회로 내에 배치되는 디커플링 커패시터로 유용하게 사용된다.
이때, 전원 회로의 안정성은 적층 세라믹 커패시터의 ESL(등가직렬인덕턴스; Equivalent Serial Inductance)에 의존하며, 특히 낮은 ESL에서 안정성이 높다.
따라서, 전원 회로를 안정화시키기 위해서, 적층 세라믹 커패시터는 보다 낮은 ESL 값을 가져야 하며, 이러한 요구는 전자 장치의 고주파 및 고전류화 경향에 따라 더욱 증가되고 있다.
또한, 적층 세라믹 커패시터는 디커플링 커패시터 외에 EMI 필터(electromagnetic interference filter)로 사용되는데, 이 경우 고주파 노이즈 제거 및 감쇄 특성을 향상시키기 위해서도 ESL이 낮은 것이 바람직하다.
이러한 ESL을 낮추기 위해서, 기판 실장 면에 대해 내부 전극이 수직으로 배치되며, 세라믹 재질의 유전체층과 금속 재질의 내부 전극이 교대로 적층된 구조를 갖는 3-단자 형태의 커패시터가 일부 개시되어 있다.
그러나, 상기 3-단자 형태의 적층 세라믹 커패시터는 상기 유전체층과 내부 전극 간의 결합력이 약하므로 상기 세라믹 바디의 모서리 부분과 양 단면 부분에 디라미네이션(delamination)이 발생하는 문제점이 있었다.
국내특허공개공보 10-2008-0073193
본 발명의 목적은, 적층 세라믹 커패시터의 ESL을 낮추고, 세라믹 바디의 모서리 부분과 길이 방향의 양 측에 발생하는 디라미네이션을 방지할 수 있는 적층 세라믹 커패시터 및 그 실장 기판을 제공하는 것이다.
본 발명의 일 측면은, 세라믹 바디의 실장 면에 3개의 외부 전극을 서로 이격되게 배치하고, 상기 제1 내부 전극에서 상기 세라믹 바디의 실장 면을 통해 노출되도록 연장되게 형성되며, 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되는 제1 및 제2 리드부는, 상기 세라믹 바디의 길이 방향의 양 면과 제1 내부 전극 사이에 적어도 하나의 스페이스부를 각각 가지는 적층 세라믹 커패시터 및 그 실장 기판을 제공한다.
본 발명의 일 실시 형태에 따르면, 적층 세라믹 커패시터의 ESL을 저감할 수 있어서, 디커플링 커패시터 및 EMI 필터 등에 응용할 경우, 전원 회로의 전압 변동을 보다 효과적으로 억제할 수 있고 고주파 감쇄 특성 및 고주파 노이즈 제거 효과를 향상시킬 수 있는 효과가 있다.
또한, 세라믹 바디의 모서리 부분과 세라믹 바디의 길이 방향의 양 측에서 결합력이 높은 세라믹 재질의 유전체층이 서로 접촉하는 부분을 확보함으로써, 상기 세라믹 바디의 모서리 부분과 상기 세라믹 바디의 길이 방향의 양 측에 디라미네이션(delamination)이 발생하는 현상을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 내부 전극 구조를 나타낸 투명사시도이다.
도 3은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 제1 및 제2 내부 전극을 나타낸 평면도이다.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 스페이스부 총 면적(S2) 및 제1 또는 제2 리드부와 스페이스부를 합친 면적(S1)을 나타낸 평면도이다.
도 5는 본 발명에 따른 적층 세라믹 커패시터의 제1 내부 전극의 다른 실시 예를 나타낸 평면도이다.
도 6은 본 발명에 따른 적층 세라믹 커패시터의 제1 내부 전극의 또 다른 실시 예를 나타낸 평면도이다.
도 7은 본 발명에 따른 적층 세라믹 커패시터의 제2 내부 전극의 다른 실시 예를 나타낸 평면도이다.
도 8은 본 발명에 따른 적층 세라믹 커패시터의 외부 전극의 다른 실시 예를 나타낸 사시도이다.
도 9는 도 8의 적층 세라믹 커패시터의 제1 및 제2 내부 전극의 또 다른 실시 예를 나타낸 평면도이다.
도 10은 본 발명에 따른 적층 세라믹 커패시터의 외부 전극의 또 다른 실시 예를 나타낸 사시도이다.
도 11은 도 10의 적층 세라믹 커패시터의 제1 및 제2 내부 전극의 또 다른 실시 예를 나타낸 평면도이다.
도 12는 본 발명에 따른 적층 세라믹 커패시터의 외부 전극의 또 다른 실시 예를 나타낸 사시도이다.
도 13은 도 12의 적층 세라믹 커패시터의 제1 및 제2 내부 전극의 또 다른 실시 예를 나타낸 평면도이다.
도 14는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터가 기판에 실장된 모습을 개략적으로 나타낸 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
적층 세라믹 커패시터
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이고, 도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 내부 전극 구조를 나타낸 투명사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)는 세라믹 바디(110), 복수의 제1 및 제2 내부 전극(121, 122), 제1 내지 제3 리드부(123, 124, 125) 및 세라믹 바디(110)의 실장 면에 형성된 제1 내지 제3 외부 전극(131, 132, 133)을 포함한다.
세라믹 바디(110)는 복수의 유전체층(111)을 폭 방향으로 적층한 다음 소성한 것으로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 세라믹 바디(110)의 형상은 특별히 제한되지 않으며, 예를 들어 육면체 형상을 가질 수 있다.
본 발명의 실시 형태를 명확하게 설명하기 위해 세라믹 바디(110)의 육면체 방향을 정의하면, 도 2에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다.
또한, 본 실시 형태에서는 설명의 편의를 위해 세라믹 바디(110)의 서로 대향되는 두께 방향의 면을 제1 및 제2 면(S1. S2)으로, 제1 및 제2 면(S1, S2)을 연결하며 서로 대향되는 길이 방향의 양 면을 제3 및 제4 면(S3, S4)으로, 서로 대향되는 폭 방향의 양 면을 제5 및 제6 면(S5, S6)으로 정의하기로 한다.
유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 분말 등을 포함할 수 있으나, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 필요시 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
상기 세라믹 첨가제는 전이 금속 산화물 또는 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등을 포함할 수 있다.
도 3은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 제1 및 제2 내부 전극을 나타낸 평면도이다.
도 3을 참조하면, 제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)을 형성하는 세라믹 시트를 사이에 두고 서로 대향되게 교대로 배치되며, 적층 방향에서 볼 때 서로 중첩되어 커패시터의 캐패시턴스(capacitance)에 기여하는 부분이다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
또한, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예를 들어 은(Ag), 팔라듐(Pd), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 또는 이들의 합금 등으로 이루어진 것을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 리드부(123, 124)는 제1 내부 전극(121)에서 세라믹 바디(110)의 적어도 일면을 통해 노출되도록 연장 형성된 것으로서, 적어도 하나의 스페이스부(123c, 124c)를 가지며, 제1 내부 전극(121)에서 세라믹 바디(110)의 실장 면인 제1 면(S1)통해 노출되는 좌우 한 쌍의 제1 인출부(123a, 124a)와, 세라믹 바디(110)의 서로 마주보는 길이 방향의 제3 및 제4 면(S3, S4)을 통해 각각 노출되도록 연장 형성된 제2 인출부(123b, 124b)를 포함한다.
여기서, 스페이스부(123c, 124c)는 세라믹 바디(110)의 모서리 부분과 세라믹 바디(110)의 길이 방향의 제3 및 제4 면(S3, S4) 부분에서 결합력이 높은 세라믹 재질끼리 서로 접촉하는 부분을 확보함으로써, 세라믹 바디(110)의 모서리 부분과 제3 및 제4 면(S3, S4) 부분에 디라미네이션이 발생하는 현상을 최소화시키게 된다.
이때, 스페이스부(123c, 124c)의 형상은 세라믹 바디(110)를 형성하는 유전체층의 적어도 일면을 통해 노출되게 형성될 수 있으며, 본 실시 형태에서는 스페이스부(123c, 124c)가 제1 인출부(123a, 124a)와 제2 인출부(123b, 123b) 사이에서 유전체층(111)의 모서리부와 대응되는 위치에 형성되나, 본 발명이 이에 한정되는 것은 아니다.
제3 리드부(125)는 제1 및 제2 리드부(123, 124) 사이에 배치되며, 제2 내부 전극(122)에서 세라믹 바디(110)의 제1 면(S1)을 통해 노출되도록 연장 형성된다.
제1 및 제2 외부 전극(131, 132)은 서로 같은 극성을 갖는 전극으로서, 세라믹 바디(110)의 제1 면(S1)에 형성되며, 본 실시 형태에서는 세라믹 바디(110)의 길이 방향의 제3 및 제4 면(S3, S4)에까지 연장 형성되어 세라믹 바디(110)의 제1 면(S1)과 제3 및 제4 면(S3, S4)을 통해 노출된 제1 및 제2 리드부(123, 124)와 각각 접촉되어 전기적으로 접속된다.
즉, 제1 및 제2 리드부(123, 124)과 제1 및 제2 외부 전극(131, 132)의 접촉면적이 세라믹 바디(110)의 제3 및 제4 면(S3, S4)과 제1 면(S1)에 걸쳐서 넓게 확보되므로 ESL을 저감시킬 수 있는 효과가 있다.
이때, 제1 내지 제3 외부 전극(131, 132, 133)은 세라믹 바디(110)의 폭 방향의 제5 및 제6 면(S5, S6)의 일부까지 연장되게 형성되거나, 세라믹 바디(110)의 제2 면(S2) 까지 연장되게 형성될 수 있으며, 필요시 세라믹 바디(110)의 양 단부를 완전히 덮어 감싸는 형태로 형성될 수 있다.
제3 외부 전극(133)은 제1 및 제2 외부 전극(131, 132)과 다른 극성을 갖는 전극으로서, 제1 및 제2 외부 전극(131, 132) 사이에서 세라믹 바디(110)의 제1 면(S1)에 형성되며, 세라믹 바디(110)의 제1 면(S1)을 통해 노출된 제3 리드부(125)와 접촉되어 전기적으로 접속된다.
이때, 제1 내지 제3 외부 전극(131, 132, 133)은 도전성 금속으로 형성되며, 예를 들어 은(Ag), 니켈(Ni) 및 구리(Cu) 등으로 형성될 수 있다. 이러한 제1 내지 제3 외부 전극(131, 132, 133)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성하여 형성될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 내지 제3 외부 전극(131, 132, 133) 상에는 필요시 도금층(미도시)이 형성될 수 있다. 상기 도금층은 적층 세라믹 커패시터(100)를 기판에 솔더로 실장 할 때 상호 간의 접착 강도를 높이기 위한 것이다.
상기 도금층은 예를 들어 제1 내지 제3 외부 전극(131, 132, 133) 상에 형성된 니켈(Ni) 도금층과, 상기 니켈 도금층 상에 형성된 주석(Sn) 도금층을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 제1 및 제2 리드부(123, 124)는 제1 인출부(123a, 124a)가 제1 내부 전극(121)에서 세라믹 바디(110)의 제2 면(S2)을 통해 더 노출되도록 연장되게 형성될 수 있다.
또한, 제2 내부 전극(122)에서 세라믹 바디(110)의 제2 면(S2)을 통해 노출되도록 제4 리드부(126)를 추가로 연장 형성할 수 있다.
제4 리드부(126)는 제1 및 제2 리드부(123, 124) 사이에 제1 및 제2 리드부(123, 124)로부터 이격되게 배치된다.
이때, 제1 및 제2 외부 전극(131, 132) 사이에서 세라믹 바디(110)의 제2 면(S2)에는 제4 외부 전극(134)이 형성된다.
제4 외부 전극(134)은 제4 리드부(126)의 세라믹 바디(110)의 제2 면(S2)을 통해 노출된 부분과 접촉되어 전기적으로 접속된다.
이와 같이, 제1 및 제2 리드부(123, 124)와 제4 리드부(126)를 세라믹 바디(110)의 제2 면(S2)으로 인출시켜 적층 세라믹 커패시터(100)의 내부 및 외부 구조를 상하 대칭 구조로 형성한 경우 커패시터의 방향성을 제거할 수 있다.
따라서, 커패시터의 표면 실장시 제1 및 제2 면(S1, S2) 중 어느 면도 실장 면으로 제공될 수 있으므로, 적층 세라믹 커패시터(100)를 기판에 실장시 실장 면의 방향을 고려하지 않아도 되는 장점이 있다.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 스페이스부 면적 및 리드부와 스페이스부를 합친 면적을 나타낸 평면도이고, 하기 표 1은 후술하는 S2/S1의 값과 A 값에 따른 디라미네이션 발생 여부 및 ESL 값을 나타낸 것이다.
샘플 S1 (㎛2) S2 (㎛2) S2/S1 A (㎛) 디라미네이션
발생율 (%)		 ESL (pH)
1 36024 0 0.0% 125.4 4.5 52.2
2 36023 1915 5.3% 125.2 1.0 52.3
3 36028 2144 6.0% 100.4 0.5 52.8
4 36018 3592 10.0% 100.1 0.0 52.9
5 36032 3587 10.0% 99.8 0.0 52.9
6 36034 3589 10.0% 85.5 0.0 53.1
7 36011 10048 27.9% 85.0 0.0 53.2
8 36025 15844 44.0% 85.1 0.0 53.2
9 36018 23250 64.6% 85.4 0.0 53.4
10 36030 28827 80.0% 85.2 0.0 53.7
11 36009 28833 80.1% 52.4 0.0 54.0
12 36025 28848 80.1% 48.2 0.0 54.3
13 36019 32467 90.1% 36.0 0.0 54.9
14 36022 34562 95.9% 28.3 0.0 60.2
도 4 및 표 1을 참조하면, 제1 또는 제2 리드부(123, 124)에 마련된 스페이스부(123c, 124c)의 총 면적을 S2로, 제1 또는 제2 리드부(123, 124)의 면적과 상기 S2를 합친 면적을 S1으로 규정할 때, S2/S1은 표 1의 샘플 4 내지 13에서와 같이 10.0 % 내지 90.1 %의 범위를 만족할 수 있다.
상기 S2/S1의 값이 10.0 % 미만이면 표 1의 샘플 1 내지 3에서와 같이 디라미네이션이 발생할 수 있으며, 상기 S2/S1의 값이 90.1 %를 초과하게 되면 표 1의 샘플 14에서와 같이 ESL 값이 55를 초과하는 등 저 ESL을 구현하기 어려운 문제점이 발생할 수 있다.
또한, 제1 또는 제2 리드부(123, 124)의 최소 폭, 즉 본 실시 형태의 경우 제1 인출부(123a, 124a)의 폭을 A로 규정할 때, 상기 A는 표 1의 샘플 4 내지 13에서와 같이 36.0 ㎛ ≤ A ≤ 100.1 ㎛의 범위를 만족할 수 있다.
상기 A 값이 36.0 ㎛ 미만이면 표 1의 샘플 14에서와 같이 저 ESL을 구현하기 어려울 수 있으며, 상기 A 값이 100.1 ㎛를 초과하게 되면 샘플 1 내지 3에서와 같이 디라미네이션이 발생하는 문제가 있을 수 있다.
또한, 제1 또는 제2 외부 전극(131, 132)의 밴드부, 즉 세라믹 바디(110)의 실장 면인 제2 면에 형성된 부분의 폭을 B로 규정할 때, 상기 A는 상기 B 이하인 것이 바람직하다.
여기서, 상기 A가 상기 B 보다 크게 되면 내부 전극이 외부로 노출되고, 이에 도금 공정에서의 도금액 침투 및 외부 습기 침투 등으로 인해 신뢰성 저하가 심각하게 발생할 수 있다.
변형 예
도 5는 본 발명에 따른 적층 세라믹 커패시터의 제1 내부 전극의 다른 실시 예를 나타낸 평면도이다.
여기서, 세라믹 바디(110), 제1 및 제2 내부 전극(121, 122) 및 제1 내지 제3 외부 전극(131, 132, 133) 등이 형성된 구조는 앞서 설명한 일 실시 형태와 동일하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 제1 및 제2 리드부(123', 124')에 대해 구체적으로 설명한다.
도 5를 참조하면, 제1 및 제2 리드부(123', 124')는 유전체층(111)의 모서리부와 대응되는 위치에 형성될 수 있으며, 필요시 상하 서로 마주보는 모서리부와 대응되는 위치에 각각 형성될 수 있다.
따라서, 스페이스부(123c', 124c')는 제1 내부 전극(121)의 상하 모서리부에 형성된 제1 또는 제2 리드부(123', 124')의 사이에 위치하며 유전체층(111)의 길이 방향의 제3 및 제4 측면을 통해 노출되게 형성될 수 있다.
도 6은 본 발명에 따른 적층 세라믹 커패시터의 제1 내부 전극의 또 다른 실시 예를 나타낸 평면도이다.
여기서, 세라믹 바디(110), 제1 및 제2 내부 전극(121, 122) 및 제1 내지 제3 외부 전극(131, 132, 133) 등이 형성된 구조는 앞서 설명한 일 실시 형태와 동일하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 제1 및 제2 리드부(123", 124")에 대해 구체적으로 설명한다.
도 6을 참조하면, 제1 및 제2 리드부(123", 124")는 유전체층(111)의 제1 및 제2 면을 통해 노출된 제1 인출부(123a', 124a')와 유전체층(111)의 제3 및 제4 면을 통해 노출된 복수의 제2 인출부(123b', 124b')를 포함한다.
이때, 제1 인출부(123a', 124a')와 제2 인출부(123b', 124b') 사이, 즉 유전체층(111)의 상하 모서리부와 대응되는 위치에는 제1 스페이스부(123c', 124c')가 마련되고, 각각의 제2 인출부(123b', 124b') 사이에는 유전체층(111)의 제3 및 제4 면을 통해 노출되도록 제2 스페이스부(123d', 124d')가 마련된다.
도 7은 본 발명에 따른 적층 세라믹 커패시터의 제2 내부 전극의 다른 실시 예를 나타낸 평면도이다.
여기서, 세라믹 바디(110), 제1 및 제2 내부 전극(121, 122) 및 제1 내지 제3 외부 전극(131, 132, 133) 등이 형성된 구조는 앞서 설명한 일 실시 형태와 동일하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 제3 및 제4 리드부(125', 126')에 대해 구체적으로 설명한다.
한편, 도 7을 참조하면, 제3 및 제4 리드부(125', 126')는 유전체층(111)의 제1 및 제2 면을 통해 각각 노출되도록 적어도 하나의 스페이스부(125a', 126a')를 각각 가질 수 있다.
도 8은 본 발명에 따른 적층 세라믹 커패시터의 외부 전극의 다른 실시 예를 나타낸 사시도이고, 도 9는 도 8의 적층 세라믹 커패시터의 제1 및 제2 내부 전극의 또 다른 실시 예를 나타낸 평면도이다.
여기서, 세라믹 바디(110)의 구조는 앞서 설명한 일 실시 형태와 동일하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 제1 내지 제3 외부 전극(1310, 1320, 1330)과 제1 및 제2 내부 전극(1210, 1220)에 대해 구체적으로 설명한다.
도 8 및 도 9를 참조하면, 제1 내지 제3 외부 전극(1310, 1320, 1330)은 세라믹 바디(110)의 제1 면에만 형성되며, 필요시 세라믹 바디(110)의 제5 및 제6 면의 일부까지 연장되게 형성될 수 있다.
또한, 제1 내부 전극(1210)은 세라믹 바디(110)의 제1 면을 통해 노출되어 제1 및 제2 외부 전극(1310, 1320)과 각각 전기적으로 연결되도록 형성된 제1 및 제2 리드부(1230, 1240)를 가질 수 있다.
이때, 제1 내부 전극(1210)의 길이 방향으로 양 단부에는 스페이스부(1231, 1241)가 마련될 수 있다.
제2 내부 전극(1220)은 제1 및 제2 리드부(1230, 1240) 사이에 위치하며 세라믹 바디(110)의 제1 면을 통해 노출되어 제3 외부 전극(1330)과 전기적으로 연결되도록 형성된 제3 리드부(1250)를 가질 수 있다.
도 10은 본 발명에 따른 적층 세라믹 커패시터의 외부 전극의 또 다른 실시 예를 나타낸 사시도이고, 도 11은 도 10의 적층 세라믹 커패시터의 제1 및 제2 내부 전극의 또 다른 실시 예를 나타낸 평면도이다.
여기서, 세라믹 바디(110)의 구조는 앞서 설명한 일 실시 형태와 동일하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 제1 내지 제3 외부 전극(1310, 1320, 1330)과 제1 및 제2 내부 전극(1210, 1220)에 대해 구체적으로 설명한다.
도 10 및 도 11을 참조하면, 제1 내지 제3 외부 전극(1310, 1320, 1330)은 필요시 세라믹 바디(110)의 제5 및 제6 면의 일부까지 각각 연장되게 형성될 수 있다.
또한, 세라믹 바디(110)의 실장 면과 대향되는 제2 면(S2)에는 절연층(150)이 배치될 수 있다.
제1 내부 전극(1210)은 세라믹 바디(110)의 제1 면을 통해 노출되어 제1 및 제2 외부 전극(1310, 1320)과 각각 전기적으로 연결되도록 형성된 제1 및 제2 리드부(1230, 1240)를 가질 수 있다.
또한, 제1 내부 전극(1210)은 세라믹 바디(110)의 제2 면을 통해 노출되어 세라믹 바디(110)의 제2 면에 형성된 절연층(150)과 접촉하는 제4 및 제5 리드부(1230', 1240')를 가질 수 있다.
이때, 제1 내부 전극(1210)의 길이 방향으로 양 단부에는 스페이스부(1231, 1241)가 마련될 수 있다.
제2 내부 전극(1220)은 제1 및 제2 리드부(1230, 1240) 사이에 위치하며 세라믹 바디(110)의 제1 면을 통해 노출되어 제3 외부 전극(1330)과 전기적으로 연결되도록 형성된 제3 리드부(1250) 및 제4 및 제5 리드부(1230', 1240') 사이에 위치하며 세라믹 바디(110)의 제2 면을 통해 노출되어 절연층(150)과 접촉하는 제6 리드부(1260)를 가질 수 있다.
도 12는 본 발명에 따른 적층 세라믹 커패시터의 외부 전극의 또 다른 실시 예를 나타낸 사시도이고, 도 13은 도 12의 적층 세라믹 커패시터의 제1 및 제2 내부 전극의 또 다른 실시 예를 나타낸 평면도이다.
여기서, 세라믹 바디(110)의 구조는 앞서 설명한 일 실시 형태와 동일하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 제1 내지 제3 외부 전극(1310, 1320, 1330)과 제1 및 제2 내부 전극(1210, 1220)에 대해 구체적으로 설명한다.
도 12 및 도 13을 참조하면, 제1 내지 제3 외부 전극(1310, 1320, 1330)은 세라믹 바디(110)의 제1 면에 형성되며, 필요시 세라믹 바디(110)의 제5 및 제6 면의 일부까지 각각 연장되게 형성될 수 있다. 또한, 제4 내지 제6 외부 전극(1310', 1320', 1330')은 세라믹 바디(110)의 제2 면에 제1 내지 제3 외부 전극(1310, 1320, 1330)과 서로 마주보는 대칭형으로 형성되며, 필요시 세라믹 바디(110)의 제5 및 제6 면의 일부까지 각각 연장되게 형성될 수 있다.
또한, 제1 내부 전극(1210)은 세라믹 바디(110)의 제1 면을 통해 노출되어 제1 및 제2 외부 전극(1310, 1320)과 각각 전기적으로 연결되도록 형성된 제1 및 제2 리드부(1230, 1240)를 가질 수 있다.
또한, 제1 내부 전극(1210)은 세라믹 바디(110)의 제2 면을 통해 노출되어 세라믹 바디(110)의 제2 면에 형성된 제4 및 제5 외부 전극(1310', 1320')과 각각 전기적으로 연결되도록 형성된 제4 및 제5 리드부(1230', 1240')를 가질 수 있다.
이때, 제1 내부 전극(1210)의 길이 방향으로 양 단부에는 스페이스부(1231, 1241)가 마련될 수 있다.
제2 내부 전극(1220)은 제1 및 제2 리드부(1230, 1240) 사이에 위치하며 세라믹 바디(110)의 제1 면을 통해 노출되어 제3 외부 전극(1330)과 전기적으로 연결되도록 형성된 제3 리드부(1250) 및 제4 및 제5 리드부(1230', 1240') 사이에 위치하며 세라믹 바디(110)의 제2 면을 통해 노출되어 제6 외부 전극(1330')과 전기적으로 연결되도록 형성된 제6 리드부(1260)를 가질 수 있다.
적층 세라믹 커패시터의 실장 기판
도 14는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터가 기판에 실장된 모습을 개략적으로 나타낸 사시도이다.
도 14를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터의 실장 기판(200)은 적층 세라믹 커패시터(100)가 실장된 기판(210)과, 기판(210)의 제2 면에 서로 이격되게 형성된 제1 내지 제3 전극 패드(211, 212, 213)를 포함한다.
이때, 상기 적층 세라믹 커패시터는 세라믹 바디(110)의 두께 방향의 제1 면(S1)이 실장 면으로서 하측에 배치되며, 제1 내지 제3 외부 전극(131, 132, 133)의 제1 면이 각각 제1 내지 제3 전극 패드(211, 212, 213) 위에 접촉되게 위치한 상태에서 솔더(미도시)에 의해 기판(210)과 접속되어 전기적으로 연결될 수 있다.
본 실시 형태의 적층 세라믹 커패시터는 제1 및 제2 내부 전극이 기판(210)에 수직으로 배치되고, 서로 인접하게 배치된 기판(210)의 제1 내지 제3 전극 패드(211, 212, 213)로부터 제1 내지 제3 외부 전극(131, 132, 133)을 통해 제1 및 제2 내부 전극(121, 122)으로 전류가 흘러 전류 경로(current path)를 단축 시킬 수 있다.
따라서, 기판에 수평으로 배치되는 내부 전극 및 이와 부합되는 외부 전극 구조를 갖는 적층 세라믹 커패시터에 비해 ESL 값을 낮출 수 있으며, 이러한 ESL 값은 내부 전극의 적층 수의 증가에 따라 더욱 낮아지게 된다.
일 예로서, 적층 세라믹 커패시터가 3-단자 EMI 필터로 사용될 경우, 제1 및 제2 외부 전극은 각각 신호 라인의 입력단 및 출력단에 접속되고, 제3 외부 전극은 접지단에 접속되어, 신호 라인의 고주파 노이즈를 제거할 수 있다.
이 경우, (+) 극인 제1 및 제2 전극 패드(211, 212)는 각각 입/출력단에 해당하고, (-) 극인 제3 전극 패드(105)는 접지단에 해당한다.
다른 응용 예로서, 적층 세라믹 커패시터가 디커플링 커패시터로 사용될 경우, 제1 및 제2 외부 전극은 전원 라인에 접속되고, 제3 외부 전극은 접지 라인에 접속되어, 전원 회로를 안정화시킬 수 있다.
이 경우, 제1 및 제2 전극 패드(211, 212)는 전원 라인에 해당하고, 제3 전극 패드(213)는 접지단에 해당한다.
한편, 도 14의 실시 예는 도 1의 적층 세라믹 커패시터를 실장하는 형태로 도시하여 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니며, 일 예로서, 도 8, 도 10, 및 도 12에 도시된 적층 세라믹 커패시터도 유사한 구조로 기판에 실장하여 실장 기판을 구성할 수 있다.
이상에서 본 발명의 실시 형태들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 100', 100" ; 적층 세라믹 커패시터
110 ; 세라믹 바디
111 ; 유전체층
121, 122 ; 제1 및 제2 내부 전극
123, 123', 123"; 제1 리드부
124, 124', 124"; 제2 리드부
125, 125' ; 제3 리드부
126, 126' ; 제4 리드부
131, 132, 133 ; 제1 내지 제3 외부 전극
150 ; 절연층
210 ; 기판
211, 212, 213 ; 제1 내지 제3 전극 패드

Claims (17)

  1. 삭제
  2. 복수의 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치된 복수의 제1 및 제2 내부 전극을 포함하는 세라믹 바디;
    상기 세라믹 바디의 길이 방향의 양 면과 상기 제1 내부 전극 사이에 적어도 하나의 스페이스부를 각각 가지며, 상기 제1 내부 전극에서 상기 세라믹 바디의 실장 면을 통해 노출되도록 연장되게 형성되며, 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되는 제1 및 제2 리드부;
    상기 제2 내부 전극에서 상기 세라믹 바디의 실장 면을 통해 노출되도록 연장되게 형성되며, 상기 제1 및 제2 리드부 사이에 배치되는 제3 리드부;
    상기 세라믹 바디의 실장 면에 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되며, 상기 제1 및 제2 리드부와 각각 접속되는 제1 및 제2 외부 전극; 및
    상기 제1 및 제2 외부 전극 사이에 배치되며, 상기 제3 리드부와 접속되는 제3 외부 전극; 을 포함하며,
    상기 제1 또는 제2 리드부 측에 마련된 스페이스부의 총 면적을 S2로, 상기 제1 또는 제2 리드부의 면적과 상기 S2를 합친 면적을 S1으로 규정할 때, S2/S1은 10.0 % 내지 90.1 % 인 적층 세라믹 커패시터.
  3. 복수의 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치된 복수의 제1 및 제2 내부 전극을 포함하는 세라믹 바디;
    상기 세라믹 바디의 길이 방향의 양 면과 상기 제1 내부 전극 사이에 적어도 하나의 스페이스부를 각각 가지며, 상기 제1 내부 전극에서 상기 세라믹 바디의 실장 면을 통해 노출되도록 연장되게 형성되며, 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되는 제1 및 제2 리드부;
    상기 제2 내부 전극에서 상기 세라믹 바디의 실장 면을 통해 노출되도록 연장되게 형성되며, 상기 제1 및 제2 리드부 사이에 배치되는 제3 리드부;
    상기 세라믹 바디의 실장 면에 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되며, 상기 제1 및 제2 리드부와 각각 접속되는 제1 및 제2 외부 전극; 및
    상기 제1 및 제2 외부 전극 사이에 배치되며, 상기 제3 리드부와 접속되는 제3 외부 전극; 을 포함하며,
    상기 세라믹 바디의 실장 면으로 노출된 상기 제1 또는 제2 리드부의 최소 폭을 A로, 상기 세라믹 바디의 실장 면에 형성된 상기 제1 또는 제2 외부 전극의 폭을 B로 규정할 때, 36 ㎛ ≤ A ≤ 100.1 ㎛ 이며, A ≤ B 인 적층 세라믹 커패시터.
  4. 제2항 또는 제3항에 있어서,
    상기 제1 및 제2 리드부는 상기 제1 내부 전극에서 상기 세라믹 바디의 실장 면과 대향되는 면, 및 상기 세라믹 바디의 길이 방향의 양 면을 통해 노출되도록 연장되게 형성되며,
    상기 제1 및 제2 외부 전극은, 상기 세라믹 바디의 길이 방향의 양 면과, 상기 세라믹 바디의 길이 방향의 양 면에서 상기 세라믹 바디의 폭 방향의 양 면의 일부, 및 상기 세라믹 바디의 실장 면과 대향하는 면의 일부까지 연장되게 형성되며,
    상기 제2 내부 전극은 상기 세라믹 바디의 길이 방향의 양 면에서 이격되게 배치되는 적층 세라믹 커패시터.
  5. 제2항 또는 제3항에 있어서,
    상기 제2 내부 전극에서 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되게 형성되며, 상기 제1 및 제2 리드부 사이에 배치되는 제4 리드부; 및
    상기 제1 및 제2 외부 전극 사이에 배치되며, 상기 세라믹 바디의 실장 면과 대향되는 면에서 상기 세라믹 바디의 폭 방향의 양 면의 일부까지 연장되게 형성되며, 상기 제4 리드부와 접속되는 제4 외부 전극; 을 더 포함하는 적층 세라믹 커패시터.
  6. 제2항 또는 제3항에 있어서,
    상기 제1 및 제2 내부 전극은 상기 세라믹 바디의 길이 방향의 양 면으로부터 이격되게 배치되는 적층 세라믹 커패시터.
  7. 제6항에 있어서,
    상기 제1 내지 제3 외부 전극은 상기 세라믹 바디의 실장 면에서 상기 세라믹 바디의 폭 방향의 양 면의 일부까지 연장되게 형성되는 적층 세라믹 커패시터.
  8. 제6항에 있어서,
    상기 제1 내부 전극에서 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되게 형성되며, 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되는 제4 및 제5 리드부;
    상기 제2 내부 전극에서 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되게 형성되며, 상기 제4 및 제5 리드부 사이에 배치되는 제6 리드부; 및
    상기 세라믹 바디의 실장 면과 대향되는 면에 배치되는 절연층; 을 포함하는 적층 세라믹 커패시터.
  9. 제6항에 있어서,
    상기 제1 내부 전극에서 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되게 형성되며, 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되는 제4 및 제5 리드부;
    상기 제2 내부 전극에서 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되게 형성되며, 상기 제4 및 제5 리드부 사이에 배치되는 제6 리드부;
    상기 세라믹 바디의 실장 면과 대향되는 면에 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되며, 상기 제4 및 제5 리드부와 각각 접속되는 제4 및 제5 외부 전극; 및
    상기 제4 및 제5 외부 전극 사이에 배치되며, 상기 세라믹 바디의 실장 면과 대향되는 면에서 상기 세라믹 바디의 폭 방향의 양 면의 일부까지 연장되게 형성되며, 상기 제6 리드부와 접속되는 제6 외부 전극; 을 포함하는 적층 세라믹 커패시터.
  10. 제2항 또는 제3항에 있어서,
    상기 제1 또는 제2 리드부에 마련된 스페이스부는 상기 세라믹 바디의 길이 방향의 일 면을 통해 노출되도록 형성되는 적층 세라믹 커패시터.
  11. 제10항에 있어서,
    상기 제1 또는 제2 리드부에 마련된 스페이스부는 상기 세라믹 바디의 실장면과 대향되는 면과 상기 세라믹 바디의 길이 방향의 일 면을 연결하는 모서리부에 마련되는 적층 세라믹 커패시터.
  12. 제10항에 있어서,
    상기 제1 또는 제2 리드부에 마련된 스페이스부는 상기 세라믹 바디의 실장면과 대향되는 면과 상기 세라믹 바디의 길이 방향의 일 면을 연결하는 모서리부 및 상기 세라믹 바디의 길이 방향의 일 면을 통해 노출되도록 형성되는 적층 세라믹 커패시터.
  13. 제2항 또는 제3항에 있어서,
    상기 제3 리드부는 상기 세라믹 바디의 실장 면을 통해 노출되는 스페이스부를 가지는 적층 세라믹 커패시터.
  14. 제5항에 있어서,
    상기 제4 리드부는 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되는 스페이스부를 가지는 적층 세라믹 커패시터.
  15. 상부에 제1 내지 제3 전극 패드를 갖는 기판; 및
    상기 제1 내지 제3 전극 패드 위에 제1 내지 제3 외부 전극이 각각 배치되는 제2항 또는 제3항의 적층 세라믹 커패시터; 를 포함하는 적층 세라믹 커패시터의 실장 기판.
  16. 삭제
  17. 삭제
KR1020140079965A 2013-07-11 2014-06-27 적층 세라믹 커패시터 및 그 실장 기판 KR101659151B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/327,277 US9609753B2 (en) 2013-07-11 2014-07-09 Multilayer ceramic capacitor and board for mounting of the same
US14/841,126 US9648748B2 (en) 2013-07-11 2015-08-31 Multilayer ceramic capacitor and board for mounting of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130081736 2013-07-11
KR20130081736A KR20140038871A (ko) 2013-07-11 2013-07-11 적층 세라믹 커패시터 및 그 실장 기판

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150083643A Division KR102171678B1 (ko) 2013-07-11 2015-06-12 적층 세라믹 커패시터 및 그 실장 기판

Publications (2)

Publication Number Publication Date
KR20150007947A KR20150007947A (ko) 2015-01-21
KR101659151B1 true KR101659151B1 (ko) 2016-09-22

Family

ID=50646999

Family Applications (3)

Application Number Title Priority Date Filing Date
KR20130081736A KR20140038871A (ko) 2013-07-11 2013-07-11 적층 세라믹 커패시터 및 그 실장 기판
KR1020140079965A KR101659151B1 (ko) 2013-07-11 2014-06-27 적층 세라믹 커패시터 및 그 실장 기판
KR1020150083643A KR102171678B1 (ko) 2013-07-11 2015-06-12 적층 세라믹 커패시터 및 그 실장 기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20130081736A KR20140038871A (ko) 2013-07-11 2013-07-11 적층 세라믹 커패시터 및 그 실장 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020150083643A KR102171678B1 (ko) 2013-07-11 2015-06-12 적층 세라믹 커패시터 및 그 실장 기판

Country Status (2)

Country Link
US (1) US20150014037A1 (ko)
KR (3) KR20140038871A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014100469A1 (de) * 2013-11-29 2015-06-03 Epcos Ag Elektronisches Bauelement und Verwendung desselben
US10109424B2 (en) 2014-04-22 2018-10-23 Industry-Academic Cooperation Foundation Yonsei University Multilayer ceramic capacitor using poling process for reduction of vibration
JP2014239259A (ja) 2014-08-13 2014-12-18 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2015019079A (ja) 2014-08-13 2015-01-29 株式会社村田製作所 積層セラミック電子部品
JP2014222783A (ja) 2014-08-13 2014-11-27 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2015019083A (ja) 2014-08-13 2015-01-29 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2014220528A (ja) 2014-08-13 2014-11-20 株式会社村田製作所 積層コンデンサ
JP2014241452A (ja) 2014-08-13 2014-12-25 株式会社村田製作所 積層セラミック電子部品
JP2015035630A (ja) 2014-11-13 2015-02-19 株式会社村田製作所 ３端子型コンデンサ
JP2015065455A (ja) 2014-11-13 2015-04-09 株式会社村田製作所 ３端子型コンデンサ
JP2015079980A (ja) 2014-12-04 2015-04-23 株式会社村田製作所 ３端子型コンデンサ
US9214282B1 (en) 2014-12-08 2015-12-15 Murata Manufacturing Co., Ltd. Three-terminal capacitor
US9922770B2 (en) * 2014-12-26 2018-03-20 Taiyo Yuden Co., Ltd. Through-type multilayer ceramic capacitor
JP2016146469A (ja) * 2015-01-31 2016-08-12 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造およびテーピング電子部品連
US10117333B2 (en) 2015-01-31 2018-10-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor, mounting structure of multilayer ceramic capacitor, and taped electronic component array
JP2017112170A (ja) 2015-12-15 2017-06-22 株式会社村田製作所 コンデンサ
KR101813365B1 (ko) * 2016-03-22 2017-12-28 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2017216328A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP2017216332A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP2020520121A (ja) 2017-05-15 2020-07-02 エイブイエックス コーポレイション 積層コンデンサ、および積層コンデンサを含む回路板
WO2019005616A1 (en) 2017-06-29 2019-01-03 Avx Corporation MULTI-LAYER COUPLING CAPACITOR WITH SURFACE MOUNTING AND PRINTED CIRCUIT BOARD CONTAINING THE SAME
DE112020000817T5 (de) 2019-02-13 2021-10-28 Avx Corporation Mehrschichtiger Keramikkondensator mit leitfähigen Durchkontakten
KR20210009628A (ko) * 2019-07-17 2021-01-27 삼성전기주식회사 적층 세라믹 전자 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593930B1 (ko) * 2005-02-04 2006-06-30 삼성전기주식회사 적층형 세라믹 커패시터
KR100920614B1 (ko) * 2007-02-05 2009-10-08 삼성전기주식회사 적층형 칩 커패시터
JP2013055321A (ja) * 2011-09-02 2013-03-21 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8077444B2 (en) * 2006-10-24 2011-12-13 Kyocera Corporation Multilayer capacitor
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593930B1 (ko) * 2005-02-04 2006-06-30 삼성전기주식회사 적층형 세라믹 커패시터
KR100920614B1 (ko) * 2007-02-05 2009-10-08 삼성전기주식회사 적층형 칩 커패시터
JP2013055321A (ja) * 2011-09-02 2013-03-21 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ

Also Published As

Publication number Publication date
KR20150007947A (ko) 2015-01-21
KR20150073917A (ko) 2015-07-01
KR102171678B1 (ko) 2020-10-29
US20150014037A1 (en) 2015-01-15
KR20140038871A (ko) 2014-03-31

Similar Documents

Publication Publication Date Title
KR101659151B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101952860B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9648748B2 (en) Multilayer ceramic capacitor and board for mounting of the same
KR101912279B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101630040B1 (ko) 적층 세라믹 커패시터 및 그 실장기판
US9728334B2 (en) Multilayer ceramic capacitor and board for mounting thereof
KR101659209B1 (ko) 적층 세라믹 전자부품 및 이를 구비한 기판
KR101070151B1 (ko) 적층 세라믹 커패시터
KR101070068B1 (ko) 적층 세라믹 커패시터
KR20140081360A (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판
US10297386B2 (en) Multilayer ceramic capacitor and board having the same
US11776746B2 (en) Multilayer capacitor
KR20150019732A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101101612B1 (ko) 적층 세라믹 커패시터
KR101843269B1 (ko) 적층형 커패시터 및 그 실장 기판
KR102145316B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101462785B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102391579B1 (ko) 적층형 커패시터
KR20170136159A (ko) 적층형 커패시터 및 그 실장 기판
KR20110068230A (ko) 적층 세라믹 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 4