KR101843269B1 - 적층형 커패시터 및 그 실장 기판 - Google Patents
적층형 커패시터 및 그 실장 기판 Download PDFInfo
- Publication number
- KR101843269B1 KR101843269B1 KR1020160088481A KR20160088481A KR101843269B1 KR 101843269 B1 KR101843269 B1 KR 101843269B1 KR 1020160088481 A KR1020160088481 A KR 1020160088481A KR 20160088481 A KR20160088481 A KR 20160088481A KR 101843269 B1 KR101843269 B1 KR 101843269B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- band
- capacitor body
- connection
- substrate
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 238000005452 bending Methods 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 239000010949 copper Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은, 외부 전극이 커패시터 바디의 실장 면에 형성되는 접속부와 커패시터 바디의 측면에 형성되는 밴드부를 포함하고, 내부 전극은 서로 오버랩되는 바디부와 바디부에서 커패시터 바디의 실장 면을 향해 연장되어 외부 전극의 접속부와 접속되는 리드부를 포함하며, 바디부는 접속부의 끝단과 밴드부의 끝단을 이은 가상선으로부터 이격되도록 형성되는 적층형 커패시터 및 그 실장 기판을 제공한다.
Description
본 발명은 적층형 커패시터 및 그 실장 기판에 관한 것이다.
최근 IT기술의 발전에 따라 전자 제품의 고성능화 및 슬림화 경향이 지속되고 있다.
이에 전자 제품에 필요한 전자 부품의 수가 증가하고, 전자 부품의 크기는 소형화 및 슬림화되며, 전자 부품이 실장되는 기판의 두께는 점점 얇아지는 경향이 지속되고 있다.
적층 칩 전자 부품의 하나인 적층형 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 한다.
이러한 적층형 커패시터는 상기 소형화 및 슬림화의 요구에 따라, 유전체층의 두께를 초박층화하여 제작되는 추세이지만, 현 공법상으로 유전체층의 두께를 낮추는 데 한계가 있다.
또한, 적층형 커패시터가 실장되는 기판은, 그 두께가 얇아질수록 휨 발생률이 더 커지게 되며, 기판의 휨은 그 위에 실장된 적층형 커패시터의 크랙(crack)을 발생시키는 원인이 된다.
종래의 2단자 적층형 커패시터는 크랙이 발생되면 제대로 동작이 되지 못하고 쇼트(short) 상태가 되며, 심한 경우 전원으로부터 큰 전류가 적층형 커패시터를 통해 기판 그라운드(ground)로 흘러 전자 제품에 설치된 다른 전자 부품들까지 타버리는 문제가 발생할 수 있다.
이에, 기판 휨에 의한 적층형 커패시터의 내부 크랙이 발생되는 것을 방지하거나 또는 크랙이 발생하더라도 쇼트 상태가 아닌 오픈 상태가 되도록 하여 제품의 신뢰성을 높일 수 있는 적층형 커패시터에 대한 개발이 필요하다.
본 발명의 목적은 적층형 커패시터의 내부 크랙이 발생되는 것을 방지하거나 크랙이 발생하더라도 쇼트 불량 발생이 방지되도록 한 적층형 커패시터 및 그 실장 기판을 제공하는 것이다.
본 발명의 일 측면은, 외부 전극이 커패시터 바디의 실장 면에 형성되는 접속부와 커패시터 바디의 측면에 형성되는 밴드부를 포함하고, 내부 전극은 서로 오버랩되는 바디부와 바디부에서 커패시터 바디의 실장 면을 향해 연장되어 외부 전극의 접속부와 접속되는 리드부를 포함하며, 바디부는 접속부의 끝단과 밴드부의 끝단을 이은 가상선으로부터 이격되도록 형성되는 적층형 커패시터 및 그 실장 기판을 제공한다.
본 발명의 일 실시 예에 따르면, 내부 전극의 바디부가 외부 전극의 접속부의 끝단과 밴드부의 끝단을 이은 가상선으로부터 이격되도록 형성되어, 커패시터 바디의 크랙을 최소화시킬 수 있고, 휨 불량에 의해 커패시터 바디에 크랙이 발생하더라도 쇼트 상태가 아닌 오픈 상태가 되도록 하여 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 적층형 커패시터를 개략적으로 나타낸 사시도이다.
도 2는 도 1을 커패시터 바디의 실장 면이 보이도록 90° 회전시켜 나타낸 사시도이다.
도 3(a) 및 도 3(b)는 도 1의 적층형 커패시터의 제1 및 제2 내부 전극을 각각 나타낸 평면도이다.
도 4 및 도 5는 도 1의 단면도이다.
도 6은 도 1의 적층형 커패시터가 기판에 실장된 상태를 도시한 단면도이다.
도 2는 도 1을 커패시터 바디의 실장 면이 보이도록 90° 회전시켜 나타낸 사시도이다.
도 3(a) 및 도 3(b)는 도 1의 적층형 커패시터의 제1 및 제2 내부 전극을 각각 나타낸 평면도이다.
도 4 및 도 5는 도 1의 단면도이다.
도 6은 도 1의 적층형 커패시터가 기판에 실장된 상태를 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.
그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.
또한, 본 발명의 실시 예는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
본 발명의 실시 예들을 명확하게 설명하기 위해 커패시터 바디의 방향을 정의하면 도면 상에 표시된 X, Y 및 Z는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 폭 방향은 유전체층 및 내부 전극의 적층 방향과 동일한 개념으로 사용될 수 있다.
또한, 본 실시 예에서는 설명의 편의를 위해 커패시터 바디(110)의 Z방향으로 대향되는 양면을 제1 및 제2 면(1, 2)으로 설정하고, X방향으로 대향되며 제1 및 제2 면(1, 2)의 선단을 연결하는 양면을 제3 및 제4 면(3, 4)으로 설정하고, Y방향으로 대향되며 제1 및 제2 면(1, 2)과 제3 및 제4 면(3, 4)의 선단을 각각 연결하는 양면을 제5 및 제6 면(5, 6)으로 설정하여 함께 설명하기로 한다. 여기서, 제1 면(1)은 실장 면과 동일한 개념으로 사용될 수 있다.
적층형
커패시터
도 1은 본 발명의 일 실시 예에 따른 적층형 커패시터를 개략적으로 나타낸 사시도이고, 도 2는 도 1을 커패시터 바디의 실장 면이 보이도록 90° 회전시켜 나타낸 사시도이고, 도 3(a) 및 도 3(b)는 도 1의 적층형 커패시터의 제1 및 제2 내부 전극을 각각 나타낸 평면도이고, 도 4 및 도 5는 도 1의 단면도이다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시 예에 따른 적층형 커패시터(100)는, 유전체층(111)과 제1 및 제2 내부 전극(121, 122)을 포함하는 커패시터 바디(110) 및 제1 및 제2 외부 전극(131, 132)을 포함한다.
커패시터 바디(110)는 복수의 유전체층(111)을 적층하여 형성되며, 특별히 제한되는 것은 아니지만 도시된 바와 같이 대략적으로 육면체 형상을 가질 수 있다.
이때, 커패시터 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 도면 상에 도시된 것으로 한정되는 것은 아니다.
또한, 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 커패시터 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서 제1 및 제2 내부 전극(121, 122)을 포함하는 액티브 영역과 마진부로서 액티브 영역의 양측에 배치되는 커버 영역을 포함한다.
상기 액티브 영역은 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 Y방향으로 반복적으로 적층하여 형성될 수 있다.
이때, 유전체층(111)의 두께는 적층형 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께 필요시 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 적어도 하나 이상 더 첨가될 수 있다.
상기 커버 영역은 상기 액티브 영역의 Y방향의 양측에 각각 위치하며, 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
상기 커버 영역은 단일 유전체층 또는 2개 이상의 유전체층(111)을 상기 액티브 영역의 Y방향의 양측 외곽에 각각 적층하여 마련할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 가지는 전극이다.
제1 및 제2 내부 전극(121, 122)은 커패시터 바디(110) 내에서 유전체층(111)을 사이에 두고 Y방향을 따라 번갈아 배치되며, 유전체층(111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있으며 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
상기 도전성 페이스트에 포함되는 도전성 금속은 예컨대 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
본 실시 예의 제1 및 제2 내부 전극(121, 122)은 커패시터 바디(110)의 실장 면인 제1 면(1)을 통해 노출되도록 형성된다.
이때, 제1 및 제2 내부 전극(121, 122)이 Y방향으로 서로 오버랩되는 면적은 커패시터의 용량 형성과 연관이 있다.
본 실시 예에서, 제1 내부 전극(121)은 제1 바디부(121a)와 제1 바디부(121a)에서 커패시터 바디(110)의 제1 면(S1)을 통해 노출되도록 연장되는 제1 리드부(121b)를 포함한다.
제2 내부 전극(122)은 제1 바디부(121a)와 Y방향으로 오버랩 되는 제2 바디부(122a)와 제2 바디부(122a)에서 커패시터 바디(110)의 제1 면(1)을 통해 노출되도록 연장되는 제2 리드부(122b)를 포함한다. 이때, 제1 및 제2 리드부(121b, 122b)는 X방향으로 서로 이격된다.
이러한 제1 및 제2 내부 전극(121, 122)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있다.
또한, 상기 도전성 금속은 예컨대 은(Ag), 백금(Pt), 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 외부 전극(131)은 제1 접속부(131a)와 제1 밴드부(131b)를 포함한다.
제1 접속부(131a)는 커패시터 바디(110)의 제1 면(1)에 형성되고, 제1 리드부(121b)의 노출된 부분이 접촉되어 Y방향으로 적층된 복수의 제1 내부 전극(121)을 전기적으로 연결한다.
제1 밴드부(131b)는 제1 접속부(131a)에서 커패시터 바디(110)의 제3, 제5 및 제6 면(3, 5, 6)의 일부까지 각각 연장되는 부분이다.
제2 외부 전극(132)은 제2 접속부(132a)와 제2 밴드부(132b)를 포함한다.
제2 접속부(132a)는 커패시터 바디(110)의 제1 면(1)에 제1 접속부(131a)로부터 X방향으로 이격되게 형성되고, 제2 리드부(122b)의 노출된 부분이 접촉되어 Y방향으로 적층된 복수의 제2 내부 전극(122)을 전기적으로 연결한다.
제2 밴드부(132b)는 제2 접속부(132a)에서 커패시터 바디(110)의 제4, 제5 및 제6 면(4, 5, 6)의 일부까지 각각 연장되는 부분이다.
이러한 제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있다.
또한, 상기 도전성 금속은 예컨대 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 외부 전극(131, 132)은 필요시 도금층이 더 형성될 수 있다.
상기 도금층은 적층형 커패시터(100)를 기판에 솔더로 실장할 때 상호 간의 접착 강도를 더 높이기 위한 것이다.
한편, 제1 및 제2 외부 전극(131, 132)에 도전성 수지층 구조를 더 추가한다면 휨 강도가 더 증가되어 적층형 커패시터(100)의 신뢰성을 더 향상시킬 수 있다.
또한, 제1 내부 전극(121)의 제1 바디부(121a)는 제2 외부 전극(132)의 제2 접속부(132a)의 끝단과 제2 밴드부(132b)의 끝단을 이은 제2 가상선(L2)으로부터 이격되게 형성된다.
이에, 제1 바디부(121a)는 한쪽 코너(121c, corner)가 제2 접속부(132a)의 끝단과 제2 밴드부(132b)의 끝단을 이은 제2 가상선(L2)에 대해 평행한 면이 되도록 이루어질 수 있다.
제2 내부 전극(122)의 제2 바디부(122a)는 제1 외부 전극(131)의 제1 접속부(131a)의 끝단과 제1 밴드부(131b)의 끝단을 이은 제1 가상선(L1)으로부터 이격되게 형성된다.
이에, 제2 바디부(122a)는 한쪽 코너(122c)가 제1 접속부(131a)의 끝단과 제1 밴드부(131b)의 끝단을 이은 제1 가상선(L1)에 대해 평행한 면이 되도록 이루어질 수 있다.
본 실시 예의 적층형 커패시터(100)는, 커패시터 바디(110)의 실장 면인 제1 면(1)으로 제1 및 제2 리드부(121b, 122b)가 모두 노출되고 커패시터 바디의 제1 면(1)이 실장 면이 되는 하면 실장 구조로서, 전압 인가시 전류 경로(current path)를 단축시켜 적층형 커패시터(100)의 인덕턴스(ESL)를 저감시킬 수 있다.
적층형 커패시터의 크랙은 커패시터 바디의 솔더가 형성된 부분에 기판의 휨에 의해 인장응력이 가해져 발생된다.
이러한 크랙은 주로 적층형 커패시터의 실장 면에서 측면을 향해 발생하며, 외부 전극의 하측 밴드부의 끝단에서 커패시터 바디의 측면에 형성된 솔더의 최고점을 향해 발생한다.
종래의 2단자 적층형 커패시터의 경우 크랙의 전파 경로를 따라 커패시터 바디 내에 배치된 내부 전극 간의 쇼트가 발생될 수 있다.
이러한 문제를 해결하기 위해 외부 전극에서 구리로 된 도전층과 니켈로 된 도금층 사이에 금속과 수지를 결합한 도전성 수지층을 배치하여 기판의 휨에 의한 외력을 도전성 수지층이 완충시키도록 한 방법이 있다.
그러나, 이 방법은 기판의 휨에 의한 외력이 일정 수준 미만인 경우에만 효과가 있고 기판의 휨이 과도하게 발생하는 경우에는 효과가 미비하여 여전히 크랙 발생에 의한 쇼트의 가능성이 존재한다.
또한, 도전성 수지층은 저항이 크기 때문에 적층형 커패시터의 ESR(등가직렬저항: Equivalent Series Resistance)을 상승시키는 원인이 된다.
본 실시 예의 적층형 커패시터는 제1 및 제2 내부 전극(121, 122)의 제1 및 제2 리드부(121b, 122b)가 커패시터 바디(110)의 실장 면(1)을 통해 노출되고 제1 및 제2 외부 전극(131, 132)이 커패시터 바디(110)의 제1 면(1)에 형성되어 기판에 실장시 솔더의 높이가 낮아진다.
또한, 제1 및 제2 내부 전극(121, 122)의 서로 오버랩 되는 제1 및 제2 바디부(121a, 122a)는 제2 및 제1 외부 전극(132, 131)의 제2 및 제1 접속부(132a, 131a)의 끝단과 제2 및 제1 밴드부(132b, 131b)의 끝단을 각각 이은 제2 및 제1 가상선(L2, L1)와 각각 닿지 않게 형성된다.
따라서, 커패시터 바디(110)에 휨 크랙이 발생하더라도 크랙의 전파 경로가 제1 및 제2 바디부(121a, 122a)의 오버랩 영역과 만나지 않기 때문에 쇼트가 아닌 오픈 불량이 발생된다.
적층형
커패시터의 실장 기판
도 6을 참조하면, 본 실시 예에 따른 적층형 커패시터의 실장 기판은 적층형 커패시터(100)가 실장되는 기판(211)과 기판(211)의 상면에 서로 이격되게 배치되는 제1 및 제2 전극 패드(221, 222)를 포함한다.
적층형 커패시터(100)는 제1 및 제2 외부 전극(131, 132)이 제1 및 제2 전극 패드(221, 222) 상에 각각 접촉되게 위치한 상태에서 솔더(231, 232)에 의해 고정되어 기판(211)과 전기적으로 연결될 수 있다.
이때, 적층형 커패시터(100)의 제1 내부 전극(121)의 제1 바디부(121a)는 제2 외부 전극(132)의 제2 밴드부(132b)에 형성된 솔더(232)의 최고점과 기판에 형성된 솔더의 최고점을 이은 가상선(L2)으로부터 이격되도록 형성된다.
적층형 커패시터의 제2 내부 전극의 제2 바디부는 제1 외부 전극의 제1 밴드부(131b)에 형성된 솔더(231)의 최고점과 기판에 형성된 솔더의 최고점을 이은 가상선(L1)으로부터 이격되도록 형성된다.
따라서, 커패시터 바디(110)에 휨 크랙이 발생하더라도 크랙의 전파 경로가 제1 및 제2 바디부(121a, 122a)의 오버랩 영역과 만나지 않기 때문에 쇼트가 아닌 오픈 불량이 발생된다.
실험 예
하기 표 1은 본 발명의 일 실시 예에 의한 적층형 커패시터에서 외부 전극의 형상에 대한 휨 강도 및 고착 강도를 나타낸 것이다.
여기서, 적층형 커패시터의 사이즈는 2.0mm*1.2mm(길이*폭)로 설정하였고, 휨 강도는 적층형 커패시터가 실장된 기판을 60초간 5mm 휘었을 때 용량변화율 10% 이내를 기준으로 판단하였고, 고착 강도는 10초간 5N의 힘을 가하여 기판의 전극 패드와 적층형 커패시터의 외부 전극의 단락 여부로 판단하였다. 또한, 시료의 개수는 각 시료 당 100개를 테스트 하였다.
| No. | a1(㎛) | a2(㎛) | b1(㎛) | b2(㎛) | 휨강도 | 고착강도 |
| 1 | 415 | 408 | 0 | 0 | OK | NG |
| 2 | 407 | 411 | 15 | 17 | OK | OK |
| 3 | 421 | 412 | 52 | 47 | OK | OK |
| 4 | 418 | 407 | 92 | 90 | OK | OK |
| 5 | 412 | 405 | 134 | 131 | OK | OK |
| 6 | 415 | 412 | 157 | 155 | OK | OK |
| 7 | 408 | 413 | 188 | 192 | OK | OK |
| 8 | 404 | 414 | 222 | 219 | NG | OK |
상기 표 1에서, a1 및 a2는 커패시터 바디의 제1 면에 형성되는 제1 및 제2 접속부의 폭을 각각 나타내고, b1 및 b2는 커패시터 바디의 제3 및 제4 면에 각각 형성되는 제1 및 제2 밴드부의 높이를 각각 나타낸다.
상기 표 1을 참조하면, 외부 전극을 밴드부가 없이 접속부로만 형성한 시료 1의 경우, 고착 강도에서 불량이 발생되었다.
그리고, b1 및 b2가 192㎛를 초과하는 시료 8의 경우 휨 강도에서 불량이 발생되었다.
즉, 밴드부의 높이가 커져서 솔더의 높이가 높아지면 고착 강도가 향상되지만 반대로 솔더에 의한 힘이 크게 가해져 휨 강도에는 불리해짐을 알 수 있다.
그리고, b1 및 b2가 15 내지 192㎛의 범위 내에 있는 시료 2 내지 7에서 휨 강도 및 고착 강도에서 불량이 발생되지 않았다.
따라서, 휨 강도 및 고착 강도 불량이 발생되지 않는 외부 전극의 밴드부의 높이는 15 내지 192㎛가 된다.
한편, 과도한 휨에 의해 휨 크랙이 발생하더라도 아래와 같은 조건을 만족하는 경우 쇼트가 아닌 오픈 불량이 발생되므로 종래의 크랙 발생시 쇼트에 의해 과전류가 다른 부품에 피해를 주는 영향을 제거할 수 있다.
도 4 및 도 5를 참조하면, 제1 및 제2 바디부(121a, 122a)의 오버랩 영역 내의 임의의 점(x,y)은 하기 수학식 1 및 수학식 2를 만족하는 경우 휨 크랙에 의한 쇼트를 방지하는 오픈 불량이 가능하다.
수학식 1은 가상선 1에 대한 함수이고, 수학식 2는 가상선 2에 대한 함수이고, 여기서 Lc는 커패시터 바디의 길이이다.
(수학식 1) y > -(b1/a1)x + b1
(수학식 2) y > (b2/a2)x + b2(1-(Lc/a2))
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층형 커패시터
110: 커패시터 바디
111: 유전체층
121, 122: 제1 및 제2 내부 전극
121a, 122a: 제1 및 제2 바디부
121b, 122b: 제1 및 제2 리드부
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 및 제2 접속부
131b, 132b: 제1 및 제2 밴드부
211: 기판
221, 222: 제1 및 제2 전극 패드
231, 232: 솔더
110: 커패시터 바디
111: 유전체층
121, 122: 제1 및 제2 내부 전극
121a, 122a: 제1 및 제2 바디부
121b, 122b: 제1 및 제2 리드부
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 및 제2 접속부
131b, 132b: 제1 및 제2 밴드부
211: 기판
221, 222: 제1 및 제2 전극 패드
231, 232: 솔더
Claims (6)
- 유전체층 및 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 커패시터 바디;
상기 커패시터 바디의 실장 면에 형성되는 제1 접속부 및 상기 제1 접속부에서 상기 커패시터 바디의 측면의 일부까지 연장되는 제1 밴드부를 포함하는 제1 외부 전극; 및
상기 커패시터 바디의 실장 면에 상기 제1 접속부로부터 이격되게 형성되는 제2 접속부 및 상기 제2 접속부에서 상기 커패시터 바디의 측면의 일부까지 연장되는 제2 밴드부를 포함하는 제2 외부 전극; 을 포함하며,
상기 제1 내부 전극은, 제1 바디부 및 상기 제1 바디부에서 상기 커패시터 바디의 실장 면을 향해 연장되어 상기 제1 접속부에 접속되는 제1 리드부를 포함하고,
상기 제2 내부 전극은, 상기 제1 바디부와 오버랩되는 제2 바디부 및 상기 제2 바디부에서 상기 커패시터 바디의 실장 면을 향해 연장되어 상기 제2 접속부에 접속되는 제2 리드부를 포함하며,
상기 제1 바디부는 상기 제2 접속부의 끝단과 상기 제2 밴드부의 끝단을 이은 가상선으로부터 이격되고,
상기 제2 바디부는 상기 제1 접속부의 끝단과 상기 제1 밴드부의 끝단을 이은 가상선으로부터 이격되고,
상기 제1 바디부의 코너(corner)는 상기 제2 접속부의 끝단과 상기 제2 밴드부의 끝단을 이은 가상선에 대해 평행한 면으로 이루어지고,
상기 제2 바디부의 코너는 상기 제1 접속부의 끝단과 상기 제1 밴드부의 끝단을 이은 가상선에 대해 평행한 면으로 이루어지는 적층형 커패시터.
- 삭제
- 제1항에 있어서,
상기 제1 및 제2 밴드부의 각각의 높이가 15 내지 192㎛인 적층형 커패시터.
- 제1항에 있어서,
상기 커패시터 바디의 실장 면에 형성되는 제1 및 제2 접속부의 각각의 폭을 각각 a1, a2로 정의하고, 상기 커패시터 바디의 측면에 형성되는 제1 및 제2 밴드부의 높이를 b1, b2로 정의하고, 상기 커패시터 바디의 길이를 Lc로 정의하고, 제1 외부 전극이 형성된 커패시터 바디의 코너를 영점으로 커패시터 바디의 길이를 x, 높이를 y로 정의할 때, 하기 수학식 1 및 2를 만족하는 적층형 커패시터.
(수학식 1) y > -(b1/a1)x + b1
(수학식 2) y > (b2/a2)x + b2(1-(Lc/a2))
- 상면에 제1 및 제2 전극 패드를 가지는 기판;
상기 기판의 제1 및 제2 전극 패드 상에 제1 및 제2 접속부가 실장되는 제1항, 제3항 및 제4항 중 어느 한 항의 적층형 커패시터; 및
상기 적층형 커패시터의 제1 및 제2 외부 전극과 상기 제1 및 제2 전극 패드를 각각 접속시키는 솔더; 를 포함하는 적층형 커패시터의 실장 기판.
- 제5항에 있어서,
상기 제1 바디부는 제2 밴드부에 형성된 솔더의 최고점과 상기 기판에 형성된 솔더의 최고점을 이은 가상선으로부터 이격되고,
상기 제2 바디부는 제1 밴드부에 형성된 솔더의 최고점과 상기 기판에 형성된 솔더의 최고점을 이은 가상선으로부터 이격되는 적층형 커패시터의 실장 기판.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160088481A KR101843269B1 (ko) | 2016-07-13 | 2016-07-13 | 적층형 커패시터 및 그 실장 기판 |
| US15/467,686 US10057988B2 (en) | 2016-07-13 | 2017-03-23 | Multilayer capacitor and board having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160088481A KR101843269B1 (ko) | 2016-07-13 | 2016-07-13 | 적층형 커패시터 및 그 실장 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180007455A KR20180007455A (ko) | 2018-01-23 |
| KR101843269B1 true KR101843269B1 (ko) | 2018-03-28 |
Family
ID=60942225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160088481A KR101843269B1 (ko) | 2016-07-13 | 2016-07-13 | 적층형 커패시터 및 그 실장 기판 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10057988B2 (ko) |
| KR (1) | KR101843269B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7017893B2 (ja) * | 2017-09-25 | 2022-02-09 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR102620541B1 (ko) * | 2018-08-22 | 2024-01-03 | 삼성전기주식회사 | 커패시터 부품 |
| KR102283079B1 (ko) * | 2019-09-10 | 2021-07-30 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR20210088875A (ko) * | 2020-01-07 | 2021-07-15 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013232606A (ja) * | 2012-05-02 | 2013-11-14 | Murata Mfg Co Ltd | 電子部品 |
| JP2014199912A (ja) * | 2013-03-15 | 2014-10-23 | 株式会社村田製作所 | 積層コンデンサ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3882954B2 (ja) * | 1997-03-19 | 2007-02-21 | Ｔｄｋ株式会社 | チップ型積層セラミックコンデンサ |
| JPH10289837A (ja) | 1997-04-15 | 1998-10-27 | Murata Mfg Co Ltd | 積層電子部品 |
| JP4753275B2 (ja) | 2003-01-27 | 2011-08-24 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR101412784B1 (ko) * | 2011-08-31 | 2014-06-27 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP5853976B2 (ja) * | 2012-06-12 | 2016-02-09 | 株式会社村田製作所 | 積層コンデンサ |
| KR101422946B1 (ko) | 2012-12-11 | 2014-07-23 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
-
2016
- 2016-07-13 KR KR1020160088481A patent/KR101843269B1/ko active IP Right Grant
-
2017
- 2017-03-23 US US15/467,686 patent/US10057988B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013232606A (ja) * | 2012-05-02 | 2013-11-14 | Murata Mfg Co Ltd | 電子部品 |
| JP2014199912A (ja) * | 2013-03-15 | 2014-10-23 | 株式会社村田製作所 | 積層コンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180020545A1 (en) | 2018-01-18 |
| US10057988B2 (en) | 2018-08-21 |
| KR20180007455A (ko) | 2018-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101867982B1 (ko) | 커패시터 및 그 실장 기판 | |
| US8891226B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| KR101659151B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101792385B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101444615B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102319596B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR20160106026A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP2014165489A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR101474126B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| JP2015023271A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| KR20150033341A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR101843269B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR102122927B1 (ko) | 적층형 커패시터 | |
| KR20140071724A (ko) | 적층 세라믹 전자부품 | |
| KR101489815B1 (ko) | 적층 세라믹 커패시터 | |
| KR20190121182A (ko) | 세라믹 전자 부품 | |
| KR102386974B1 (ko) | 커패시터 및 그 실장 기판 | |
| KR102494327B1 (ko) | 적층형 커패시터 | |
| KR20220096544A (ko) | 전자 부품 | |
| KR102048155B1 (ko) | 적층 세라믹 전자부품 | |
| KR20170011247A (ko) | 적층 세라믹 커패시터 | |
| KR102145316B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102505446B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR20150011270A (ko) | 어레이형 적층 세라믹 전자 부품, 그 실장 기판 및 그 제조 방법 | |
| KR20190116138A (ko) | 적층형 커패시터 및 그 실장 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |