JP2015079980A - 3端子型コンデンサ - Google Patents

3端子型コンデンサ Download PDF

Info

Publication number
JP2015079980A
JP2015079980A JP2014245980A JP2014245980A JP2015079980A JP 2015079980 A JP2015079980 A JP 2015079980A JP 2014245980 A JP2014245980 A JP 2014245980A JP 2014245980 A JP2014245980 A JP 2014245980A JP 2015079980 A JP2015079980 A JP 2015079980A
Authority
JP
Japan
Prior art keywords
capacitor
layer
conductor layer
external electrode
outermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014245980A
Other languages
English (en)
Inventor
池田 充
Mitsuru Ikeda
充 池田
裕文 足立
Hirofumi ADACHI
裕文 足立
仁明 木村
Yoshiaki Kimura
仁明 木村
Original Assignee
株式会社村田製作所
Murata Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所, Murata Mfg Co Ltd filed Critical 株式会社村田製作所
Priority to JP2014245980A priority Critical patent/JP2015079980A/ja
Publication of JP2015079980A publication Critical patent/JP2015079980A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Abstract

【課題】静電容量に寄与する導電体層に対するクラックを抑制することで、コンデンサ機能の低下を抑制することができる3端子型コンデンサを提供する。【解決手段】3端子型コンデンサは、コンデンサ素子102を含む。コンデンサ素子の第1面の長さ方向における一方端部および他方端部には第2外部電極が設けられ、2つの第2外部電極の間には第1外部電極が設けられる。コンデンサ素子は、第1導電体層120と第2導電体層122との間に配設される内層用誘電体層110と、内層用誘電体層を挟むように配設される2つの最外導電体層124,126と、最外導電体層を挟むように配設される外層用誘電体層112とを含む。一方の最外導電体層は内層用導電体層を介して隣接する第1導電体層と共通する第1外部電極に接続され、他方の最外導電体層は内層用導電体層を介して隣接する第2導電体層と共通する第2外部電極に接続される。【選択図】図3

Description

本発明は、3端子型コンデンサに関する。

特許文献1(図8〜図10)に示すように、等価直列インダクタンス(ESL)を低くするために、コンデンサ素子表面の中央部に設けられた第1外部電極と、コンデンサ素子表面の両端部に第1外部電極を間に配置するようにそれぞれ設けられた第2外部電極と、を備えた3端子型コンデンサが知られている。特許文献1に示される3端子型コンデンサは、コンデンサ素子に埋設される導電体層の積層方向が実装基板に沿う方向と一致するように、換言すれば、導電体層の面方向が、実装基板と直交するようにして、実装基板に実装される。このような実装形態を、以後、垂直実装と呼ぶ。

特開2013−46052号公報

このような3端子型コンデンサを垂直実装した場合、以下のような問題が生じうることがわかった。
すなわち、実装基板に垂直実装された3端子型コンデンサにおいて、幅方向の最も外側に位置する導電体層と誘電体層との間で、クラックが生じる。このクラックが発生する要因として、以下の要因が考えられる。

第1の要因は、導電体層が多く積層された領域に比較して、導電体層が少なく積層された領域は、導電体層と誘電体層との間、あるいは誘電体層と誘電体層との間の密着力である層間密着力が相対的に低いことである。したがって、積層方向に引張応力が過度にかかると、層間剥離であるクラックが生じる。近年の大容量化に伴って、導電体層の積層部(有効部)の幅寸法が当該積層部の厚み寸法よりも大きくなるほどに、導電体層の積層枚数が増大しており、層間密着力が低下する傾向にある。
第2の要因は、3端子型コンデンサを垂直実装することにより、はんだなどの接合剤の収縮力が3端子型コンデンサに積層方向(幅方向)の引張応力として作用することである。この引張応力が、層間剥離であるクラックを生じさせる。
特に、実装基板の断続的な使用により、3端子型コンデンサの温度の昇降が繰り返されることで、コンデンサ素子が劣化するとともに、積層方向の引張応力が繰り返しかかるので、クラックが生じやすくなる。
上述のクラックは、主として、最外導電体層付近で発生しやすい。

それゆえに、本発明の目的は、静電容量に寄与する導電体層に対するクラックを抑制することで、コンデンサ機能の低下を抑制することができる3端子型コンデンサを提供することである。

本発明の3端子型コンデンサは、長さ方向および幅方向に沿って延びる第1面および第2面と、幅方向および厚み方向に沿って延びる第3面および第4面と、長さ方向および厚み方向に沿って延びる第5面および第6面とを有するコンデンサ素子と、第1面の長さ方向における一方端部と、第3面、第5面、第6面とにわたって設けられた第2外部電極と、第1面の長さ方向における他方端部と、第4面、第5面、第6面とにわたって設けられた第2外部電極と、第1面の長さ方向において、2つの第2外部電極の間に位置する部分と、第5面、第6面とにわたって設けられた第1外部電極と、コンデンサ素子の内部に設けられ、第1外部電極に第1引出部を介して電気的に接続された複数の第1導電体層と、コンデンサ素子の内部に設けられ、第2外部電極に第2引出部を介して電気的に接続された複数の第2導電体層と、を備えた3端子型コンデンサであって、コンデンサ素子は、第1導電体層と第2導電体層との間に配設される複数の内層用誘電体層と、複数の内層用誘電体層を挟むように配設される2つの最外導電体層と、最外導電体層を挟むように配設される外層用誘電体層と、を含み、最外導電体層の一方は、内層用誘電体層を介して隣接する第1導電体層と共通する第1外部電極に接続され、最外導電体層の他方は、内層用誘電体層を介して隣接する第2導電体層と共通する第2外部電極に接続されること、を特徴とする、3端子型コンデンサである。
また、本発明の3端子型コンデンサは、最外導電体層と外層用誘電体層の界面において、MgおよびMnを含む境界層が形成されることが好ましい。
さらに、本発明の3端子型コンデンサは、カバレッジを導電体粒子断面の長さの総和/導電体層断面の全長と定義したとき、最外導電体層のカバレッジは、幅方向について中央近傍に位置する第1導電体層または第2導電体層のカバレッジより小さいことが好ましい。
さらにまた、本発明の3端子型コンデンサは、最外導電体層には欠損部が形成され、欠損部には、内層用誘電体層と外層用誘電体層とを結合し、Si偏析物、Al偏析物、BaTiO3のうちの少なくともいずれか1つを含む柱が形成されることが好ましい。

この発明にかかる3端子型コンデンサでは、最外導電体層の一方は、内層用誘電体層を介して隣接する第1導電体層と共通する第1外部電極に接続され、最外導電体層の他方は、内層用誘電体層を介して隣接する第2導電体層と共通する第2外部電極に接続されることから、最外導電体層は、実質的に静電容量には寄与しないため、この最外導電体層付近においてクラックが生じても、コンデンサ機能の低下を防止することが可能となる。
また、最外導電体層と外層用誘電体層の界面において、MgおよびMnを含む境界層が形成されると、境界層と誘電体層との接合力に優れる。その結果、クラックの発生を防ぎ、コンデンサ機能の低下を抑制することができる。
さらに、最外導電体層のカバレッジが、高さT方向における中央付近の導電体層のカバレッジより小さいと、最外導電体層の両側に隣接して積層された誘電体層が結びつきやすくなることから、層間密着力を向上させることができる。
また、最外導電体層に欠損部が形成され、この欠損部にSi偏析物、Al偏析物、BaTiO3のうちの少なくともいずれか1つを含む柱が形成されると、最外導電体層の粒子間において、最外導電体層の両側に隣接して積層された誘電体層がより結びつきやすくなり、層間密着力が向上する。結果、よりクラックの発生を防ぎ、コンデンサ機能の低下を抑制することができる。

本発明によれば、静電容量に寄与する導電体層に対するクラックを抑制することで、コンデンサ機能の低下を抑制することができる3端子型コンデンサを提供することができる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

本発明に係る3端子型コンデンサの第1の実施の形態を示す外観斜視図である。 図1に示したコンデンサ素子の斜視図である。 図2に示したコンデンサ素子の分解斜視図である。 本発明に係る3端子型コンデンサの変形例を示す外観斜視図である。 図2に示したコンデンサ素子の変形例の斜視図である。 図5に示したコンデンサ素子の実装面における内部電極の引出部を示す模式図である。 図5に示したコンデンサ素子の第1内部電極および第1引出部を説明するための説明図である。 図5に示したコンデンサ素子の第2内部電極および第2引出部を説明するための説明図である。 図1に示す3端子型コンデンサのさらなる変形例における模式的断面図である。 本発明に係る3端子型コンデンサのさらなる変形例における第5面の模式的正面図である。 (a)は、図10の線IV−IVにおける模式的断面図であり、(b)は、図10の線V−Vにおける模式的断面図である。 境界層が形成された外層用誘電体層と最外導電体層との界面を示す図解図である。 本発明に係る3端子型コンデンサにおける模式的断面図である。 本発明に係る3端子型コンデンサの第2の実施の形態を示す外観斜視図である。 図14に示したコンデンサ素子の斜視図である。 図15に示したコンデンサ素子の分解斜視図である。 図14に示した3端子型コンデンサの変形例を示す外観斜視図である。 図15に示したコンデンサ素子の変形例の斜視図である。 図18に示したコンデンサ素子の第1内部電極および第1引出部を説明するための説明図である。 図18に示したコンデンサ素子の第2内部電極および第2引出部を説明するための説明図である。 図14に示す3端子型コンデンサのさらなる変形例における模式的断面図である。 本発明に係る3端子型コンデンサの製造方法の一実施の形態を示すフローチャートである。 稜線部のR量を算出する方法を説明するための説明図である。 外部電極ペーストをコンデンサ素子に塗布するための塗布装置を示す概略構成図である。 1回目の外部電極ペーストを塗布する方法を説明するための模式図である。 図25に続く1回目の外部電極ペーストを塗布する方法を説明するための模式図である。 2回目の外部電極ペーストを塗布する方法を説明するための模式図である。 図27に続く2回目の外部電極ペーストを塗布する方法を説明するための模式図である。 (a)は、3端子型コンデンサをパターン1で用いる場合における信号およびノイズが流れる経路を説明するための3端子型コンデンサを外部から見た概略図である。(b)は、3端子型コンデンサをパターン1で用いる場合における信号およびノイズが流れる経路を説明するための第1導電体層の概略図である。(c)は、3端子型コンデンサをパターン1で用いる場合における信号およびノイズが流れる経路を説明するための第2導電体層の概略図である。 (a)は、3端子型コンデンサをパターン2で用いる場合における信号およびノイズが流れる経路を説明するための3端子型コンデンサを外部から見た概略図である。(b)は、3端子型コンデンサをパターン2で用いる場合における信号およびノイズが流れる経路を説明するための第1導電体層の概略図である。(c)は、3端子型コンデンサをパターン2で用いる場合における信号およびノイズが流れる経路を説明するための第2導電体層の概略図である。 3端子型コンデンサについて、パターン1とパターン2との挿入損失の周波数特性を示すグラフである。

1.3端子型コンデンサ
(1)第1の実施の形態
図1は、3端子型コンデンサ100を示す外観斜視図である。図2は、図1に示したコンデンサ素子102の斜視図である。図3は、図2に示したコンデンサ素子102の分解斜視図である。

3端子型コンデンサ100は、略直方体のコンデンサ素子102と、コンデンサ素子102の表面の中央部に形成された第1外部電極104,105と、コンデンサ素子102の表面の左右の端部に形成された第2外部電極106,107,108,109とを備えている。

コンデンサ素子102は、上下の高さT方向に、第1面102aと、第1面102aに対向する第2面102bとを有している。また、コンデンサ素子102は、左右の長さL方向に、第3面102cと、第3面102cに対向する第4面102dとを有している。さらに、コンデンサ素子102は、前後の幅W方向に、第5面102eと、第5面102eに対向する第6面102fとを有している。
3端子型コンデンサ100は、例えば長さL方向の寸法が2.00mm以上2.10mm以下であることが好ましく、高さT方向の寸法が0.7mm以上1.0mm以下であることが好ましく、幅W方向の寸法が1.20mm以上1.40mm以下であることが好ましい。
なお、3端子型コンデンサ100の長さL方向の寸法、高さT方向の寸法、幅W方向の寸法は、ミツトヨ製のマイクロメーターMDC−25MXを用いて測定することができる。

第1外部電極104は、第1面102aの長さ方向における中央部から、第5面102e、第6面102fにわたって形成されている。また、第1外部電極105は、第2面102bの長さ方向における中央部から、第5面102e、第6面102fにわたって形成されている。

第1外部電極104は、後述する第1導電体層120の第1引出部132と電気的に接続される第1外部電極本体部104aと、第1外部電極本体部104aの両端に延在して形成される第1折り返し部104b,104bとを有する。したがって、第1外部電極本体部104aは、第1面102aに形成されており、第1折り返し部104b,104bは、第5面102e、第6面102fにそれぞれ形成されている。

同様に、第1外部電極105は、後述する第1導電体層120の第1引出部133と電気的に接続される第1外部電極本体部105aと、第1外部電極本体部105aの両端に延在して形成される第1折り返し部105b,105bとを有する。したがって、第1外部電極本体部105aは、第2面102bに形成されており、第1折り返し部105b,105bは、第5面102e、第6面102fにそれぞれ形成されている。

第2外部電極106,108は、第1面102aの左右の両端部に、第1外部電極104を間に配置するように、それぞれ設けられている。
より詳細に説明すると、第2外部電極106は、第1面102aの長さ方向における一方端から、第3面102c、第5面102e、第6面102fにわたって形成されている。また、第2外部電極108は、第1面102aの長さ方向における他方端から、第4面102d、第5面102e、第6面102fにわたって形成されている。

また、第2外部電極106は、後述する第2導電体層122の第2引出部134と電気的に接続される第2外部電極本体部106aと、第2外部電極本体部106aの両端に延在して形成される第2折り返し部106b,106bと、第2外部電極本体部106aの一方側縁に延在して形成される第3折り返し部106cとを有する。したがって、第2外部電極本体部106aは、第1面102aに形成されており、第2折り返し部106b,106bは、第5面102eおよび第6面102fに形成され、第3折り返し部106cは、第3面102cに形成されている。

同様に、第2外部電極108は、後述する第2導電体層122の第2引出部136と電気的に接続される第2外部電極本体部108aと、第2外部電極本体部108aの両端に延在して形成される第2折り返し部108b,108bと、第2外部電極本体部108aの他方側縁に延在して形成される第3折り返し部108cとを有する。したがって、第2外部電極本体部108aは、第1面102aに形成されており、第2折り返し部108b,108bは、第5面102eおよび第6面102fに形成され、第3折り返し部108cは、第4面102dに形成されている。

第2外部電極107,109は、第2面102bの左右の両端部に、第1外部電極105を間に配置するように、それぞれ設けられている。
より詳細に説明すると、第2外部電極107は、第2面102bの長さ方向における一方端から、第3面102c、第5面102e、第6面102fにわたって形成されている。また、第2外部電極109は、第2面102bの長さ方向における他方端から、第4面102d、第5面102e、第6面102fにわたって形成されている。

また、第2外部電極107は、後述する第2導電体層122の第2引出部135と電気的に接続される第2外部電極本体部107aと、第2外部電極本体部107aの両端に延在して形成される第2折り返し部107b,107bと、第2外部電極本体部107aの一方側縁に延在して形成される第3折り返し部107cとを有する。したがって、第2外部電極本体部107aは、第2面102bに形成されており、第2折り返し部107b,107bは、第5面102eおよび第6面102fに形成され、第3折り返し部107cは、第3面102cに形成されている。

同様に、第2外部電極109は、後述する第2導電体層122の第2引出部137と電気的に接続される第2外部電極本体部109aと、第2外部電極本体部109aの両端に延在して形成される第2折り返し部109b,109bと、第2外部電極本体部109の他方側縁に延在して形成される第3折り返し部109cとを有する。したがって、第2外部電極本体部109aは、第2面102bに形成されており、第2折り返し部109b,109bは、第5面102eおよび第6面102fに形成され、第3折り返し部109cは、第4面102dに形成されている。

従って、第1面102aおよび第2面102bのいずれか一方の面が、3端子型コンデンサ100の実装面となる。

ここで、第1外部電極104,105の幅Bは、第2外部電極106,107,108,109の幅Aより大きく設定されている。より具体的には、第1外部電極104,105の幅Bは、0.63mm以上0.67mm以下である。第2外部電極106,107,108,109の幅Aは、0.35mm以上0.45mm以下である。
なお、第1の外部電極104,105、第2の外部電極106,107,108,109の幅は、NIKON製の測定顕微鏡MM−60にて20倍の倍率で3端子型コンデンサ100の第1面102aまたは第2面102bを投影して測定することができる。

そして、第1外部電極104,105は、それぞれ外部電極ペーストを1回塗布することにより厚膜形成されている。また、第2外部電極106,107,108,109は、それぞれ外部電極ペーストを2回塗布することにより厚膜形成されている。これにより、第2外部電極106,107,108,109の電極厚は第1外部電極104,105の電極厚より大きくなっている。
なお、第1外部電極104,105、第2外部電極106,107,108,109の厚みは、3端子型コンデンサ100の第5面2eの表面から幅方向の中央に向かって研磨することによって、第1外部電極104,105、第2外部電極106,107,108,109の断面を露出させ、そして、研磨によるダレを除去した後に、第1外部電極104,105、第2外部電極106,107,108,109の断面に投影することによって測定することができる。

このように、第2外部電極106,107,108,109の電極厚みが、第1外部電極104,105の電極厚みより大きくなるように形成されると、3端子型コンデンサ100が実装基板に対して略平行になるように実装することができる。この結果、3端子型コンデンサ100は、実装基板に実装後の見掛け上の高さを抑制することができる。

ここで、図4は、本発明に係る3端子型コンデンサの変形例を示す外観斜視図である。

図4に示すように、第1外部電極104,105の第1折り返し部104b,105bの幅B’は、第1外部電極104,105の第1外部電極本体部104a,105aの幅Bよりも大きく形成されていてもよい。同様に、第2外部電極106,107,108,109の第2折り返し部106b,107b,108b,109bの幅A’は、第2外部電極106,107,108,109の第2外部電極本体部106a,107a,108a,109aの幅Aよりも大きく形成されていてもよい。すなわち、第1外部電極104,105の第1折り返し部104b,105bの幅B’および第2外部電極106,107,108,109の第2折り返し部106b,107b,108b,109bの幅A’は、第1外部電極104,105の第1外部電極本体部104a,105aの幅Bおよび第2外部電極106,107,108,109の第2外部電極本体部106a,107a,108a,109aの幅Aに比べて、長さL方向に伸ばした形状である。

このとき、第1外部電極104の第1折り返し部104bの幅B’は、第1面102aと第5面102eとが交差する境界部103aおよび第1面102aと第6面102fとが交差する境界部103bにおいて最も大きくなる。同様に、第2外部電極106,108の第2折り返し部106b,108bの幅A’は、境界部103aおよび境界部103bにおいて最も大きくなる。

また、第1外部電極105の第1折り返し部105bの幅B’は、第2面102bと第5面102eとが交差する境界部103cおよび第2面102bと第6面102fとが交差する境界部103dにおいて最も大きくなる。同様に、第2外部電極107,109の第2折り返し部107b,109bの幅A’は、境界部103cおよび境界部103dにおいて最も大きくなる。

このように、第1外部電極104,105の第1折り返し部104b,105bの幅B’が、第1外部電極104,105の第1外部電極本体部104a,105aの幅Bよりも大きく形成され、第2外部電極106,107,108,109の第2折り返し部106b,107b,108b,109bの幅A’が、第2外部電極106,107,108,109の第2外部電極本体部106a,107a,108a,109aの幅Aよりも大きく形成されている場合は、第1外部電極104,105の第1折り返し部104b,105bおよび第2外部電極106,107,108,109の第2折り返し部106b,107b,108b,109bに対して濡れ上がるはんだの量を、従来に比べ増加させることできる。したがって、3端子型コンデンサ100と実装基板との固着力を確保しつつ、従来に比べ、実装基板のランドにおけるはんだのフィレットの面積を小さくすることができる。そのため、3端子型コンデンサ100を実装基板に実装することにより、実装基板のランド92のパターンの面積を削減することができる。

なお、第1面102aの長さL方向における一方端部に設けられた第2外部電極106は、第5面102eおよび第6面102fの第2折り返し部106b,106bのうち、長さL方向の中央部の高さが高い方の高さをH2とし、第3面102cの第3折り返し部106cの幅W方向の中央部の高さをH3としたとき、条件式H2>H3を満足している。

さらに、第1面102aの長さL方向における他方端部に設けられた第2外部電極108は、第5面102eおよび第6面102fの第2折り返し部108b,108bのうち、長さL方向の中央部の高さが高い方の高さをH2’とし、第4面102dの第3折り返し部108cの幅W方向の中央部の高さをH3’としたとき、条件式H2’>H3’を満足している。

また、第2面102bの長さL方向における一方端部に設けられた第2外部電極107は、第5面102eおよび第6面102fの第2折り返し部107b,107bのうち、長さL方向の中央部の高さが高い方の高さをH2とし、第3面102cの第3折り返し部107cの幅W方向の中央部の高さをH3としたとき、条件式H2>H3を満足している。

さらに、第2面102bの長さL方向における他方端部に設けられた第2外部電極109は、第5面102eおよび第6面102fの第2折り返し部109b,109bのうち、長さL方向の中央部の高さが高い方の高さをH2’とし、第4面102dの第3折り返し部109cの幅W方向の中央部の高さをH3’としたとき、条件式H2’>H3’を満足している。

このように、条件式H2>H3および条件式H2’>H3’を満足している3端子型コンデンサ100であるので、3端子型コンデンサ100を、例えば第1面102aを実装面として実装基板に実装するときに、第2外部電極106,108の第2折り返し部106b,108bに濡れ上がるはんだの量が、第2外部電極106,108の第3折り返し部106c,108cに濡れ上がるはんだの量より多くなる。従って、3端子型コンデンサ100の位置ずれが抑制され、さらに、3端子型コンデンサ100と実装基板との固着力も確保できる。

第1外部電極104,105および第2外部電極106,107,108,109は、Ag、Cu、Ni、Pd、または、これら金属の合金などからなる。さらに、第1外部電極104,105および第2外部電極106,107,108,109は、それぞれ、その表面にめっき皮膜が形成されている。めっき皮膜は、第1外部電極104,105および第2外部電極106,107,108,109を保護し、かつ、第1外部電極104,105および第2外部電極106,107,108,109のはんだ付け性を良好にする。

また、第1外部電極104,105がグランド側電極で、第2外部電極106,107,108,109が信号側電極であってもよいし、第1外部電極104,105が信号側電極で、第2外部電極106,107,108,109がグランド側電極であってもよい。

コンデンサ素子102は、幅W方向(積層方向)において、複数の内層用誘電体層110と、複数の内層用誘電体層110同士の界面に配設された複数の第1導電体層120および第2導電体層122と、複数の内層用誘電体層110を挟むように前後に最外導電体層124,126が配設され、さらに、最外導電体層124,126を挟むように前後に配設された外層用誘電体層112とで構成された積層体構造を有している。

第1導電体層120は、第1対向部128と、第1対向部128の中央部から上下の高さT方向にそれぞれ延在している第1引出部132,133とを有している。第1引出部132は、コンデンサ素子102の第1面102aの中央部に引き出されて第1外部電極104に電気的に接続されている。第1引出部133は、コンデンサ素子102の第2面102bの中央部に引き出されて第1外部電極105に電気的に接続されている。

第2導電体層122は、第2対向部130と、第2対向部130の左側端部から上下の高さT方向にそれぞれ延在している第2引出部134,135と、第2対向部130の右側端部から上下の高さT方向にそれぞれ延在している第2引出部136,137とを有している。第2引出部134は、コンデンサ素子102の第1面102aの左側端部に引き出されて第2外部電極106に電気的に接続されている。第2引出部135は、コンデンサ素子102の第2面102bの左側端部に引き出されて第2外部電極107に電気的に接続されている。第2引出部136は、コンデンサ素子102の第1面102aの右側端部に引き出されて第2外部電極108に電気的に接続されている。第2引出部137は、コンデンサ素子102の第2面102bの右側端部に引き出されて第2外部電極109に電気的に接続されている。

ここで、図5は、図2に示したコンデンサ素子の変形例の斜視図である。図6は、図5に示したコンデンサ素子の実装面における内部電極の引出部を示す模式図である。図7は、図5に示したコンデンサ素子の第1内部電極および第1引出部を説明するための説明図である。図8は、図5に示したコンデンサ素子の第2内部電極および第2引出部を説明するための説明図である。

図7(I)は、図5(斜視図)および図6(正面図)のI−Iの位置(コンデンサ素子102の最外層の近傍の位置)の第1導電体層120および第1引出部132,133を示す。図7(II)は、図5および図6のII−IIの位置(コンデンサ素子102の最外層から幅Wの1/4に配設された層(以下、1/4層と称する)の近傍の位置)の第1導電体層120および第1引出部132,133を示す。図7(III)は、図5および図6のIII−IIIの位置(コンデンサ素子102の最外層から幅Wの1/2に配設された層(以下、中央層と称する)の近傍の位置)の第1導電体層120および第1引出部132,133を示す。

コンデンサ素子102の中央層近傍に配設されている第1導電体層120の第1引出部132,133の先端の幅Eは、コンデンサ素子102の最外層近傍に配設されている第1導電体層120の第1引出部132,133の先端の幅Fより大きく設定されている。そして、最外層近傍の位置から中央層近傍の位置に向かって、第1引出部132,133の先端の幅が徐々に大きくなっている。

図8(I)は、図5および図6のI−Iの位置の第2導電体層122および第2引出部134,135,136,137を示す。図8(II)は、図5および図6のII−IIの位置の第2導電体層122および第2引出部134,135,136,137を示す。図8(III)は、図5および図6のIII−IIIの位置の第2導電体層122および第2引出部134,135,136,137を示す。

コンデンサ素子102の中央層近傍に配設されている第2導電体層122の第2引出部134,135,136,137の先端の幅Gは、コンデンサ素子102の最外層近傍に配設されている第2導電体層122の第2引出部134,135,136,137の先端の幅Hより大きく設定されている。そして、最外層近傍の位置から中央層近傍の位置に向かって、第2引出部134,135,136,137の先端の幅が徐々に大きくなっている。

さらに、図6に示すように、コンデンサ素子102の中央層近傍に配設されている第2導電体層122の第2引出部134,135の先端は、コンデンサ素子2の第3面(端面)102cから距離Cを有している。同様に、コンデンサ素子102の中央層近傍に配設されている第2導電体層122の第2引出部136,137の先端も、コンデンサ素子102の第4面(端面)102dから距離Cを有している。また、コンデンサ素子102の最外層近傍に配設されている第2導電体層122の第2引出部134,135の先端は、コンデンサ素子102の第3面102cから距離Dを有している。同様に、コンデンサ素子2の最外層近傍に配設されている第2導電体層122の第2引出部136,137の先端も、コンデンサ素子102の第4面102dから距離Dを有している。そして、距離Dが距離Cより大きく設定されている。

ここで、距離Dが距離Cより大きくなるようにするため、コンデンサ素子102の最外層近傍に配設されている第2導電体層122の第2引出部134,135,136,137は傾斜部129を有しており、先端の位置が中央寄りになっている。そして、最外層近傍の位置から中央層近傍の位置に向かって、第2引出部134,135,136,137の傾斜部129の傾斜角度を大きくすることによって、先端の位置が徐々に外側になっている。

表1は、I−Iの位置(最外層近傍の位置)、II−IIの位置およびIII−IIIの位置(中央層近傍の位置)での、第2引出部134,135(第2引出部136,137)の先端とコンデンサ素子102の第3面102c(第4面102d)との間の距離、第2引出部134,135,136,137の先端の幅および第1引出部132,133の先端の幅の具体的数値の一例を示す。なお、表1中のαは、中央層近傍での第2引出部134,135(第2引出部136,137)の先端とコンデンサ素子102の第3面102c(第4面102d)との間の距離Cと等しい数値である。

このように、距離Dが距離Cより大きく設定されている場合は、コンデンサ素子102の最外層近傍にクラックが発生し難い3端子型コンデンサ100を得ることができる。

また、コンデンサ素子102の中央層近傍に配設されている第2導電体層122の第2引出部134,135,136,137の先端の幅Gが、コンデンサ素子102の最外層近傍に配設されている第2導電体層122の第2引出部134,135,136,137の先端の幅Hより大きく設定されている場合は、コンデンサ素子102の最外層近傍にクラックがより一層発生し難くなる。

さらに、コンデンサ素子102の中央層近傍に配設されている第1導電体層120の第1引出部132,133の先端の幅Eが、コンデンサ素子102の最外層近傍に配設されている第1導電体層120の第1引出部132,133の先端の幅Fより大きく設定される場合は、コンデンサ素子102の中央層近傍における第1外部電極104,105と第2外部電極106,107,108,109との間の電気的距離が短くなり、コンデンサ素子102の最外層近傍における第1外部電極104,105と第2外部電極106,107,108,109との間の電気的距離とが略等しくなる。この結果、等価直列インダクタンス(ESL)の均一化がなされると共に、等価直列インダクタンス(ESL)が低減される。

また、図9は、図1に示す3端子型コンデンサのさらなる変形例における模式的断面図である。

図9(a)に示すように、第1引出部132は、第1対向部128側が第2引出部134側および第2引出部136側の2方向に傾斜している両側傾斜部170aを有し、第1面102a側が直線部170bを有していてもよい。また、第1引出部133は、第1対向部128側が第2引出部135側および第2引出部137側の2方向に傾斜している両側傾斜部171aを有し、第2面102b側が直線部171bを有していてもよい。

また、図9(b)に示すように、第2引出部134は、第2対向部130側が第1引出部132側の1方向に傾斜している片側傾斜部172aを有し、第1面102a側が直線部172bを有している。第2引出部135は、第2対向部130側が第1引出部133側の1方向に傾斜している片側傾斜部173aを有し、第2面102b側が直線部173bを有している。第2引出部136は、第2対向部130側が第1引出部132側の1方向に傾斜している片側傾斜部174aを有し、第1面102a側が直線部174bを有している。第2引出部137は、第2対向部130側が第1引出部133側の1方向に傾斜している片側傾斜部175aを有し、第2面102b側が直線部175bを有している。

そうすると、第1引出部132,133および第2引出部134,135,136,137の第1対向部128側および第2対向部130側が他方の引出部側に傾斜している傾斜部170a〜175aを有しているので、第1外部電極104,105と第2外部電極106,107,108,109との間の電気的距離(例えば、第1外部電極104→第1引出部132→第1導電体層120→誘電体層110→第2導電体層122→第2引出部136→第2外部電極108の距離)が短くなる。従って、等価直列インダクタンス(ESL)を低くすることができる。

さらに、第1引出部132,133および第2引出部134,135,136,137が直線部170b〜175bを有しているので、外形をカットする際に、カット位置が高さT方向にずれても、第1引出部132,133および第2引出部134,135,136,137の先端の幅は変わらず、広くならない。従って、第1引出部132,133および第2引出部134,135,136,137の先端が、第1外部電極132,133および第2外部電極134,135,136,137の電極厚の薄い部分に接続されるようにはならない。その結果、第1外部電極132,133形成部分および第2外部電極134,135,136,137形成部分で、水分が3端子型コンデンサ100の内部に浸入し難くなり、水分シール性が確保できる。

第1導電体層120と第2導電体層122とは、幅W方向において、誘電体材料からなる内層用誘電体層110を介して対向している。この第1導電体層120と第2導電体層122とが、内層用誘電体層110を介して対向している部分(第1導電体層120の第1対向部128と第2導電体層122の第2対向部130とが対向している部分)に静電容量が形成されている。第1導電体層120および第2導電体層122は、Ag、Cu、Ni、Pd、または、これら金属の合金などからなる。また、内層用誘電体層110および外層用誘電体層112は、チタン酸バリウム系材料、チタン酸ストロンチウム系材料などからなる。第1導電体層120および第2導電体層122の厚みは、平均で1.0mm以下である。なお、電気的導通を確保するためには、第1導電体層120および第2導電体層122の厚みは、平均で0.3mm以上である。

図10は、本発明に係る3端子型コンデンサのさらなる変形例における第5面の模式的正面図である。また、図11(a)は、図10の線IV−IVにおける模式的断面図であり、図11(b)は、図10の線V−Vにおける模式的断面図である。図12は、境界層が形成された外層用誘電体層と最外導電体層との界面を示す図解図である。

最外導電体層124,126の厚みは、幅W方向について中央近傍に位置する第1導電体層120あるいは第2導電体層122の厚みよりも小さい。最外導電体層124,126の厚みは、中央部で0.8mm以下である。なお、電気的導通を確保するためには、最外導電体層124,126の厚みは、平均で0.3mm以上である。

最外導電体層124,126のカバレッジは、幅W方向の中央から両側面方向に向かって徐々に薄くなる傾向を示す。なお、カバレッジは、導電体粒子断面の長さの総和/導電体層断面の全長、によって定義される。
好ましくは、最外導電体層124,126のカバレッジは、高さT方向における中央付近の第1導電体層120あるいは第2導電体層122のカバレッジの0.4以上0.85以下である。すなわち、このように導体粒子が断続的に集合し、カバレッジが低下するので、図11に示すように、欠損部126aが形成される。高さT方向における中央付近の第1導電体層120あるいは第2導電体層122のカバレッジ0.4より小さいと電気的導通性の確保が困難となり、0.85より大きいと層間密着力が十分に向上しない。
なお、欠損部126aには最外導電体層124,126を挟んで誘電体層110同士を結合する柱が形成され、この柱は、Si偏析物、Al偏析物、BaTiO3(チタン酸バリウム)のうちの少なくともいずれか1つが含まれる。

なお、内層用誘電体層110同士の結合する柱の形成を促進するために、内層用誘電体層110にSiO2を添加することが好ましい。内層用誘電体層110は、Tiに対するSiが1.3mol%以上が好ましく、コンデンサとしての機能を確保するために3.0mol%以下が好ましい。誘電体層同士を結合する柱の形成を促進するために、誘電体層にAlを添加することが好ましい。また、誘電体層同士を結合する柱の形成を促進するために、導電体層に共材としてBaTiO3(チタン酸バリウム)を添加することが好ましい。

また、最外導電体層124は、内層用誘電体層110を介して隣接する第1導電体層120と共通する第1外部電極104,105に接続される。また、最外導電体層126は、内層用誘電体層110を介して隣接する第2導電体層122と共通する第2外部電極106,107,108,109に接続される。

また、最外の誘電体層の最外導電体層124,126と隣接する境界層127にMgおよびMnが偏析するようにして形成される、Mg−Mn−Niの共存領域を含む。
好ましくは、外層用誘電体層112と最外導電体層124,126との境界の69%以上に境界層127が存在している。境界部の存在割合(%)=(Mg、Mnが存在する境界層の長さの合計)/(導電体層の長さ)×100により算出される。なお、式中の「導電体層の長さ」は、ボイドやSiの偏析などで、導電体層が欠損している部分を除いた長さである。
Mg−Mn−Ni共存領域は、(Mg,Mn)/Niモル比が0.1以上となる面積比率が30%以上であることが好ましく、70%以上であることが好ましい。

図13は、本発明に係る3端子型コンデンサにおける模式的断面図である。なお、第2面102b側に形成される第1外部電極105および第2外部電極107,109については、第1面102aと同様であるので、省略する。

第2外部電極106の長さL方向における長さをE1、第1外部電極104の長さL方向における長さをE2、第2外部電極108の長さL方向における長さをE3とする。第2外部電極106と第1外部電極104との距離をME1とし、第1外部電極104と第2外部電極108との距離をME2とする。第2引出部134の第3面102c側における端縁から第3面2cまでの幅をM1Lとし、第2引出部134の第4面102d側の端縁から第1面102a上の第2外部電極106における端縁までの幅をM1Rとする。第1引出部132の第3面102c側の端縁から第1面102a上の第1外部電極104における第3面102c側の端縁までの幅をM2Lとし、第1引出部132の第4面102d側の端縁から第1面102a上の第1外部電極104における第4面102d側の端縁までの幅をM2Rとする。第2引出部136の第3面102c側の端縁から第1面102a上の第2外部電極108における端縁までの幅をM3Lとし、第2引出部136の第4面102d側における端縁から第4面102dまでの幅をM3Rとする。

このとき、3端子型コンデンサ100は、E1+ME1+E2+ME2+E3>コンデンサ素子の長さL方向の寸法(以下、L寸という)であり、第2外部電極106は、第3面102cに第3折り返し部106cが形成され、第2外部電極108は、第4面102dに第3折り返し部108cが形成され、|ME1−ME2|<50μmを満たし、さらに、M2L<M2R、かつ、M1R>M1L、もしくは、M2L>M2R、かつ、M1R<M1L、を満たす。

また、M1R/L寸、M2L/L寸、M2R/L寸、M3L/L寸は、1.5%以上であることが好ましい。

なお、E1、E2、E3、ME1、ME2、M1L、M1R、M2L、M2R、M3L、M3Rのそれぞれの寸法は、次のようにして測定する。まず、3端子型コンデンサ100における長さL方向および高さT方向とで囲まれた側面(LT面)が露出するような態様で、3端子型コンデンサ100の周囲を固める。そして、研磨機により、3端子型コンデンサ100を幅W方向に沿って、1/2の深さまで研磨を行い、第1導電体層120および第2導電体層122を露出させる。そして、研磨による第1導電体層120および第2導電体層122のダレをなくすように研磨表面を加工し、その断面を、光学顕微鏡を用いて3端子型コンデンサ100の第5面102e側から観察し、各寸法を測定することができる。

このように、E1+ME1+E2+ME2+E3>コンデンサ素子の長さL方向の寸法であり、第2外部電極106は、第3面102cに第3折り返し部106cが形成され、第2外部電極108は、第4面102dに第3折り返し部108cが形成され、|ME1−ME2|<50μmを満たし、さらに、M2L<M2R、かつ、M1R>M1L、もしくは、M2L>M2R、かつ、M1R<M1L、を満たす場合は、第1外部電極104および第2外部電極106,108のずれが、常に一定端面側に偏っており、外部電極間のショートを防止することができる。

また、この3端子型コンデンサ100では、M1R/コンデンサ素子の長さL方向の寸法、M2L/コンデンサ素子の長さL方向の寸法、M2R/コンデンサ素子の長さL方向の寸法、M3L/コンデンサ素子の長さL方向の寸法は、1.5%以上であると、より確実に、第1引出部132および第134,136を第1外部電極104および第2外部電極106,108により確実に覆うことができるので、より外部電極間のショートを防止することができる。

以上の構成からなる3端子型コンデンサ100では、第1導電体層120および第2導電体層122が3端子型コンデンサ100の第1面102aまたは第2面102b(言い換えると、実装面)に垂直に配置されており、積層方向が第1面102aまたは第2面102b(言い換えると、実装面)に対して平行である。

(2)第2の実施の形態
図14は、積層セラミック電子部品である3端子型コンデンサ200を示す外観斜視図である。図15は、図14に示したコンデンサ素子202の斜視図である。図16は、図15に示したコンデンサ素子202の分解斜視図である。

3端子型コンデンサ200は、前記第1の実施の形態の3端子型コンデンサ100において、第1導電体層120の第1引出部133および第2導電体層122の第2引出部135,137を省略したものと同様のものである。したがって、3端子型コンデンサ200は、3端子型コンデンサ100において、第1外部電極105および第2外部電極107,109を省略したものと同様のものである。

3端子型コンデンサ200は、略直方体のコンデンサ素子202と、コンデンサ素子202の表面の中央部に形成された第1外部電極204と、コンデンサ素子202の表面の左右の端部に形成された第2外部電極206,208とを備えている。

コンデンサ素子202は、上下の高さT方向に、第1面202aと、第1面202aに対向する第2面202bとを有している。また、コンデンサ素子202は、左右の長さL方向に、第3面202cと、第3面202cに対向する第4面202dとを有している。さらに、コンデンサ素子202は、前後の幅W方向に、第5面202eと、第5面202eに対向する第6面202fとを有している。
3端子型コンデンサ200は、例えば長さL方向の寸法が2.00mm以上2.10mm以下であることが好ましく、高さT方向の寸法が0.7mm以上1.0mm以下であることが好ましく、幅W方向の寸法が1.20mm以上1.40mm以下であることが好ましい。
なお、3端子型コンデンサ200の長さL方向の寸法、高さT方向の寸法、幅W方向の寸法は、ミツトヨ製のマイクロメーターMDC−25MXを用いて測定することができる。

第1外部電極204は、第1面202aの長さ方向における中央部と、第5面202e、第6面202fとにわたって形成されている。

第1外部電極204は、後述する第1導電体層220の第1引出部232と電気的に接続される第1外部電極本体部204aと、第1外部電極本体部204aの両端に延在して形成される第1折り返し部204b,204bとを有する。したがって、第1外部電極本体部204aは、第1面202aに形成されており、第1折り返し部204b,204bは、第5面202e、第6面202fにそれぞれに形成されている。

第2外部電極206,208は、第1面202aの左右の両端部に、第1外部電極204を間に配置するように、それぞれ設けられている。
より詳細に説明すると、第2外部電極206は、第1面202aの長さ方向における一方端から、第3面202c、第5面202e、第6面202fにわたって形成されている。また、第2外部電極208は、第1面202aの長さ方向における他方端から、第4面202d、第5面202e、第6面202fにわたって形成されている。

また、第2外部電極206は、後述する第2導電体層222の第2引出部234と電気的に接続される第2外部電極本体部206aと、第2外部電極本体部206aの両端に延在して形成される第2折り返し部206b,206bと、第2外部電極本体部206aの一方側縁に延在して形成される第3折り返し部206cとを有する。したがって、第2外部電極本体部206aは、第1面202aに形成されており、第2折り返し部206b,206bは、第5面202eおよび第6面202fに形成され、第3折り返し部206cは、第3面202cに形成されている。

同様に、第2外部電極208は、後述する第2導電体層222の第2引出部236と電気的に接続される第2外部電極本体部208aと、第2外部電極本体部208aの両端に延在して形成される第2折り返し部208b,208bと、第2外部電極本体部208aの他方側縁に延在して形成される第3折り返し部208cとを有する。したがって、第2外部電極本体部208aは、第1面202aに形成されており、第2折り返し部208b,208bは、第5面202eおよび第6面202fに形成され、第3折り返し部208cは、第4面202dに形成されている。

従って、第1面202aが、3端子型コンデンサ200の実装面となる。

ここで、第1外部電極204の幅Bは、第2外部電極206,208の幅Aより大きく設定されている。

そして、第1外部電極204は、外部電極ペーストを1回塗布することにより形成されている。また、第2外部電極206,208は、それぞれ外部電極ペーストを2回塗布することにより形成されている。これにより、第2外部電極206,208の電極厚は第1外部電極204の電極厚より大きくなっている。

第1外部電極204および第2外部電極206,208は、それぞれ、その表面にめっき皮膜が形成されている。

ここで、図17は、図14に示した3端子型コンデンサの変形例を示す外観斜視図である。
図17に示す3端子型コンデンサ200の上面である第2面202bは、長さL方向の稜線部203a,203bの角部がR形状に研磨され、そのR量が70μm以下であってもよい。そして、より好ましくは、R量は30μm以上70μm以下であってもよい。

このように、3端子型コンデンサ200の上面(第2面202b)の長さL方向の稜線部203a,203bのR量が70μm以下である場合は、吸着ノズルによる吸着に必要な吸着面積が上面(第2面202b)に確実に確保される。この結果、実装基板への実装時などに、吸着ノズルが3端子型コンデンサ200の上面(第2面202b)を吸着し易く、吸着ノズルによる吸着ミスを低減することができる。

また、3端子型コンデンサ200の上面(第2面202b)の長さL方向の稜線部203a,203bのR量を30μm以上である場合は、稜線部203a,203bが角張らず、機械的衝撃が稜線部203a,203bに加わっても、稜線部203a,203bが欠けるなどの不具合が生じ難くすることができる。

コンデンサ素子202は、幅W方向(積層方向)において、複数の内層用誘電体層210と、複数の内層用誘電体層210同士の界面に配設された複数の第1導電体層220および第2導電体層222と、複数の内層用誘電体層210を挟むように前後に最外導電体層224,226が配設され、さらに、最外導電体層224,226を挟むように前後に配設された外層用誘電体層212とで構成された積層体構造を有している。

第1導電体層220は、第1対向部228と、第1対向部228の中央部から高さT方向の下方に延在している第1引出部232とを有している。第1引出部232は、コンデンサ素子202の第1面102aの中央部に引き出されて第1外部電極204に電気的に接続されている。

第2導電体層222は、第2対向部230と、第2対向部230の左側端部から高さT方向の下方に延在している第2引出部234と、第2対向部230の右側端部から高さT方向の下方に延在している第2引出部236とを有している。第2引出部234は、コンデンサ素子202の第1面202aの左側端部に引き出されて第2外部電極206に電気的に接続されている。第2引出部236は、コンデンサ素子202の第1面202aの右側端部に引き出されて第2外部電極208に電気的に接続されている。

ここで、図18は、図15に示したコンデンサ素子の変形例の斜視図である。図19は、図18に示したコンデンサ素子の第1内部電極および第1引出部を説明するための説明図である。図20は、図18に示したコンデンサ素子の第2内部電極および第2引出部を説明するための説明図である。

図19(I)は、図18のI−Iの位置(コンデンサ素子202の最外層の近傍の位置)の第1導電体層220および第1引出部232を示す。図19(II)は、図18のII−IIの位置(コンデンサ素子202の1/4層の近傍の位置)の第1導電体層220および第1引出部232を示す。図19(III)は、図18のIII−IIIの位置(コンデンサ素子202の中央層の近傍の位置)の第1導電体層220および第1引出部232を示す。

コンデンサ素子202の中央層近傍に配設されている第1導電体層220の第1引出部232の先端の幅Eは、コンデンサ素子202の最外層近傍に配設されている第1導電体層220の第1引出部232の先端の幅Fより大きく設定されている。そして、最外層近傍の位置から中央層近傍の位置に向かって、第1引出部232の先端の幅が徐々に大きくなっている。

図20(I)は、図18のI−Iの位置の第2導電体層222および第2引出部234,236を示す。図20(II)は、図18のII−IIの位置の第2導電体層222および第2引出部234,236を示す。図20(III)は、図18のIII−IIIの位置の第2導電体層222および第2引出部234,236を示す。

コンデンサ素子202の中央層近傍に配設されている第2導電体層222の第2引出部234,236の先端の幅Gは、コンデンサ素子202の最外層近傍に配設されている第2導電体層222の第2引出部234,236の先端の幅Bより大きく設定されている。そして、最外層近傍の位置から中央層近傍の位置に向かって、第2引出部234,236の先端の幅が徐々に大きくなっている。

さらに、前記第1実施の形態の図6を流用して説明する。コンデンサ素子202の中央層近傍に配設されている第2導電体層222の第2引出部234の先端は、コンデンサ素子202の第3面(端面)202cから距離Cを有している。同様に、コンデンサ素子202の中央層近傍に配設されている第2導電体層222の第2引出部236の先端も、コンデンサ素子202の第4面(端面)2dから距離Cを有している。また、コンデンサ素子2の最外層近傍に配設されている第2導電体層222の第2引出部234の先端は、コンデンサ素子202の第3面202cから距離Dを有している。同様に、コンデンサ素子202の最外層近傍に配設されている第2導電体層222の第2引出部236の先端も、コンデンサ素子202の第4面202dから距離Dを有している。そして、距離Dが距離Cより大きく設定されている。

ここで、距離Dが距離Cより大きくなるようにするため、コンデンサ素子202の最外層近傍に配設されている第2導電体222の第2引出部234,236は傾斜部229を有しており、先端の位置が中央寄りになっている。そして、最外層近傍の位置から中央層近傍の位置に向かって、第2引出部234,236の傾斜部229の傾斜角度を大きくすることによって、先端の位置が徐々に外側になっている。

図21は、図14に示す3端子型コンデンサのさらなる変形例における模式的断面図である。

図21(a)に示すように、第1引出部232は、第1対向部228側が第2引出部234側および第2引出部236側の2方向に傾斜している両側傾斜部270aを有し、第1面202a側が直線部270bを有していてもよい。

また、図21(b)に示すように、第2引出部234は、第2対向部230側が第1引出部232側の1方向に傾斜している片側傾斜部272aを有し、第1面202a側が直線部272bを有していてもよい。第2引出部236は、第2対向部230側が第1引出部232側の1方向に傾斜している片側傾斜部274aを有し、第1面202a側が直線部274bを有していてもよい。

第1導電体層220と第2導電体層222とは、幅W方向において、誘電体材料からなる内層用誘電体層210を介して対向している。この第1導電体層220と第2導電体層222とが、内層用誘電体層210を介して対向している部分(第1導電体層220の第1対向部228と第2導電体層222の第2対向部230とが対向している部分)に静電容量が形成されている。

最外導電体層224,226の厚みは、幅方向について中央近傍に位置する第1導電体層220あるいは第2導電体層222の厚みよりも小さい。最外導電体層224,226の厚みは、中央部で0.8mm以下である。なお、電気的導通を確保するためには、最外導電体層224,226の厚みは、平均で0.3mm以上である。

最外導電体層224,226のカバレッジは、幅方向の中央から両側面方向に向かって徐々に薄くなる傾向を示す。なお、カバレッジは、導電体粒子断面の長さの総和/導電体層断面の全長、によって定義される。
好ましくは、最外導電体層224,226のカバレッジは、高さT方向における中央付近の第1導電体層220あるいは第2導電体層222のカバレッジの0.4以上0.85以下である。なお、最外導電体層224,226を挟んで誘電体層210同士を結合する柱は、Si偏析物、Al偏析物、BaTiO3(チタン酸バリウム)のうちの少なくともいずれか1つが含まれる。

また、最外導電体層224は、誘電体層210を介して隣接する第1導電体層220と共通する第1外部電極204に接続される。また、最外導電体層226は、誘電体層210を介して隣接する第2導電体層222と共通する第2外部電極206,208に接続される。

さらに、図12に示すように、最外の誘電体層の最外導電体層224,226と隣接する境界層227にMgおよびMnが偏析するようにして形成される、Mg−Mn−Niの共存領域を含む。

以上の構成からなる3端子型コンデンサ200では、第1導電体層220および第2導電体層222が3端子型コンデンサ200の第1面202a(言い換えると、実装面)に垂直に配置されており、積層方向が第1面202a(言い換えると、実装面)に対して平行である。

2.3端子型コンデンサの製造方法
次に、前述の3端子型コンデンサ100,200の製造方法を説明する。図22は、3端子型コンデンサ100,200の製造方法を示すフローチャートである。なお、以下の説明では、3端子型コンデンサ100の製造方法を中心に説明する。

工程S1で、チタン酸バリウム系材料またはチタン酸ストロンチウム系材料からなるセラミック粉末に、有機バインダ、分散剤および可塑剤などが添加されて、シート成形用スラリーが作製される。次に、シート成形用スラリーは、ドクターブレード法によって、内層もしくは外層用セラミックグリーンシートに成形される。

次に、工程S2で、内層用セラミックグリーンシート上に、Agを含有する導電体層用ペーストがスクリーン印刷法で塗布され、第1導電体層120および第2導電体層122となるべき導電ペースト膜が形成される。

次に、工程S3で、導電ペースト膜が形成された内層用セラミックグリーンシートは、第1導電体層120の導電ペースト膜と第2導電体層122の導電ペースト膜とが交互になるように複数枚積層される。さらに、複数枚の外層用セラミックグリーンシートが、積層された内層用セラミックグリーンシートを挟むように積層されて圧着される。この積層セラミックグリーンシートは、個々のコンデンサ素子102となるべき寸法に切断され、複数の未焼成のコンデンサ素子102とされる。

ここで、必要に応じて、未焼成のコンデンサ素子202は、実装面(第1面202a)の側がホルダによって保持された状態で、上面(第2面202b)の長さL方向の稜線部203a,203bが所定時間バレル研磨され、稜線部203a,203bのR量が約70μmになるまで研磨される。その後、更に、サンドブラスト研磨によって、所望のR量になるまで所定時間研磨される。

ここで、バレル研磨およびサンドブラスト研磨の研磨条件を決定するために、コンデンサ素子202のサンプルが作製され、以下の方法でR量の測定が行われる。測定器は、KEYENCEデジタルマイクロスコープVHXシリーズである。

コンデンサ素子202のサンプルは、実装面(第1面202a)の側が樹脂で固められる。その後、上面(第2面202b)の長さL方向の稜線部203a,203bが、所定時間バレル研磨やサンドブラスト研磨される。

次に、図23(a)に示すように、R研磨された稜線部203a,203bが測定器で観察され、Rの始点P1と終点P2とが指定される。その後、始点P1と終点P2の間の中央点P3が指定される。

次に、図23(b)に示すように、始点P1と中央点P3と終点P2とを通る円Qが作画された後、円Qの半径が測定されてR量が算出される。

次に、工程S4で、未焼成のコンデンサ素子102は、脱バインダ処理された後、焼成され、焼結したコンデンサ素子102とされる。内層用および外層用セラミックグリーンシートと導電ペースト膜とは同時焼成され、内層用セラミックグリーンシートは内層用誘電体層110となり、外層用セラミックグリーンシートは外層用誘電体層112となり、導電ペースト膜は第1内部電極120もしくは第2内部電極122となる。

次に、工程S5で、焼結したコンデンサ素子102の表面に、1回目の外部電極ペースト(AgPd合金ペースト)の塗布が行われる。1回目の外部電極ペーストの塗布は、第1外部電極104,105の外部電極ペーストを塗布すると共に、第2外部電極106,107,108,109の1回目の外部電極ペーストを塗布する。

1回目の外部電極ペーストの塗布は、図24に示す塗布装置300を使用してローラ転写法で行われる。塗布装置300は、所定の間隔で配置されている一対の塗布部320a,320bを備えている。

塗布部320aは、塗布ローラ340aと、塗布ローラ340aに圧接したスクレーパ360aと、スクレーパ360aの上流側に配設されて塗布ローラ340aに圧接した転写ローラ380aと、ペースト槽400aとを備えている。同様に、塗布部320bも、塗布ローラ340bと、塗布ローラ340bに圧接したスクレーパ360bと、スクレーパ360bの上流側に配設されて塗布ローラ340bに圧接した転写ローラ380bと、ペースト槽400bとを備えている。なお、塗布ローラ340a,340bの代わりに、平面状の塗布面を有する塗布装置を使用してもよい。

塗布ローラ340aの外周面には、図25に示すように、3端子型コンデンサ100の第1外部電極104に対応する位置に、外周方向に延在している溝420が形成され、第2外部電極106,108に対応する位置に、それぞれ外周方向に延在している溝440,480が形成されている。ここで、溝440,480のそれぞれの中心位置は、図26に示すように、コンデンサ素子102の第3面102cおよび第4面102dから内側方向に離れるように配設されている。図示しないけれども、塗布ローラ340bの外周面にも、第1外部電極105に対応する位置に、外周方向に延在している溝420が形成され、第2外部電極107,109に対応する位置に、それぞれ外周方向に延在している溝440,480が形成されている。

塗布ローラ340a,340bの回転軸520の方向において、塗布ローラ340a,340bの中央部に形成した溝420の幅は、第1外部電極104,105の幅と略等しい寸法に設定されている。塗布ローラ340a,340bの回転軸520の方向において、塗布ローラ340a,340bの左右の端部に形成した溝440,480の幅は、第2外部電極106,107,108,109の幅と略等しい寸法に設定されている。溝420,440,480の横断面の形状は、矩形、U形、三角形、半円形などである。

スクレーパ360a,360bは、それぞれ転写ローラ380a、380bによって塗布ローラ340a,340bの外周表面に供給されて付着した外部電極ペースト500のうち余分なものを掻き落とすと同時に、溝420,440,480に外部電極ペースト500を充填させるためのものである。

転写ローラ380a,380bは、それぞれペースト槽400a,400bに入っている外部電極ペースト500を取り出して、塗布ローラ340a,340bに供給するためのものである。

複数のコンデンサ素子102は、長さL方向の両端面である第3面102cおよび第4面102dがそれぞれ一対のキャリアテープ490に貼り付けられて挟持されることにより、一対のキャリアテープ490によって、塗布装置300の塗布部320aと塗布部320bの間を搬送される。そして、塗布ローラ340a,340bの回転軸520に対して長さL方向が平行になるように配設されたコンデンサ素子102が、塗布ローラ340aと塗布ローラ340bとの間を通るときに、塗布ローラ340a,340bによって両側から押し付けられる。

このとき、図26に示すように、塗布ローラ340a,340bの溝420,440,480に充填されている外部電極ペースト500の一部が、コンデンサ素子102の第1面102aおよび第2面102bに、第1外部電極104,105および第2外部電極106,107,108,109のパターン形状に合わせて転写され塗布される。すなわち、第1外部電極104,105の外部電極ペースト500および第2外部電極106,107,108,109の1回目の外部電極ペースト500が、コンデンサ素子102に付与される。この場合、溝420の幅が溝440,480の幅より広いので、第1外部電極104,105の外部電極ペースト500の塗布厚みは厚く、第2外部電極106,107,108,109の外部電極ペースト500の塗布厚みは薄くなる。

また、第2外部電極106,107,108,109の1回目の外部電極ペースト500がコンデンサ素子102に塗布される際、第2外部電極106,107,108,109の外部電極ペースト500の中心位置が、それぞれコンデンサ素子102の第3面102cおよび第4面102dから内側方向に離れるように塗布される。このようにして第2外部電極106,107,108,109の外部電極ペースト500が塗布されることによって、第2外部電極106,107,108,109は、それぞれ条件式H2>H3および条件式H2’>H3’を満足するように形成することができる。
なお、図26は簡略化のため、塗布ローラ340bによる外部電極ペースト500のコンデンサ素子102への塗布は図示していない。

また、3端子型コンデンサ200を製造する場合は、一方の塗布部320bのペースト槽400bに外部電極ペースト500を入れないでおくことにより、第1外部電極205および1回目の第2外部電極207,209が形成されなくなる。

1回目の外部電極ペースト塗布工程は、第1外部電極104,105の外部電極ペースト500を塗布すると共に、第2外部電極106,107,108,109の1回目の外部電極ペースト500を塗布するため、効率良く外部電極が形成される。
なお、キャリアテープ490によるコンデンサ素子102の搬送速度と、塗布ローラ340a、340bの外周速度とは略等しい速度に設定される。

次に、工程S6で、コンデンサ素子102に塗布された第1外部電極104,105の外部電極ペースト500および第2外部電極106,107,108,109の1回目の外部電極ペースト500が焼き付けられる。これにより、第1外部電極104,105および第2外部電極106,107,108,109の1回目の外部電極部分が形成される。このとき、第1外部電極104,105の電極厚みは厚く、第2外部電極106,107,108,109の電極厚みは薄い。
なお、工程S6を省略して、工程S5から直接に工程S7へ移行して、工程S8でまとめて第1外部電極104,105および第2外部電極106,107,108,109を焼き付けてもよい。

次に、工程S7で、コンデンサ素子102の表面に、2回目の外部電極ペースト(AgPd合金ペースト)の塗布が行われる。2回目の外部電極ペーストの塗布は、第2外部電極106,107,108,109の2回目の外部電極ペーストのみを塗布する。

2回目の外部電極ペーストの塗布は、1回目の外部電極ペーストの塗布に用いた図24に示す塗布装置300において、スクレーパ360a,360bを図27に示すスクレーパ370a,370bに置き換えたものと同様のものを使用してローラ転写法で行われる。

スクレーパ370a,370bは、塗布ローラ340a,340bの中央部に形成した溝420の横断面の形状と略等しいサイズの凸部600が、溝420に対応する位置に設けられている。したがって、スクレーパ370a,370bは、塗布ローラ340a,340bの表面に供給されて付着した外部電極ペースト500のうち余分なものを掻き落とし、溝420に充填されている外部電極ペースト500を凸部600によって溝420から掻き出すと共に、溝440,480に外部電極ペースト500を充填させることができる。

複数のコンデンサ素子102は、長さL方向の両端面である第3面102cおよび第4面102dがそれぞれ一対のキャリアテープ490に貼り付けられることにより、一対のキャリアテープ490によって、塗布装置300の塗布部320aと塗布部320bの間を搬送される。そして、塗布ローラ340a,340bの回転軸520に対して長さL方向が平行になるように配設されたコンデンサ素子102が、塗布ローラ340aと塗布ローラ340bとの間を通るときに、塗布ローラ340a,340bによって両側から押し付けられる。

このとき、図28に示すように、塗布ローラ340a、340bの溝440,480に充填されている外部電極ペースト500が、コンデンサ素子102の第1面102aおよび第2面102bに、第2外部電極106,107,108,109のパターン形状に合わせて転写され塗布される。すなわち、第2外部電極106,107,108,109の2回目の外部電極ペースト500が、第2外部電極106,107,108,109の1回目の外部電極部分の表面上にさらに付与される。これにより、第2外部電極106,107,108,109の電極厚みは、第1外部電極104,105の電極厚みより大きくなる。

また、第2外部電極106,107,108,109の2回目の外部電極ペースト500がコンデンサ素子102に塗布される際、第2外部電極106,107,108,109の外部電極ペースト500の中心位置が、それぞれコンデンサ素子102の第3面102cおよび第4面102dから内側方向に離れるように塗布される。このようにして第2外部電極106,107,108,109の外部電極ペースト500が塗布されることによって、第2外部電極106,107,108,109は、それぞれ条件式H2>H3および条件式H2’>H3’を満足するように形成することができる。

なお、図28は簡略化のため、塗布ローラ340bによる外部電極ペースト500のコンデンサ素子102への塗布は図示されていない。また、3端子型コンデンサ200を製造する場合は、一方の塗布部320bのペースト槽400bに外部電極ペースト500を入れないでおくことにより、2回目の第2外部電極207,209が形成されなくなる。

また、第1外部電極104,105は、塗布ローラ340a,340bの溝420にその一部が収容されるので、コンデンサ素子102の姿勢が良くなり、塗布精度が良くなる。

次に、工程S8で、コンデンサ素子102に塗布された第2外部電極106,107,108,109の2回目の外部電極ペースト500が焼き付けられる。これにより、第2外部電極106,107,108,109の2回目の外部電極部分が形成される。こうして、第2外部電極106,107,108,109の電極厚が第1外部電極104,105の電極厚より大きく形成される。

次に、工程S9で、第1外部電極104,105および第2外部電極106,107,108,109のそれぞれの表面に、湿式めっきによってNiめっき、Snめっきが順に形成される。こうして、3端子型コンデンサ100,200が得られる。

なお、上述したように、第1の実施の形態に係る3端子型コンデンサ100は、第1外部電極104,105が信号側電極で、第2外部電極106,107,108,109がグランド側電極であってもよいし、第1外部電極104,105がグランド側電極で、第2外部電極106,107,108,109が信号側電極であってもよい。

ここで、第1外部電極104,105が信号側電極で、第2外部電極106,107,108,109がグランド側電極である場合(以下「パターン1」という)の挿入損失の値をIL1とする。また、これとは信号側電極とグランド側電極とを入れ替えた場合、すなわち、第1外部電極104,105がグランド側電極で、第2外部電極106,107,108,109が信号側電極である場合(以下「パターン2」という)の挿入損失の値をIL2とする。このとき、3端子型コンデンサ100は、周波数10MHz帯域付近において、IL1<IL2を満たし、周波数100MHz帯域において、IL1>IL2を満たす。すなわち、100MHz帯域において、3端子型コンデンサ100をパターン2で用いる場合は、パターン1で用いる場合と比べて挿入損失の値が小さい。

このように、3端子型コンデンサ100をパターン1で用いる場合と、パターン2で用いる場合とで挿入損失の周波数特性が異なる理由は、パターン1とパターン2とで信号およびノイズの流れる経路が異なるためである。以下、詳細に説明する。

図29(a)〜図29(c)は、3端子型コンデンサ100をパターン1で用いる場合の信号およびノイズの流れる経路を説明するための概略図であり、図29(a)が3端子型コンデンサ100を外部から見た概略図であり、図29(b)が第1導電体層120の概略図であり、図29(c)が第2導電体層122の概略図である。なお、実線の矢印が信号の流れを示し、破線の矢印がノイズの流れを示す。

3端子型コンデンサ100をパターン1で用いる場合、図29(a)に示すように、第1外部電極104,105から3端子型コンデンサ100に入力された信号は、第1外部電極104,105を介して流れ、第1外部電極104,105から出力される。また、このとき発生するノイズは、図29(b)および図29(c)に示すように、第2導電体層122の第2引出部134,135,136,137を介してグランドへと流れる。

次に、図30(a)〜図30(c)は、3端子型コンデンサ100をパターン2で用いた場合の信号およびノイズの流れる経路を説明するための概略図であり、図30(a)が3端子型コンデンサ100を外部から見た概略図であり、図30(b)が第1導電体層120の概略図であり、図30(c)が第2導電体層122の概略図である。

3端子型コンデンサ100をパターン2で用いる場合、図30(a)および図30(c)に示すように、一方側の第2外部電極106,107から3端子型コンデンサ100に入力された信号は、第2導電体層122の第2引出部134,135,136,137を介して、他方側の第2外部電極108,109から出力される。また、このとき発生するノイズは、図29(b)に示すように、第1導電体層120の第1引出部132,133を介してグランドへと流れる。

以上より、本発明者が鋭意検討した結果、3端子型コンデンサ100を上記したパターン1で用いる場合とパターン2で用いる場合とで、挿入損失の周波数特性が異なるという事実を利用することに想到した。そこで、必要とする周波数帯域に応じて、パターン1とパターン2とを使い分けることにより、一つの3端子型コンデンサ100を用いて、好ましい挿入損失が得られることを確認する実験を行った。以下、3端子型コンデンサ100をパターン1で用いる場合の挿入損失の周波数特性と、パターン2で用いる場合の挿入損失の周波数特性とを確認するために行った実験について説明する。

図31は、この実験結果を示すグラフであり、横軸が周波数(MHz)、縦軸が挿入損失(dB)である。また、パターン1を実線により示し、パターン2を破線により示している。

図31のグラフに示すように、周波数10MHz付近では、パターン1のほうがパターン2に比べて優れた挿入損失を示す。したがって、必要とする周波数が10MHz程度であるなら、3端子型コンデンサ100をパターン1(すなわち、図29(a)に示すように、第1外部電極104,105を信号側電極とし、第2外部電極106,107,108,109をグランド側電極とするパターン)で用いることが好ましい。

一方、周波数100MHz帯域では、パターン2のほうがパターン1に比べて優れた挿入損失特性を示す。したがって、必要とする周波数が100MHz帯域であるなら、3端子型コンデンサ100をパターン2(すなわち、図30(a)に示すように、第1外部電極104,105をグランド側電極とし、第2外部電極106,107,108,109を信号側電極とするパターン)で用いることが好ましい。

すなわち、必要とする周波数帯域に応じて、第1外部電極104,105を信号側電極とし、第2外部電極106,107,108,109をグランド側電極とするパターン1と、第1外部電極104,105をグランド側電極とし、第2外部電極106,107,108,109を信号側電極とするパターン2とを使い分けることにより、一つの3端子型コンデンサ100を用いて好ましい挿入損失を得ることができる。

なお、ここでは説明を繰り返さないが、第2の実施の形態の3端子型コンデンサ200についても、上記した第1の実施の形態の3端子コンデンサ100で得られる同様の効果が得られる。

3.本実施の形態の効果
この3端子型コンデンサ100,200では、最外導電体層124,126,224,226の厚みが、第1導電体層120,220あるいは第2導電体層122,222の厚みよりも小さいことから、最外導電体層の両側に隣接して積層された誘電体層の間の層間密着力が向上する。その結果、クラックの発生を防ぎ、コンデンサ機能の低下を抑制することができる。
また、最外導電体層のカバレッジが、高さT方向における中央付近の導電体層のカバレッジの0.4以上0.85以下であることから、導体粒子が断続的に集合し、カバレッジが低下し、図11に示すように、欠損部126aが形成される。この欠損部126aには、チタン酸バリウムやシリカ等の誘電体層により柱が形成され、最外導電体層の粒子間において、最外導電体層の両側に隣接して積層された誘電体層が結びつきやすくなり、層間密着力が向上する。結果、よりクラックの発生を防ぎ、コンデンサ機能の低下を抑制することができる。

また、この3端子型コンデンサ100,200では、最外導電体層124,224は、誘電体層110,210を介して隣接する第1導電体層120,220と共通する第1外部電極104,105,204に接続される。また、最外導電体層126,226は、誘電体層110,210を介して隣接する第2導電体層122,222と共通する第2外部電極106,107,108,109,206,208に接続されるので、最外導電体層124,126,224,226は、実質的に静電容量の発現に寄与しない。したがって、最外導電体層124,126,224,226付近においてクラックが生じても、コンデンサ機能の低下を防止することが可能となる。

さらに、この3端子型コンデンサ100,200では、外層用誘電体層112の最外導電体層124,126,224,226と隣接する境界層127,227にMgおよびMnが偏析するようにして形成される、Mg−Mn−Niの共存領域を含むので、Mg、MnおよびNiの酸化化合物を含む境界層127,227は、誘電体層との接合力に優れる。その結果、クラックの発生を防ぎ、コンデンサ機能の低下を抑制することができる。

(実験例)
実験例では、以下に示す3端子型コンデンサの各試料が作製された。

1.評価のための試料の作製
実験例では、前記実施の形態に記載した製造方法によって、3端子型コンデンサの評価のための試料1ないし試料7が作製された。3端子型コンデンサの狙い値の寸法は、長さL方向の寸法が2.05mm、幅W方向の寸法が1.3mmであり、高さT方向の寸法が0.8mmである。なお、試料1ないし試料7の導電体層の作製条件は、以下のとおりとした。また、各試料は18個ずつ作製された。

試料1は、すべての導電体層の厚みの狙い寸法を1.0μmとし、また、すべての導電体層のカバレッジの狙いを95%とした3端子型コンデンサを作製した。

試料2は、高さ方向Tにおける中央付近の導電体層の厚みの狙い寸法を1.0μmとし、また、高さ方向Tにおける中央付近の導電体層のカバレッジの狙いを95%とした。
さらに、試料2は、最外導電体層の厚みの狙い寸法を0.8μmとした。すなわち、中央付近の導電体層の厚みの0.8倍とした。このため、最外導電体層を形成するために、薄い導電ペースト膜が印刷されたセラミックグリーンシートを用いた。

試料3は、高さ方向Tにおける中央付近の導電体層の厚みの狙い寸法を1.0μmとし、高さ方向Tにおける中央付近の導電体層のカバレッジの狙いを95%とした。
また、試料3は、最外導電体層のカバレッジを狙い85%とした。このため、カバレッジが85%の最外導電体層を形成するために、薄い領域が点在する導電ペースト膜が印刷されたセラミックグリーンシートを用いた。

試料4は、高さ方向Tにおける中央付近の導電体層の厚みの狙い寸法を1.0μmとし、高さ方向Tにおける中央付近の導電体層のカバレッジの狙いを95%とした。
また、試料4は、最外導電体層は、誘電体層を介して隣接する導電体層と共通の外部電極に接続するようにした。このため、最外導電体層は、誘電体層を介して隣接する導電体層と同じ導電ペースト膜のパターンが印刷されたセラミックグリーンシートを連続して積み重ねた。

試料5は、高さ方向Tにおける中央付近の導電体層の厚みの狙い寸法を1.0μmとし、高さ方向Tにおける中央付近の導電体層のカバレッジの狙いを95%とした。
また、試料5は、最外導電体層は、Mg/Niモル比が0.1以上となる面積比率が30%以上となるように形成した。このため、Mgを添加した導電ペースト膜が印刷されたセラミックグリーンシートを用いた。

試料6は、高さ方向Tにおける中央付近の導電体層の厚みの狙い寸法を1.0μmとし、また、高さ方向Tにおける中央付近の導電体層のカバレッジの狙いを95%とした。
また、試料6は、最外導電体層の厚みの狙い寸法を0.8μmとした。すなわち、中央付近の導電体層の厚みの0.8倍とした。このため、最外導電体層を形成するために、薄い導電ペースト膜が印刷されたセラミックグリーンシートを用いた。
さらに、試料6は、最外導電体層のカバレッジを狙い85%とした。このため、カバレッジが85%の最外導電体層を形成するために、薄い領域が点在する導電ペースト膜が印刷されたセラミックグリーンシートを用いた。

試料7は、高さ方向Tにおける中央付近の導電体層の厚みの狙い寸法を1.0μmとし、また、高さ方向Tにおける中央付近の導電体層のカバレッジの狙いを95%とした。
また、試料7は、最外導電体層は、誘電体層を介して隣接する導電体層と共通の外部電極に接続するようにした。このため、最外導電体層は、誘電体層を介して隣接する導電体層と同じ導電ペースト膜のパターンが印刷されたセラミックグリーンシートを連続して積み重ねた。
さらに、最外導電体層は、Mg/Niモル比が0.1以上となる面積比率が30%以上となるように形成した。このため、Mgを添加した導電ペースト膜が印刷されたセラミックグリーンシートを用いた。

2.繰り返し温度負荷試験方法
各試料の3端子型コンデンサの各試料に対して、繰り返し温度負荷試験を実施した。繰り返し温度負荷試験の条件は、とした。そして、繰り返し温度負荷試験を行った後、クラックの発生の有無を観察し、絶縁抵抗劣化を評価するために、絶縁抵抗の測定を行うことで、3端子型コンデンサを評価した。
クラックが1個でも発生した場合は、「クラックあり」と判定し、クラックが1個も発生しない場合は「クラックなし」と判定した。
また、絶縁抵抗劣化が1個でも発生した場合は、「絶縁抵抗劣化あり」と判定し、絶縁抵抗劣化が1個も発生しない場合は「絶縁抵抗劣化なし」と判定した。

評価結果を表2に示す。

表1に示すように、試料2、試料3、試料5ないし試料7では、クラックが発生せず、絶縁抵抗劣化も発生しなかった。なお、試料4では、クラックが発生したが、クラックが生じた箇所が実質的に静電容量の発現には寄与しない最外導電体層において生じたため、絶縁抵抗劣化は発生しなかった。

一方、試料1では、クラックが発生し、さらに絶縁抵抗劣化が発生した。

以上より、最外導電体層を薄くした試料2、最外導電体層のカバレッジを小さくした試料3、静電容量に寄与しない最外導電体層を形成した試料4、最外導電体層にMgを添加した試料5、最外導電体層を薄くし、かつ、最外導電体層のカバレッジを小さくした試料6、および静電容量に寄与しない最外導電体層を形成し、かつ、最外導電体層にMgを添加した試料7では、過酷な環境下でもクラックおよび絶縁抵抗の劣化を抑制することが可能になることが示唆された。

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。

また、本実施の形態にかかる3端子型コンデンサ100,200において、第1面102a(202a)の長さL方向における一方端部に設けられた第2外部電極106(206)は、第5面102e(202e)および第6面102f(202f)の第2折り返し部106b、106b(206b、206b)のうち、長さL方向の中央部の高さが高い方の高さをH2とし、第3面102c(202c)の第3折り返し部106c(106c)の幅W方向の中央部の高さをH3としたとき、条件式H2>H3を満足しているが、これに限るものではない。
また、第1面102a(202a)の長さL方向における他方端部に設けられた第2外部電極108(208)は、第5面102e(202e)および第6面102f(202f)の第2折り返し部108b、108b(208b、208b)のうち、長さL方向の中央部の高さが高い方の高さをH2’とし、第4面102d(202d)の第3折り返し部108c(208c)の幅W方向の中央部の高さをH3’としたとき、条件式H2’>H3’を満足しているが、これに限るものではない。

さらに、本実施の形態にかかる3端子型コンデンサ100,200において、最外導電体層124,126,224,226の厚みは、幅W方向について中央近傍に位置する第1導電体層120,122,220,222の厚みよりも小さいが、これに限るものではない。

また、本実施の形態にかかる3端子型コンデンサ100、200において、E1+ME1+E2+ME2+E3>コンデンサ素子の長さL方向の寸法であり、第2外部電極106(206)は、第3面102c(202c)に第3折り返し部106c(206c)が形成され、第2外部電極108(208)は、第4面102d(202d)に第3折り返し部108c(208c)が形成され、|ME1−ME2|<50μmを満たし、さらに、M2L<M2R、かつ、M1R>M1L、もしくは、M2L>M2R、かつ、M1R<M1L、を満たしているが、これに限るものではない。

100,200 3端子型コンデンサ
102,202 コンデンサ素子
102a,202a 第1面
102b,202b 第2面
102c,202c 第3面
102d,202d 第4面
102e,202e 第5面
102f,202f 第6面
103a,103b,103c,103d 境界部
104,105,204,205 第1外部電極
104a,105a,204a 第1外部電極本体部
104b,105b,204b 第1折り返し部
106,107,108,109,206,208 第2外部電極
106a,107a,108a,109a,206a,208a 第2外部電極本体部
106b,107b,108b,109b,206b,208b 第2折り返し部
106c,107c,108c,109c,206c,208c 第3折り返し部
110,210 内層用誘電体層
112,212 外層用誘電体層
120,220 第1導電体層
122,222 第2導電体層
124,126,224,226 最外導電体層
126a 欠損部
127,227 境界層
128,228 第1対向部
129,229 傾斜部
130,230 第2対向部
132,133,232 第1引出部
134,135,136,137,234,236 第2引出部
170a,171a,270a 両側傾斜部
172a,173a,174a,175a,272a,274a 片側傾斜部
170b,171b,172b,173b,174b,175b,270b,272b,274b 直線部
203a,203b 稜線部
300 塗布装置
320a,320b 塗布部
340a,340b 塗布ローラ
360a,360b,370a,370b スクレーパ
380a,380b 転写ローラ
400a,400b ペースト槽
420,440,480 溝
490 キャリアテープ
500 外部電極ペースト
520 塗布ローラの回転軸
600 凸部
L 長さ
T 高さ
W 幅
A 第2外部電極の幅
B 第1外部電極の幅

Claims (4)

  1. 長さ方向および幅方向に沿って延びる第1面および第2面と、幅方向および厚み方向に沿って延びる第3面および第4面と、長さ方向および厚み方向に沿って延びる第5面および第6面とを有するコンデンサ素子と、
    前記第1面の長さ方向における一方端部と、前記第3面、前記第5面、前記第6面とにわたって設けられた第2外部電極と、
    前記第1面の長さ方向における他方端部と、前記第4面、前記第5面、前記第6面とにわたって設けられた第2外部電極と、
    前記第1面の長さ方向において、2つの前記第2外部電極の間に位置する部分と、前記第5面、前記第6面とにわたって設けられた第1外部電極と、
    前記コンデンサ素子の内部に設けられ、前記第1外部電極に第1引出部を介して電気的に接続された複数の第1導電体層と、
    前記コンデンサ素子の内部に設けられ、前記第2外部電極に第2引出部を介して電気的に接続された複数の第2導電体層と、を備えた3端子型コンデンサであって、
    前記コンデンサ素子は、
    前記第1導電体層と前記第2導電体層との間に配設される複数の内層用誘電体層と、
    複数の前記内層用誘電体層を挟むように配設される2つの最外導電体層と、
    前記最外導電体層を挟むように配設される外層用誘電体層と、
    を含み、
    前記最外導電体層の一方は、前記内層用誘電体層を介して隣接する第1導電体層と共通する前記第1外部電極に接続され、前記最外導電体層の他方は、前記内層用誘電体層を介して隣接する第2導電体層と共通する前記第2外部電極に接続されること、
    を特徴とする、3端子型コンデンサ。
  2. 前記最外導電体層と前記外層用誘電体層の界面において、MgおよびMnを含む境界層が形成されること、
    を特徴とする、請求項1に記載の3端子型コンデンサ。
  3. カバレッジを導電体粒子断面の長さの総和/導電体層断面の全長と定義したとき、
    前記最外導電体層のカバレッジは、幅方向について中央近傍に位置する前記第1導電体層または前記第2導電体層のカバレッジより小さいこと、
    を特徴とする、請求項1または請求項2に記載の3端子型コンデンサ。
  4. 前記最外導電体層には欠損部が形成され、
    前記欠損部には、前記内層用誘電体層と前記外層用誘電体層とを結合し、Si偏析物、Al偏析物、BaTiO3のうちの少なくともいずれか1つを含む柱が形成されること、
    を特徴とする、請求項3に記載の3端子型コンデンサ。
JP2014245980A 2014-12-04 2014-12-04 3端子型コンデンサ Pending JP2015079980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014245980A JP2015079980A (ja) 2014-12-04 2014-12-04 3端子型コンデンサ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014245980A JP2015079980A (ja) 2014-12-04 2014-12-04 3端子型コンデンサ
US14/924,827 US9842700B2 (en) 2014-12-04 2015-10-28 Three-terminal capacitor

Publications (1)

Publication Number Publication Date
JP2015079980A true JP2015079980A (ja) 2015-04-23

Family

ID=53011114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014245980A Pending JP2015079980A (ja) 2014-12-04 2014-12-04 3端子型コンデンサ

Country Status (2)

Country Link
US (1) US9842700B2 (ja)
JP (1) JP2015079980A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222783A (ja) * 2014-08-13 2014-11-27 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US7920370B2 (en) 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
KR101025999B1 (ko) 2008-12-12 2011-03-30 삼성전기주식회사 회로기판 장치 및 집적회로 장치
KR101548774B1 (ko) 2011-08-26 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터
KR101558023B1 (ko) 2011-08-26 2015-10-07 삼성전기주식회사 적층 세라믹 커패시터
KR101412784B1 (ko) 2011-08-31 2014-06-27 삼성전기주식회사 적층 세라믹 커패시터
KR101525645B1 (ko) 2011-09-02 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터
KR101376925B1 (ko) 2012-12-10 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP5971236B2 (ja) * 2013-03-26 2016-08-17 株式会社村田製作所 セラミック電子部品及びガラスペースト
KR20140038871A (ko) 2013-07-11 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140038872A (ko) 2013-07-17 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140038876A (ko) 2013-08-13 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140038911A (ko) 2013-09-24 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140038912A (ko) 2013-10-01 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140038914A (ko) 2013-10-29 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140038916A (ko) 2013-10-31 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140038915A (ko) 2013-10-31 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140039016A (ko) 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판

Also Published As

Publication number Publication date
US20160163459A1 (en) 2016-06-09
US9842700B2 (en) 2017-12-12

Similar Documents

Publication Publication Date Title
KR101457898B1 (ko) 적층 세라믹 전자부품
KR101485096B1 (ko) 전자부품
US10431379B2 (en) Method of manufacturing a multilayer ceramic capacitor
CN104576053B (zh) 层叠陶瓷电容器
JP5529298B1 (ja) 積層セラミックキャパシタ及びその製造方法
KR101475294B1 (ko) 전자부품
US8508912B2 (en) Capacitor and method for manufacturing the same
JP5699819B2 (ja) セラミック電子部品
KR101102184B1 (ko) 적층 세라믹 전자부품
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
US8125765B2 (en) Laminated ceramic electronic component
JP4283834B2 (ja) 積層コンデンサ
US6475317B1 (en) Method for manufacturing electronic component of laminated ceramics
JP2016001721A (ja) 積層セラミックコンデンサ
KR101399386B1 (ko) 적층 세라믹 전자부품
JP5246347B2 (ja) 積層型セラミック電子部品
US9177724B2 (en) Multilayer ceramic electronic component and a method for manufacturing the same
US9984824B2 (en) Multilayer ceramic capacitor
US8687344B2 (en) Laminated ceramic electronic component
JP4396682B2 (ja) 積層コンデンサ、および積層コンデンサの製造方法
JP2013055314A (ja) セラミック電子部品及びその製造方法
US20180012705A1 (en) Multilayer capacitor and installation structure of multilayer capacitor
KR101541505B1 (ko) 적층 세라믹 전자부품
KR100884499B1 (ko) 적층 콘덴서 및 그 제조방법
JP2012094820A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141219