KR100811388B1 - 적층 세라믹 캐패시터 및 그의 제조방법 - Google Patents

적층 세라믹 캐패시터 및 그의 제조방법 Download PDF

Info

Publication number
KR100811388B1
KR100811388B1 KR1020060034893A KR20060034893A KR100811388B1 KR 100811388 B1 KR100811388 B1 KR 100811388B1 KR 1020060034893 A KR1020060034893 A KR 1020060034893A KR 20060034893 A KR20060034893 A KR 20060034893A KR 100811388 B1 KR100811388 B1 KR 100811388B1
Authority
KR
South Korea
Prior art keywords
green
internal electrode
green chip
ceramic capacitor
multilayer ceramic
Prior art date
Application number
KR1020060034893A
Other languages
English (en)
Other versions
KR20070103153A (ko
Inventor
장종춘
윤중락
우병철
김현덕
김재민
Original Assignee
삼화콘덴서공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화콘덴서공업주식회사 filed Critical 삼화콘덴서공업주식회사
Priority to KR1020060034893A priority Critical patent/KR100811388B1/ko
Publication of KR20070103153A publication Critical patent/KR20070103153A/ko
Application granted granted Critical
Publication of KR100811388B1 publication Critical patent/KR100811388B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 내부전극 패턴에 확인부재를 형성하여 그린칩을 X 및 Y축방향에서 육안 검사가 가능한 적층 세라믹 캐패시터 및 그 제조방법에 관한 것이다.
본 발명의 적층 세라믹 캐패시터는 그린칩(110)과, 그린칩(110)의 양단에 각각 형성되는 제1 및 제2외부전극(120,130)으로 이루어지는 적층 세라믹 캐패시터(100)에 있어서, 제1외부전극(120)과 각각 전기적으로 연결되도록 그린칩(110)에 형성되며 각각의 일단에 그린칩(110)의 제조상태를 검사할 수 있는 제1내부전극 확인부재(141)가 형성되는 다수개의 제1내부전극(140)과, 제2외부전극(130)과 각각 전기적으로 연결되도록 그린칩(110)에 형성되며 각각의 타단에 그린칩(110)의 제조상태를 검사할 수 있도록 제2내부전극 확인부재(151)가 형성되는 다수개의 제2내부전극(150)으로 구비된다.
적층, 세라믹, MLCC, 캐패시터, 확인, 검사

Description

적층 세라믹 캐패시터 및 그의 제조방법{Multi Layer Ceramic Capacitor and Thereof Manufacturing Method}
도 1은 종래의 다수개의 내부전극 패턴이 형성된 그린시트의 구성도,
도 2는 종래의 적층 세라믹 캐패시터의 사시도,
도 3은 본 발명의 적층 세라믹 캐패시터의 사시도,
도 4a 및 도 4b는 도 3에 도시된 그린칩을 'A 및 B' 방향에서 본 사시도,
도 5a 내지 도 5c는 도 4a에 도시된 그린칩의 측면도,
도 6a 내지 도 6d는 도 4a에 도시된 제1 및 제2내부전극 확인부재의 실시예 를 나타낸 도,
도 7은 본 발명의 다수개의 내부전극 패턴이 형성된 그린시트의 구성도,
도 8은 도 7에 도시된 그린시트의 적층된 상태를 나타낸 그린시트 적층체의 정면도,
도 9a 내지 도 9d는 도 7에 도시된 내부전극 확인부재의 다른 실시예를 나타낸 도.
* 도면의 주요 부분에 대한 부호 설명 *
100: 적층 세라믹 캐패시터 110: 그린칩
120: 제1외부전극 130: 제2외부전극
140: 제1내부전극 141: 제1내부전극 확인부재
150: 제2내부전극 151: 제2내부전극 확인부재
210: 그린시트 적층체 211,212,213,214,215: 그린시트
211: 내부전극 패턴 222: 확인부재
본 발명은 적층 세라믹 캐패시터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 내부전극 패턴에 확인부재를 형성하여 그린칩을 X 및 Y축방향에서 육안 검사가 가능한 적층 세라믹 캐패시터 및 그 제조방법에 관한 것이다.
적층 세라믹 캐패시터(MLCC: Multi Layer Ceramic Capacitor}의 제조 방법을 첨부된 도면을 이용하여 설명하면 다음과 같다.
적층 세라믹 캐패시터를 제조하기 위해 먼저 도 1에 도시된 바와 같이 다수개의 유전체 세라믹 그린시트(green sheet)(1a,1b,1c,1d,1e)에 도전재질로 내부전극 패턴(pattern)(2)을 형성한다. 여기서, 내부전극 패턴(2)의 재질은 은(Ag), 팔라듐(Pd), 니켈(Ni), 구리(Cu) 및 은과 팔라듐의 혼합물(Ag-Pd) 중 어느 하나를 선택하여 적용할 수 있다. 상기 재질로 다수개의 유전체 세라믹 그린시트(1a,1b,1c,1d,1e)에 내부전극 패턴(1)을 형성하기 전에 먼저, 다수개의 유전체 세라믹 그린시트(1a,1b,1c,1d,1e: 이하에서는 그린시트로 약칭함)를 제조하게 된다.
다수개의 그린시트(1a,1b,1c,1d,1e)를 제조하는 과정은 먼저 BaTiO3계, (Ca,Zr)(Sr,Ti)O3계, (Ba,Ca)(Zr,Ti)O3계에 MgO, Y2O3, MnO2, Cr2O3 및 Ba-Ca-Si-O계 및 Li-Si-B-O계를 혼합한 분말을 준비하는 단계를 실시한다. 분말이 슬러리화 되면 슬러리를 이용하여 다수개의 그린시트(1a,1b,1c,1d,1e)를 형성하는 단계를 실시한다. 다수개의 그린시트(1a,1b,1c,1d,1e)가 형성되면 각각의 그린시트(1a,1b,1c,1d,1e)에 도전성 재질로 내부전극 패턴(2)을 인쇄하는 단계를 실시한다.
다수개의 그린시트(1a,1b,1c,1d,1e)에 각각 내부전극(2)이 형성되면 각각의 그린시트(1)를 적층하는 단계를 실시한다. 다수개의 그린시트(1a,1b,1c,1d,1e)를 적층시 각각의 내부전극 패턴(2)이 간격(a) 만큼 서로 이격되도록 정렬되어 적층된다. 예를 들어, 상측 그린시트(1a)를 기준으로 그 하측 그린시트(1a)의 내부전극 패턴(2)은 Y축방향의 절단선(y2)을 기준으로 상측 그린시트(1a)에 형성된 내부전극 패턴(2)의 Y축방향의 절단선(y1) 사이의 간격(a) 만큼 X축 방향으로 이격된 상태에서 정렬되어 적층된다. 이러한 방법으로 각각의 그린시트(1a,1b,1c,1d,1e)가 적층되면 적층된 그린시트(1a,1b,1c,1d,1e)를 400 ∼ 1600 kgf/cm2의 압력으로 압착하여 그린시트 적층체(1)를 형성하는 단계를 실시한다.
그린시트 적층체(1)가 형성되면 이 그린시트 적층체(1)를 이용하여 도 2에 도시된 바와 같은 적층 세라믹 캐패시터(10)를 제조하게 된다. 적층 세라믹 캐패시터(10)를 제조하기 위해서는 먼저, 그린시트 적증체(1)를 절단선(x1,x2,y1)을 따 라 절단하여 그린칩(green chip)(11)을 형성하는 단계를 실시한다. 그린칩(11)이 형성되면 그린칩(11)에 적층되어 외부로 노출된 내부전극(2a,2b)을 이용하여 그린칩(11)의 불량 여부를 검사하는 단계를 실시한다.
검사단계에서 그린칩(11)의 불량이 없으면 그린칩(11)을 250 ∼ 300℃ 의 온도 내에서 20 ∼ 50시간동안 가소(burn-out)시키는 단계를 실시하고, 그린칩(11)의 가소단계가 완료되면 다시 1150 ∼ 1350℃의 온도 내에서 20 ∼ 30 시간동안 소성시키는 단계를 실시한다. 소성 단계가 완료되면 소성이 완료된 그린칩(11)을 소성칩이라 칭할 수 있으며, 소성칩 즉, 소성단계가 완료된 그린칩(11)의 모서리 부분을 곡면으로 연마하는 단계를 실시한 후 소성단계가 완료된 그린칩(11)에 외부전극(12)을 도포하는 단계를 실시한다.
소성칩 즉, 소성 단계가 완료된 그린칩(11)에 외부전극(12)이 도포되면 700∼ 950℃의 온도에서 0.5 ∼ 2.5 시간동안 소성한 후 도금하는 단계를 실시하여 적층 세라믹 캐패시터(10)를 제조하게 된다. 여기서, 외부전극(12)의 재질은 은(Ag), 팔라듐(Pd), 니켈(Ni), 구리(Cu) 및 은과 팔라듐의 혼합물(Ag-Pd) 중 어느 하나를 선택하여 적용할 수 있다.
종래의 적층 세라믹 캐패시터(10)를 제조방법에서 그린칩(11)을 형성하는 단계에서 그린시트 적층체(1)를 절단시 도 1에 도시된 절단선(x1,x2,y1)을 따라 절단하게 되면, 그린칩(11)의 X축 방향에서는 그린칩(11)에 형성된 내부전극(2a,2b)을 외부에서 볼 수 있도록 절단된다. 반면에 그린칩(11)을 Y축방향의 일측에서 볼 때에는 내부전극(2a,2b) 중 내부전극(2a)은 볼 수 없으면 Y축방향의 타측에서 볼 때 에는 내부전극(2b)을 확인할 수 없게 된다.
상기와 같은 원인으로 그린칩(11)의 불량 여부를 검사하는 단계에서 그린칩(11)에 형성된 내부전극(2a,2b)의 형상을 이용하여 절단위치나 그린시트(1a,1b,1c,1d,1e)들이 접히거나 정렬 불량이 발생되었는지 여부를 검사하기 위해 그린칩(11)의 X 및 Y축방향의 육안 검사가 실시된다. 육안 검사를 실시하는 경우에 종래에는 X축방향의 육안검사는 가능하나 Y축방향의 육안검사가 불가능하게 된다.
이로 인해 그린칩(11)의 Y축방향의 검사를 위해 Y축 방향으로 추가 절단하여 검사하는 파괴검사가 요구됨으로 인해 적층 세라믹 캐패시터의 제조작업의 생산성이 저하되는 문제점이 있다.
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 그린시트에 형성된 내부전극 패턴에 확인부재를 형성하여 그린칩 X축방향의 육안 검사와 같이 Y축방향으로도 육안 검사가 가능한 적층 세라믹 캐패시터 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 그린칩의 X축방향으로 육안검사가 가능하도록 함으로써 그린칩의 검사작업의 속도를 개선하여 적층 세라믹 캐패시터의 제조작업의 생산성을 개선할 수 있도록 함에 있다.
본 발명의 적층 세라믹 캐패시터는 그린칩과, 그린칩의 양단에 각각 형성되는 제1 및 제2외부전극으로 이루어지는 적층 세라믹 캐패시터에 있어서, 제1외부전극과 각각 전기적으로 연결되도록 그린칩에 형성되며 각각의 일단에 그린칩의 제조상태를 검사할 수 있는 제1내부전극 확인부재가 형성되는 다수개의 제1내부전극과, 제2외부전극과 각각 전기적으로 연결되도록 그린칩에 형성되며 각각의 타단에 그린칩의 제조상태를 검사할 수 있도록 제2내부전극 확인부재가 형성되는 다수개의 제2내부전극으로 구비됨을 특징으로 한다.
본 발명의 적층 세라믹 캐패시터 제조방법은 다수개의 그린시트를 형성하는 단계와, 다수개의 그린시트에 각각 확인부재가 형성된 다수개의 내부전극 패턴을 배열하여 형성하는 단계와, 다수개의 내부전극 패턴이 배열되어 형성된 그린시트를 적층하여 그린시트 적층체를 형성하는 단계와, 그린시트 적층체가 형성되면 그린시트 적층체를 Y축방향으로는 확인부재의 중심을 지나가도록 절단하여 확인부재가 제1 및 제2내부전극 확인부재로 절단하며, X축방향으로 내부전극 패턴이 외부로 노출될 수 있도록 절단하여 그린칩을 형성하는 단계와, 그린칩을 가소 및 소성처리한 후 연마하는 단계와, 연마된 그린칩에 외부전극을 형성하는 단계로 구비됨을 특징으로 한다.
(실시예)
이하, 본 발명의 실시예를 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 3은 본 발명의 적층 세라믹 캐패시터의 사시도이며, 도 4a 및 도 4b는 도 3에 도시된 그린칩을 'A 및 B' 방향에서 본 사시도이다. 도시된 바와 같이 본 발명의 적층 세라믹 캐패시터(100)는 그린칩(110)과, 그린칩(110)의 양단에 각각 형성되는 제1 및 제2외부전극(120,130)으로 이루어지는 적층 세라믹 캐패시터(100)에 있어서, 제1외부전극(120)과 각각 전기적으로 연결되도록 그린칩(110)에 형성되며 각각의 일단에 그린칩(110)의 제조상태를 검사할 수 있는 제1내부전극 확인부재(141)가 형성되는 다수개의 제1내부전극(140)과, 제2외부전극(130)과 각각 전기적으로 연결되도록 그린칩(110)에 형성되며 각각의 타단에 그린칩(110)의 제조상태를 검사할 수 있도록 제2내부전극 확인부재(151)가 형성되는 다수개의 제2내부전극(150)으로 구비된다.
본 발명의 적층 세라믹 캐패시터의 구성을 보다 상세히 설명하면 다음과 같다.
본 발명의 적층 세라믹 캐패시터(100)는 크게 그린칩(110), 제1 및 제2외부전극(120,130), 제1 및 제2내부전극(140,150), 제1 및 제2내부전극 확인부재(141,151)로 구성되며, 각각의 구성을 순차적으로 설명하면 다음과 같다.
그린칩(110)은 도 6에 도시된 다수개의 내부전극 패턴(22))이 배열되어 형성되는 다수개의 그린시트(211,212,213,214,215)를 압착하여 적층한 후 절단하여 형성되고, 그린칩(110)의 양단에 제1 및 제2외부전극(120,130)이 형성된다.
제1 및 제2외부전극(120,130) 중 제1외부전극(120)과 전기적으로 연결되도록 그린칩(110)에 형성되는 다수개의 제1내부전극(140)은 각각의 일단에 그린칩(110)의 제조상태를 검사할 수 있는 제1내부전극 확인부재(141)가 형성되며, 제2외부전극(130)에는 다수개의 제2내부전극(150)은 전기적으로 연결되도록 그린칩(110)에 형성된다. 그린칩(110)에 제2외부전극(130)과 전기적으로 연결되도록 형성되는 다수개의 제2내부전극(150)은 타단에 그린칩(110)의 제조상태를 검사할 수 있도록 제2내부전극 확인부재(151)가 형성된다.
그린칩(110)의 제조상태를 검사할 수 있는 제1내부전극 확인부재(141)는 도 4a에 도시된 바와 같이 도전재질로 이루어진 제1내부전극(140)의 일단에 일측이 개방된 홈을 형성한 후 그린시트(211,212,213,214,215)의 압착데 이 때 제1내부전극(140)은 구별이 용이한 것을 사용한다. 예를 들어, 그린시트(211,212,213,214,215)가 연주황이라면 그린시트(211,212,213,214,215)에 형성되는 제1내부전극(140)은 검은색으로 보이는 니겔(Ni) 등을 적용함으로써 제1내부전극(140)과 그린시트(211,212,213,214,215)을 용이하게 작업자가 구별할 수 있도록 제1내부전극(140)의 재질을 적용한다. 즉, 제1내부전극(140)에 형성된 제1내부전극 확인부재(141)로 그린시트(211,212,213,214,215)가 압착되는 경우에 색상으로 제1내부전극 확인부재(141)와 그린시트(211,212,213,214,215)의 경계면의 확인을 용이하게 할 수 있도록 하기 위함이다.
제1내부전극 확인부재(141)와 동일하게 제2내부전극 확인부재(151)는 도 4b에 도시된 바와 같이 도전재질로 이루어진 제2내부전극(150)의 일단에 일측이 개방된 홈을 형성한 후 그린시트(211,212,213,214,215)의 압착하는데 이 때 제1내부전극(140)은 구별이 용이한 것을 사용한다. 예를 들어, 그린시트(211,212,213,214,215)가 연주황이라면 그린시트(211,212,213,214,215)에 형성되는 제2내부전극(150)은 검은색으로 보이는 니겔(Ni) 등을 적용함으로써 제2내부전극(150)과 그린시트(211,212,213,214,215)을 용이하게 작업자가 구별할 수 있도록 제2내부전극(150)의 재질을 적용한다.
제1 및 제2내부전극(140,150)과 구별이 용이하도록 형성되는 제1 및 제2내부전극 확인부재(141,151)는 그린시트 적층체(200: 도 6에 도시됨)를 도 4a나 도 4b에 도시된 그린칩(110)으로 절단시 절단과정이 잘못되거나 그린시트(211,212,213,214,215)가 접히거나 잘못 정렬되어 적층되었는지 여부를 용이하게 확인할 수 있다.
제1 및 제2내부전극 확인부재(141,151)를 이용하여 그린칩(110)의 제조상태를 검사하는 방법을 설명하면 다음과 같다.
도 4a 및 도 4b에 도시된 그린칩(110)을 X축방향에서 바라보면 다수개의 제1 및 제2내부전극(140,15)이 간격(a)으로 이격된 상태로 보이며, Y축방향에서 바라보면 제1 및 제2내부전극 확인부재(141,151)를 볼 수 있게 된다. X축방향에서 보이는 그린칩(110)에 형성된 다수개의 제1 및 제2내부전극(140,15)의 길이와 평탄도를 이용하여 그린칩(110)의 절단이나 그린시트(211,212,213,214,215)의 접힘이나 정렬상태를 개략적으로 파악한 후 제1 및 제2내부전극 확인부재(141,151)의 길이의 변화에 따라 정확하게 그린칩(110)의 제조불량을 검사할 수 있게 된다.
예를 들어, 도 5a에 도시된 바와 같이 다수개의 제1내부전극(140)에 형성된 제1내부전극 확인부재(141)의 길이(s1)로 모두 동일하게 형성되는 경우를 정상이라면, 도 5b에 도시된 바와 같이 제1내부전극 확인부재(141)의 길이(s4,s1,s5)가 상측 보다 하측으로 갈수록 길어지는 경우에 그린칩(110)의 절단이 잘못되거나 그린시트(211,212,213,214,215)가 일정하게 시프트(shift)된 상태에서 적층되었음을 알 수 있다. 여기서, 제1내부전극 확인부재(141)의 길이(s1)를 이용하여 정상여부를 판별하기 위해 길이(s1)는 정상일 경우에 1cm라 가정한 상태에서 길이(s4,s5,s6)와 비교함으로써 정확하게 그린칩(110)의 정상여부를 확인할 수 있다. 또한, 도 5c에서와 같이 그린칩(110)의 중간에 위치한 제1내부전극(140)에 형성된 제1내부전극 확인부재(141)의 길이(s6)가 정상일 경우의 길이(s1) 보다 작은 경우에 해당 층의 그린시트(213)가 비정상적으로 적층되었음을 확인할 수 있으며, 제1내부전극 확인부재(141)와 동일하게 제2내부전극 확인부재(151)를 이용하여 그린칩(110)의 정상제조 여부를 확인할 수 있다.
그린칩(110)의 정상 여부를 검사할 수 있는 제1 및 제2내부전극 확인부재(141,151)는 도 6a에서와 같이 지름의 길이(s1)를 갖는 하나의 제1반원형 부재(141a,151a)로 형성하거나, 도 6b에 도시된 바와 같이 제1반원형 부재(141a,151a)를 적어도 한 개 이상 형성한다. 이러한 제1 및 제2내부전극 확인부재(141,151)의 다른 실시예는 도 6c에 도시된 바와 같이 각각 하나의 제1반원형 부재(141a,151a)의 양측에 각각 제1반원형 부재(141a,151a)보다 지름의 길이(s1)가 작은 지름의 길이(s2)를 갖는 제2반원형 부재(141b,151b)를 형성하거나 도 6d에 도시된 바와 같이 외측으로 개방된 부분이 길이(s3)를 갖는 사다리꼴 부재(141c,151c)로 형성한다.
이와 같이 다양한 형상으로 제조하여 그린칩(110)의 X축방향과 같이 Y축방향에서도 제1 및 제2내부전극 확인부재(141,151)를 이용하여 그린칩(110)의 불량 여부를 검사할 수 있는 본 발명의 적층세라믹 캐패시터(100: 도 3에 도시됨)의 제조방법을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 7은 본 발명의 다수개의 내부전극 패턴이 형성된 그린시트의 구성도이며, 도 8은 도 7에 도시된 그린시트의 적층된 상태를 나타낸 그린시트 적층체의 정면도이다. 도시된 바와 같이 본 발명의 적층 세라믹 캐패시터 제조방법은 먼저, 도 7에 도시된 다수개의 그린시트(211,212,213,214,215)를 형성하는 단계를 실시한다. 이 단계에서 다수개의 그린시트(211,212,213,214,215)는 그린시트 재질인 슬러리를 이용하여 성형한다.
다수개의 그린시트(211,212,213,214,215)가 형성되면 도 7에서와 같이 다수개의 그린시트(211,212,213,214,215)에 각각 확인부재(222)가 형성된 다수개의 내부전극 패턴(221)을 배열하여 형성하는 단계를 실시한다. 여기서, 내부전극 패턴(221)에 형성되는 확인부재(222)는 내부전극 패턴(221)을 인쇄방법이나 증착 또는 도금 등으로 형성시 마스크 패턴(mask pattern)(도시 않음)을 이용하여 확인부재(222)의 자리를 마스킹(masking)하여 제조할 수 있으며 확인부재(222)는 내부전극 패턴(221)의 Y축방향의 절단선(y1)의 중앙에 위치하도록 형성된다.
다수개의 그린시트(211,212,213,214,215)에 확인부재(222)가 형성된 내부전극 패턴(221)이 형성되면 다수개의 내부전극 패턴(221)이 배열되어 형성된 그린시트(211,212,213,214,215)를 도 9에서와 같이 적층하여 그린시트 적층체(210)를 형성하는 단계를 실시한다.
그린시트 적층체(210)가 형성되면 그린시트 적층체(210)를 Y축방향으로는 확인부재(222)의 중심을 지나가도록 절단하여 확인부재(222)가 제1 및 제2내부전극 확인부재(141,151: 도 6a에 도시됨)로 절단되도록 하며, X축방향으로 내부전극 패 턴(221)이 외부로 노출될 수 있도록 절단하여 그린칩(110: 도 4a 및 도 4b에 도시됨)을 형성하는 단계를 실시한다. 그린칩(110)으로 절단되어 형성되면 각각의 그린칩(110)을 가소 및 소성처리한 후 연마하는 단계를 실시한 후 연마된 소성칩 즉, 소성 단계가 완료된 그린칩(110)에 제1 및 제2외부전극(120,130: 도 3에 도시됨)을 형성하는 단계를 실시하여 적층 세라믹 캐패시터(100: 도 3에 도시됨)를 제조하게 된다. 여기서, 그린시트(211,212,213,214,215)나 그린칩(110)을 압착하여 적층하거나 가소 및 소성하는 공정조건은 공지된 기술이 적용됨으로 상세한 설명은 생략한다.
적층 세라믹 캐패시터(100)를 제조하는 과정 중에 확인부재(222)가 형성된 다수개의 내부전극 패턴(221)을 배열하여 형성하는 단계에서 확인부재(222)는 도 9a에서와 같이 지름이 길이(s1)를 갖는 제1원형 부재(222a)를 Y축방향의 절단선(y1)의 중심에 위치되도록 형성하거나 도 9b에 도시된 바와 같이 제1원형 부재(222a)를 적어도 하나 이상 형성한다. 또한, 도 9c에 도시된 바와 같이 확인부재(222)는 제1원형 부재(222a)의 양측에 각각 제1원형 부재(222a) 보다 지름의 길이(s1)가 작은 지름의 길이(s2)를 갖는 제2원형 부재(222b)를 형성하거나 도 9d에 도시된 바와 같이 Y축방향의 절단선(y1)이 지나는 중심선이 길이(s3)를 갖는 다각형 부재(222c)로 형성한다.
도 10d에 도시된 확인부재(222)로 다각형 부재(222c)를 형성하는 경우에도 다각형부재(222c)를 절단선(y1)의 방향으로 절단하는 경우에 도 6d에 도시된 사다리꼴 부재(141c,151c)가 되며, 이 사다리꼴 부재(141c,151c)를 이용하여 그린 칩(110: 도 4a 및 도 4b에 도시됨)의 Y축방향을 검사하는 경우에 길이(s3)의 변화나 각각의 외측선분의 변화에 따라 그린칩(110)으로 절단하는 과정에서 발생될 수 있는 다양한 불량을 검사할 수 있다. 예를 들어, 사다리꼴 부재(141c,151c)의 길이(s3)가 변하는 경우에 각각의 그린시트(211,212,213,214,215)의 적층 불량이나 절단이 수직방향으로 정확하게 절단되지 않음으로 인해 발생되는 불량을 검사할 수 있다.
이상에서와 같이 본 발명의 적층 세라믹 캐패시터는 각각의 그린시트(211,212,213,214,215)에 형성되는 내부전극 패턴(221)에 확인부재(222)를 형성함으로써 확인부재(222)를 이용하여 그린칩(110)의 Y축방향의 검사시 별도로 추가 절단하는 파괴검사 없이 확인부재(222)를 이용하여 용이하게 육안 검사할 수 있게 된다. 여기서 육안 검사는 작업자가 직접 확인 것이지만 확인부재(222)의 지름의 길이(s1)에 따라 현미경(도시 않음)을 이용하거나 비젼장치(도시 않음)를 이용하여 검사할 수 있다.
이상에 설명한 바와 같이 본 발명의 그린시트에 형성된 내부전극 패턴에 형성된 확인부재를 이용하여 절단된 그린칩의 X축방향의 육안 검사와 같이 Y축방향으로도 육안 검사를 할 수 있도록 하여 그린칩의 검사작업의 속도개선 및 제품의 파괴없이 검사가 가능하게 함으로써 적층 세라믹 캐패시터의 제조작업의 생산성을 개선할 수 있는 이점을 제공한다.

Claims (10)

  1. 그린칩과, 상기 그린칩의 양단에 각각 형성되는 제1 및 제2외부전극으로 이루어지는 적층 세라믹 캐패시터에 있어서,
    상기 제1외부전극과 각각 전기적으로 연결되도록 상기 그린칩에 형성되며 각각의 일단에 상기 그린칩의 제조상태를 검사할 수 있는 제1내부전극 확인부재가 형성되는 다수개의 제1내부전극과,
    상기 제2외부전극과 각각 전기적으로 연결되도록 상기 그린칩에 형성되며 각각의 타단에 상기 그린칩의 제조상태를 검사할 수 있도록 제2내부전극 확인부재가 형성되는 다수개의 제2내부전극으로 구비되며,
    상기 다수개의 제1 및 제2내부전극에 형성되는 제1 및 제2내부전극 확인부재는 각각의 일단이 개방된 홈으로 이루어짐을 특징으로 하는 적층세라믹 캐패시터.
  2. 제 1 항에 있어서, 상기 제1 및 제2내부전극 확인부재는 각각 제1반원형 부재로 형성됨을 특징으로 하는 적층 세라믹 캐패시터.
  3. 제 1 항에 있어서, 상기 제1 및 제2내부전극 확인부재는 각각 적어도 하나 이상의 제1반원형 부재로 형성됨을 특징으로 하는 적층 세라믹 캐패시터.
  4. 제 1 항에 있어서, 상기 제1 및 제2내부전극 확인부재는 각각 하나의 제1반원형 부재의 양측에 각각 상기 제1반원형 부재보다 반경이 작은 제2반원형 부재가 형성됨을 특징으로 하는 적층 세라믹 캐패시터.
  5. 제 1 항에 있어서, 상기 제1 및 제2내부전극 확인부재는 사다리꼴 부재로 형성됨을 특징으로 하는 적층 세라믹 캐패시터.
  6. 적층 세라믹 캐패시터를 제조하는 방법에 있어서,
    다수개의 그린시트를 형성하는 단계와,
    상기 다수개의 그린시트에 각각 확인부재가 형성된 다수개의 내부전극 패턴을 배열하여 형성하는 단계와,
    상기 다수개의 내부전극 패턴이 배열되어 형성된 그린시트를 적층하여 그린시트 적층체를 형성하는 단계와,
    상기 그린시트 적층체가 형성되면 그린시트 적층체를 Y축방향으로는 상기 확인부재의 중심을 지나가도록 절단하여 확인부재가 제1 및 제2내부전극 확인부재로 절단되도록 하며, X축방향으로 상기 내부전극 패턴이 외부로 노출될 수 있도록 절단하여 그린칩을 형성하는 단계와,
    상기 그린칩을 가소 및 소성처리한 후 연마하는 단계와,
    상기 연마된 그린칩에 외부전극을 형성하는 단계로 구비되며,
    상기 다수개의 그린시트에 각각 확인부재가 형성된 다수개의 내부전극 패턴을 배열하여 형성하는 단계에서 상기 확인부재는 홈으로 이루어짐을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
  7. 제 6 항에 있어서, 상기 확인부재는 각각 제1원형 부재로 형성됨을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
  8. 제 6 항에 있어서, 상기 확인부재는 각각 적어도 하나 이상의 제1원형 부재로 형성됨을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
  9. 제 6 항에 있어서, 상기 확인부재는 각각 하나의 제1원형 부재의 양측에 각각 상기 제1원형 부재보다 반경이 작은 제2원형 부재가 형성됨을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
  10. 제 6 항에 있어서, 상기 확인부재는 다각형 부재로 형성됨을 특징으로 하는 적층 세라믹 캐패시터 제조방법.
KR1020060034893A 2006-04-18 2006-04-18 적층 세라믹 캐패시터 및 그의 제조방법 KR100811388B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060034893A KR100811388B1 (ko) 2006-04-18 2006-04-18 적층 세라믹 캐패시터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034893A KR100811388B1 (ko) 2006-04-18 2006-04-18 적층 세라믹 캐패시터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20070103153A KR20070103153A (ko) 2007-10-23
KR100811388B1 true KR100811388B1 (ko) 2008-03-07

Family

ID=38817698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034893A KR100811388B1 (ko) 2006-04-18 2006-04-18 적층 세라믹 캐패시터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100811388B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153573B1 (ko) 2010-11-25 2012-06-11 삼성전기주식회사 이중 전극 구조를 갖는 적층형 세라믹 캐패시터
KR101266002B1 (ko) 2012-10-12 2013-05-22 김형태 건식 적층 세라믹 커패시터 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101698167B1 (ko) * 2015-01-02 2017-01-19 삼화콘덴서공업주식회사 적층 세라믹 커패시터
KR102527705B1 (ko) * 2018-10-10 2023-05-02 삼성전기주식회사 적층 세라믹 전자부품
KR20200040429A (ko) * 2018-10-10 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305511A (ja) * 1988-06-03 1989-12-08 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法
JPH03151615A (ja) * 1989-11-08 1991-06-27 Murata Mfg Co Ltd 積層電子部品の製造方法
JPH03246917A (ja) * 1990-02-24 1991-11-05 Taiyo Yuden Co Ltd 積層セラミックコンデンサの製造方法
JPH09312235A (ja) * 1996-05-21 1997-12-02 Rohm Co Ltd 電子部品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305511A (ja) * 1988-06-03 1989-12-08 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法
JPH03151615A (ja) * 1989-11-08 1991-06-27 Murata Mfg Co Ltd 積層電子部品の製造方法
JPH03246917A (ja) * 1990-02-24 1991-11-05 Taiyo Yuden Co Ltd 積層セラミックコンデンサの製造方法
JPH09312235A (ja) * 1996-05-21 1997-12-02 Rohm Co Ltd 電子部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153573B1 (ko) 2010-11-25 2012-06-11 삼성전기주식회사 이중 전극 구조를 갖는 적층형 세라믹 캐패시터
KR101266002B1 (ko) 2012-10-12 2013-05-22 김형태 건식 적층 세라믹 커패시터 제조방법

Also Published As

Publication number Publication date
KR20070103153A (ko) 2007-10-23

Similar Documents

Publication Publication Date Title
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP4957737B2 (ja) セラミック電子部品およびその製造方法ならびに集合部品
KR100811388B1 (ko) 적층 세라믹 캐패시터 및 그의 제조방법
JP4501437B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN102683018A (zh) 多层陶瓷电容器和该多层陶瓷电容器的制造方法
US9805870B2 (en) Multilayer ceramic capacitor
KR102166591B1 (ko) 적층 세라믹 전자 부품의 제조 방법
JP2017143129A (ja) 積層セラミックコンデンサ
KR20180130299A (ko) 적층 세라믹 커패시터 및 그의 제조 방법
US20120151763A1 (en) Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component using the same
JP2005322743A (ja) 積層コイル部品の製造方法
KR20140120111A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP4433010B2 (ja) 貫通コンデンサ及び貫通コンデンサの製造方法
KR101452127B1 (ko) 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
JP4502130B2 (ja) 積層電子部品の製造方法
JP2015053512A (ja) 積層セラミックコンデンサ
JP4692539B2 (ja) 積層型電子部品の製造方法
JP6116862B2 (ja) 積層セラミック電子部品及びその製造方法
JP2000150292A (ja) 積層セラミックコンデンサ
JP2006128283A (ja) 積層セラミックコンデンサ
JP2000340455A (ja) 積層セラミックコンデンサ及びその製造方法
CN210467599U (zh) 一种多层陶瓷电容器
KR102070230B1 (ko) 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품
JP2002299149A (ja) 積層セラミックコンデンサ
KR101462747B1 (ko) 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee