CN102683018A - 多层陶瓷电容器和该多层陶瓷电容器的制造方法 - Google Patents

多层陶瓷电容器和该多层陶瓷电容器的制造方法 Download PDF

Info

Publication number
CN102683018A
CN102683018A CN2011103906546A CN201110390654A CN102683018A CN 102683018 A CN102683018 A CN 102683018A CN 2011103906546 A CN2011103906546 A CN 2011103906546A CN 201110390654 A CN201110390654 A CN 201110390654A CN 102683018 A CN102683018 A CN 102683018A
Authority
CN
China
Prior art keywords
electrode
side members
ceramic
distal edge
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103906546A
Other languages
English (en)
Other versions
CN102683018B (zh
Inventor
金亨俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102683018A publication Critical patent/CN102683018A/zh
Application granted granted Critical
Publication of CN102683018B publication Critical patent/CN102683018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Abstract

本发明涉及一种多层陶瓷电容器和该多层陶瓷电容器的制造方法。该多层陶瓷电容器包括:陶瓷本体,所述陶瓷本体具有彼此相对的第一侧面和第二侧面,并且具有将所述第一侧面连接到所述第二侧面的第三侧面和第四侧面;多个内电极,所述多个内电极形成在所述陶瓷本体内,并且各自具有相应一端暴露于所述第三侧面和所述第四侧面;和外电极,所述外电极形成在所述第三侧面和所述第四侧面上并且电连接到所述内电极。所述多个内电极中的最外层内电极的远边到所述第一侧面或所述第二侧面的最短距离小于从中心内电极的远边到所述第一侧面或所述第二侧面的最短距离。

Description

多层陶瓷电容器和该多层陶瓷电容器的制造方法
相关申请的交叉引用
本申请要求韩国知识产权局的申请日为2011年3月9日、申请号为10-2011-0021078的韩国专利申请的优先权,该韩国专利申请的公开内容通过引用合并于此。
技术领域
本发明涉及一种多层陶瓷电容器和该多层陶瓷电容器的制造方法,更具体地,涉及一种具有高可靠性的高容量多层陶瓷电容器和该高容量多层陶瓷电容器的制造方法。
背景技术
通常,诸如电容器、感应器、压电元件、变阻器、热敏电阻等使用陶瓷材料的电子部件包括由陶瓷材料制成的陶瓷本体、形成在陶瓷本体内的内电极和外电极,该外电极安装在陶瓷本体的表面上以便连接到内电极。
陶瓷电子部件中的多层陶瓷电容器构造成包括:堆叠的多个电介质层;布置成彼此相对的内电极,每个电介质层在该内电极之间;和电连接到内电极的外电极。
由于诸如小型化、高容量、容易安装等优点,多层陶瓷电容器已经广泛用作诸如计算机、掌上电脑(PDA)、移动电话等移动通信设备的部件。
最近,由于电子产品已经变得小型化且多功能,芯片件也已经倾向于小型化和多功能。结果,需要在增加多层陶瓷电容器的容量的同时使得多层陶瓷电容器小型化。
为了增加多层陶瓷电容器的容量,已经提出了减薄电介质层的方法,高度多层化减薄的电介质层的方法,和增加内电极的覆盖范围的方法等等。此外,已经提出增加形成容量的内电极之间的重叠区域的方法。
通常,可以按照如下方式制造多层陶瓷电容器。首先,通过制造陶瓷基片并且在陶瓷基片上印刷导电胶,以形成内电极。通过使得其上形成有内电极的陶瓷基片层叠为多层(从数层到数百层),来制造基片陶瓷叠层板。此后,通过在高温和高压下压缩基片陶瓷叠层板来制造固化基片陶瓷叠层板,并且该固化基片陶瓷叠层板经由切割工艺以制造基片芯片。此后,通过增塑和烧制基片芯片并且随后在其上形成外电极,完成多层陶瓷电容器。
当通过上述制造方法形成多层陶瓷电容器时,难以使得不形成有内电极的电介质层的边缘部分的区域最小化,并且因此限制了内电极重叠区域的增大。此外,多层陶瓷电容器的角部的边缘部分形成为比其其它区域的边缘部分厚,使得在增塑和烧制时不容易从该角部的边缘部分除碳。
发明内容
本发明的目的是提供一种具有良好可靠性的高容量多层陶瓷电容器和该高容量多层陶瓷电容器的制造方法。
根据本发明的典型实施方式,提供了一种多层陶瓷电容器,该多层陶瓷电容器包括:陶瓷本体,该陶瓷本体具有彼此相对的第一侧面和第二侧面,并且具有连接所述第一侧面和所述第二侧面的第三侧面和第四侧面;多个内电极,该多个内电极形成在所述陶瓷本体内,并且各自具有相应一端暴露于所述第三侧面和所述第四侧面;以及外电极,该外电极形成在所述第三侧面和所述第四侧面上,并且电连接于所述内电极,其中,所述多个内电极中的最外层内电极的远边到所述第一侧面或所述第二侧面的最短距离小于所述多个内电极中的中心内电极的远边到所述第一侧面或所述第二侧面的最短距离。
所述多个内电极中的所述最外层内电极的远边到所述第一侧面或所述第二侧面的最短距离可以是2-10μm。
所述多个内电极中的顶部最外层内电极的远边到所述第一侧面的最短距离和所述多个内电极中的底部最外层内电极的远边到所述第二侧面的最短距离均设置成2-10μm。
所述多个内电极中的所述中心内电极的远边到所述第一侧面或所述第二侧面的最短距离可以是30μm或更小。
所述多个内电极中的所述中心内电极的远边到所述第一侧面或所述第二侧面的最短距离可以是10-20μm。
所述陶瓷本体可以构造成包括:多层本体,该多层本体中层叠有多个电介质层,该多个电介质层的长度形成所述陶瓷本体的所述第三侧面与所述第四侧面之间的距离,宽度与所述内电极的宽度相同;以及第一侧面件和第二侧面件,该第一侧面件和第二侧面件形成从所述内电极的远边到所述陶瓷本体的所述第一侧面或所述第二侧面的距离。
所述第一侧面件和所述第二侧面件可以由陶瓷浆料制成。
所述内电极可以构造成包括:第一内电极,该第一内电极的一端暴露于所述第三侧面,另一端形成为与所述第四侧面间隔有预定距离;以及第二内电极,该第二内电极的一端暴露于所述第四侧面,另一端形成为与所述第三侧面间隔有预定距离。
根据本发明的另一典型实施方式,提供了一种多层陶瓷电容器,该多层陶瓷电容器包括:多层本体;分别形成在该多层本体的第一和第二侧面上的第一和第二侧面件;以及形成在所述第三侧面和所述第四侧面上以电连接于所述内电极的外电极。所述多层本体包括多个内电极。所述多层本体具有彼此相对的第一侧面和第二侧面,并且具有连接所述第一侧面和所述第二侧面的第三侧面和第四侧面。所述第一侧面件或第二侧面件的与最外层内电极接触的部分的宽度小于该第一侧面件或第二侧面件的与中心内电极接触的部分的宽度。
所述第一侧面件和第二侧面件可以各自由多层本体形成。
所述第一侧面件和所述第二侧面件可以由陶瓷浆料制成。
根据本发明的另一典型实施方式,提供了一种多层陶瓷电容器的制造方法,该制造方法包括:制备第一陶瓷基片和第二陶瓷基片,所述第一陶瓷基片上形成有多个带型第一内电极图案,该多个带型第一内电极图案形成为彼此间隔开预定距离,所述第二陶瓷基片上形成有多个带型第二内电极图案,该多个带型第二内电极图案形成为彼此间隔开预定距离;通过将所述第一陶瓷基片和所述第二陶瓷基片层叠为使得所述带型第一内电极图案和所述带型第二内电极图案相交叠,以形成陶瓷基片层合板;切割陶瓷基片层合板以切断所述带型第一内电极图案和带型第二内电极图案,从而使得第一内电极和第二内电极具有预定宽度,并使得所述陶瓷基片层合板形成侧面且所述第一内电极和所述第二内电极的远边沿该第一内电极和第二内电极的宽度方向暴露于所述侧面;以及在暴露有所述第一内电极和所述第二内电极的远边的所述侧面上形成由陶瓷浆料制成的第一侧面件和第二侧面件,并且使得所述第一或第二侧面件的与所述多个第一和第二内电极中的最外层内电极的远边接触的部分的宽度小于该第一或第二侧面件的与所述多个第一和第二内电极中的中心内电极的远边接触的部分的宽度。
所述陶瓷基片层合板可以形成为使得所述带型第一内电极图案中的各个的中心部分与所述带型第二内电极图案之间的预定距离彼此重叠。
所述陶瓷基片层合板的切割可包括:将所述陶瓷基片层合板切割成条型层合板,每个所述条型层合板的侧面上暴露有所述第一内电极和所述第二内电极的远边,以及在所述第一和第二侧面件的形成之后,通过沿相同的切割线切割所述第一内电极的各个的中心部分和所述第二内电极之间的预定距离,而将所述陶瓷基片切割成多层本体,每个所述多层本体具有第三侧面和第四侧面,所述第一内电极和所述第二内电极的相应一端分别暴露于该第三侧面和第四侧面。
所述陶瓷基片层合板的切割可以通过如下方式进行:将所述陶瓷基片切割成条型层合板,每个所述条型层合板的侧面上暴露有所述第一内电极和所述第二内电极的远边,并且通过沿相同的切割线切割所述第一内电极中的各个的中心部分和所述第二内电极之间的预定距离,而将所述条型层合板切割成多层本体,每个所诉多层本体具有第三侧面和第四侧面,所述第一内电极和所述第二内电极的相应一端分别暴露于该第三侧面和第四侧面;以及可以使得所述第一和第二侧面件形成在所述多层本体上。
所述第一侧面件和所述第二侧面件可以通过将陶瓷浆料施加到暴露有所述第一内电极和所述第二内电极的远边的所述侧面上而形成。
所述第一侧面件和所述第二侧面件可以通过将暴露有所述第一内电极和所述第二内电极的远边的所述侧面浸泡在陶瓷浆料中而形成。
通过控制陶瓷浆料的量,可以将与所述多个第一和第二内电极中的所述最外层内电极的远边相接触的所述第一或第二侧面件的宽度设置成2-10μm,并且将与所述多个第一和第二内电极中的所述中心内电极的远边相接触的所述第一或第二侧面件的宽度设置成30μm或更小。
附图说明
通过结合附图的以下详细描述,将更清楚地理解本发明的上述和其它方面、特征和其它优点,其中:
图1A是根据本发明的典型实施方式的多层陶瓷电容器的立体示意图;
图1B是沿图1A中的线A-A’剖切的多层陶瓷电容器的剖视图,图1C是沿图1A中的线B-B’剖切的多层陶瓷电容器的剖视图,并且图1D和图1E是多层陶瓷电容器的俯视平面图,其显示了构成图1A中所示的多层陶瓷电容器的一个电介质层;并且
图2A到图2F是示意性地显示根据本发明的示例性实施方式的多层陶瓷电容器的制造方法的剖视图和立体图。
具体实施方式
现在将参考附图详细描述本发明的典型实施方式。然而,本发明可以被实施为许多不同形式并且不应当被解释为限于这里阐述的实施方式。更确切地说,提供这些实施方式使得本公开将彻底且完整,并且将把本发明的范围完全传达到本领域技术人员。在图中,部件的形状和尺寸为了清楚而被夸大。整个说明书,相同的或等同的元件采用相同的参考标记。
图1A是根据本发明的典型实施方式的多层陶瓷电容器的立体示意图。图1B是沿图1A的线A-A’截取的多层陶瓷电容器的剖视图。图1C是沿图1A的线B-B’截取的多层陶瓷电容器的剖视图。图1D和1E是多层陶瓷电容器的俯视平面图,其中显示构成图1A中所示的多层陶瓷电容器的一个电介质层。
参考图1A到图1E,根据本发明的典型实施方式的多层陶瓷电容器构造成包括陶瓷本体110、形成在该陶瓷本体内的多个内电极121和122、和形成在所述陶瓷本体的外表面上的外电极131和132。
陶瓷本体110可以具有彼此相对的第一侧面1和第二侧面2以及将该第一侧面连接到所述第二侧面的第三侧面3和第四侧面4。
陶瓷本体110的形状不受特别限制,但它可以是如图1中示出的具有第一到第四侧面的长方体形状。
形成在陶瓷本体110内的多个内电极121,122各自具有相应一端沿纵向暴露于陶瓷本体的第三侧面3或第四侧面4。
内电极121和122可以是具有不同极性的成对第一内电极121和第二内电极122。第一内电极121的一端可以暴露到第三侧面3,并且第二内电极122的一端可以暴露到第四侧面4。第一内电极121和第二内电极122的另一端可以形成为与第三侧面3或第四侧面4间隔开预定距离d3。下面将描述其详细描述。
陶瓷本体的第三侧面3和第四侧面4上可形成有第一和第二外电极131和132,以电连接于所述内电极。
陶瓷本体内所形成的多个内电极中的最外层内电极的远边到第一侧面或第二侧面的最短距离d1可以小于从中心内电极的远边到第一侧面或第二侧面的最短距离d2。
所述内电极的远边指的是所述内电极的朝向陶瓷本体的第一侧面1或第二侧面2的部分的内电极的远边,表示内电极的沿宽度方向的一个边。从内电极的远边到第一侧面或第二侧面的区域可以称为第一侧面件113或第二侧面件114。
根据本发明的典型实施方式,陶瓷本体110可包括内部层叠有多个电介质层112的多层本体111和形成在该多层本体的两侧面上的第一侧面件113和第二侧面件114。第一侧面件113和第二侧面件114可以单独地由多层本体111形成。在这种情况下,从多个内电极的相应的远边到第一侧面或第二侧面的距离可以由第一侧面件113和第二侧面件114形成。
从各个内电极的相应远边到第一侧面和第二侧面的距离d1和d2可以称为第一侧面件113和第二侧面件114的宽度。如上所述,第一侧面件113或第二侧面件114的宽度从其顶部到底部可以不是恒定的。例如,与多个内电极中的最外层内电极接触的侧面件的部分的宽度d1可以相对窄,并且与中心内电极接触的侧面件的部分的宽度d2可以相对宽。就是说,与最外层内电极接触的第一侧面件113或第二侧面件114的部分的宽度d1可以小于与中心内电极接触的第一侧面件113或第二侧面件114的部分的宽度d2。下面将描述其更详细的描述。
构成多层本体111的多个电介质层112处于烧结状态,并且可以形成为一体而使得相邻电介质层之间的边界不明显。
多层本体111的长度对应于陶瓷本体110的长度,并且陶瓷本体110的长度对应于从陶瓷本体的第三侧面3到第四侧面4的距离。就是说,陶瓷本体110的第三和第四侧面可以被认为是多层本体111的第三侧面和第四侧面。
多层本体111通过堆叠多个电介质层112而形成,并且电介质层112的长度形成所述陶瓷本体的第三侧面3和第四侧面之间的距离。
虽然不限于此,但根据本发明的典型实施方式,陶瓷本体的长度可以是400到1400μm。更详细地,陶瓷本体的长度可以是400到800μm或600到1400μm。
内电极121和122可以形成在电介质层上,并且内电极121和122可以通过烧结形成在陶瓷本体内,并使得各个电介质层处于相应的内电极之间。内电极121和122可以形成为具有不同极性的成对的第一和第二内电极121,122并且可以布置成沿电介质层的层叠方向彼此相对。
参考图1D和图1E,第一内电极121形成在一个电介质层112上,并且第二内电极122形成在另一电介质层112上。第一内电极121和第二内电极122不形成在电介质层的纵向的全部长度上。就是说,第一内电极121的一个端部可以形成为到达第三侧面3以暴露到第三侧面3,并且第一内电极121的另一端部可以形成为与陶瓷本体的第四侧面4间隔开预定距离d3。
暴露到多层本体的第三侧面3的第一内电极的一端连接到第一外电极131。
第二内电极122的一端暴露到第四侧面4以连接到第二外电极132,并且第二内电极122的另一端形成为与第三侧面3间隔开预定距离d3。
电介质层112的宽度可以等于第一和第二内电极121和122的宽度。就是说,第一和第二内电极121和122可以完全形成为等于电介质层112的宽度。电介质层的宽度和内电极的宽度基于陶瓷本体的第一和第二侧面。
虽然不限于此,但根据本发明的典型实施方式,电介质层的宽度和内电极的宽度可以是100到900μm。更详细地,电介质层的宽度和内电极的宽度可以是100到500μm或100到900μm。
根据本发明的典型实施方式,虽然内电极和电介质层形成得较薄,但内电极完全地形成为横跨电介质层的宽度以增加内电极之间的重叠区域,因此增加多层陶瓷电容器的容量。此外,通过减少由于内电极所形成的台阶以提高绝缘电阻的寿命,从而可以使得多层陶瓷电容器具有油量可靠性,并具有良好的容量特性。
在本发明的典型实施方式中,内电极的宽度等于电介质层的宽度,使得内电极的远边可以暴露到多层本体的第一和第二侧面。第一侧面件113和第二侧面件114可以分别形成在暴露有内电极的远边的多层本体111的两个侧面上。因此,第一侧面件113和第二侧面件114可以形成为陶瓷本体110的第一侧面和第二侧面。第一侧面件113和第二侧面件114可以单独地由多层本体111形成。
如上所述,第一侧面件113或第二侧面件114的宽度从其顶部到底部可以不是恒定的。
就是说,与最外层内电极接触的第一侧面件113或第二侧面件114的部分的宽度d1可以小于与中心内电极接触的第一侧面件113或第二侧面件114的部分的宽度d2。因此,从形成在陶瓷本体内的多个内电极中的最外层内电极的远边到第一侧面或第二侧面的最短距离d1可以小于从中心内电极的远边到第一侧面或第二侧面的最短距离d2。
在本发明的典型实施方式中,最外层内电极被设置为第一内电极121(在下文中,称为“最外层第一内电极”),并且中心内电极被设置为第二内电极122(在下文中,称为“中心第二内电极”)。然而,本发明不限于此。
图1D是示出多层本体中的最外层第一内电极112的俯视平面图,并且图1F是示出多层本体中的中心第二内电极122的俯视平面图。在本发明的典型实施方式中,中心内电极可以指多个内电极中的不是最外层内电极的内电极。可选择地,中心内电极也可以指不是最外层内电极的内电极并且与宽度最大的第一或第二侧面件的一部分相接触的内电极。
从多个内电极中的最外层第一内电极121到第一侧面的最短距离d1可以是2μm或更大。此外,从最外层第一内电极121到第二侧面的最短距离d1可以是2μm或更大。此外,最短距离d1可以是10μm或更小。
当最短距离d1小于2μm时,多层陶瓷电容器的防潮性能会降低并且在形成外电极时可能出现放射状裂纹。此外,当最短距离d1超过10μm时,在多层本体的塑化(即增塑)和烧制过程期间可能难以去除残留的碳,因此消弱了内电极的连结性。
此外,上述特性可以应用于顶部和底部最外层内电极。在这种情况下,陶瓷本体的四个角部部分的厚度可以是2到10μm。
从多个内电极中的中心第二内电极122的远边到第一侧面的最短距离d2可以是30μm或更小。此外,从中心第二内电极的远边到第二侧面的最短距离d2可以是30μm或更小。更优选地,最短距离d2可以是10到20μm。
当最短距离d2较短时,对抗外部撞击的机械强度可能降低。此外,当最短距离d2超过30μm时,内电极之间的重叠区域相对减小,使得保证高容量多层陶瓷电容器可能是困难的。
根据本发明的典型实施方式,从内电极的远边到第一侧面或第二侧面的距离d1和d2可以是微小的,由此,形成在陶瓷本体内的内电极之间的重叠区域可以是相对宽的。
此外,从布置在相对难以去除残留的碳的角部部分的内电极,即最外层内电极到第一侧面或第二侧面的最短距离d1可以是非常短的,由此可以促进残留的碳的去除。因此,残留的碳的浓度分布变得更小,因此维持相同的微细结构并且提高内电极的连结性。
此外,通过控制从最外层内电极的远边到第一侧面或第二侧面的最短距离和从中心内电极的远边到第一侧面或第二侧面的距离,使得在形成外电极时不会出现内部缺陷并且可以减少放射状裂纹的出现。
通过提高多层陶瓷电容器的防潮性能和绝缘性能同时最大化其容量,本发明的典型实施方式可以允许制造具有良好可靠性的多层陶瓷电容器。
根据本发明的典型实施方式,第一侧面件113和第二侧面件114可以由陶瓷浆料制成。通过控制陶瓷浆料的量可以控制第一侧面件113和第二侧面件114的宽度。可以容易地控制接触最外层内电极的侧面件的宽度和接触中心内电极的侧面件的宽度。
下文中,下面将描述根据本发明的典型实施方式的多层陶瓷电容器的制造方法。
图2A到图2F是示意性地示出根据本发明的典型实施方式的多层陶瓷电容器的制造方法的剖视图和立体图。
首先,如图2A中所示,多个带型第一内电极图案221a可以形成在陶瓷基片212a上,并彼此间隔开预定距离d4。多个带型第一内电极图案221a可以形成为彼此平行。
预定距离d4是允许内电极与具有不同极性的外电极隔离的距离并且可以被看作图1D中示出的d3×2的距离。
陶瓷基片212a可以由陶瓷坯泥制成,该陶瓷坯泥包括陶瓷粉末、有机溶剂和有机粘结剂。
陶瓷粉末是具有高的介电常数的材料,但不限于此。可以使用钛酸钡(BaTiO3)材料、铅复合钙钛矿材料、钛酸锶(SrTiO3)材料等等,优选地,可以使用钛酸钡(BaTiO3)粉末。当其上形成有多个带型第一内电极图案221a的陶瓷基片212a被烧制时,陶瓷基片212a可以变成构成陶瓷本体的电介质层。
带型第一内电极图案221a可以由包括导电金属的内电极浆料制成。导电金属可以是Ni,Cu,Pd或其合金,但不限于。
在陶瓷基片212a上形成带型第一内电极图案221a的方法不受特别限制,而是可以通过例如印刷方法而形成,该印刷方法诸如丝网印刷方法或凹版印刷方法。
此外,虽然未示出,多个带型第二内电极图案222a可以以预定距离形成在另一陶瓷基片212a上。
下文中,第一内电极图案221a形成在其上的陶瓷基片可以称为第一陶瓷基片,并且第二内电极图案222a形成在其上的陶瓷基片可以称为第二陶瓷基片。
接下来,如图2B中示出的,第一和第二陶瓷基片可以交替地堆叠使得带型第一内电极图案221a和带型第二内电极图案222a交替地堆叠。
此后,每一个带型第一内电极图案221a可形成第一内电极221,并且每一个带型第二内电极图案222a可形成第二内电极222。
图2C是根据本发明的典型实施方式的第一和第二陶瓷基片堆叠在其上的陶瓷基片层合板210的剖视图,并且图2D是第一和第二陶瓷基片堆叠在其上的陶瓷基片层合板210的立体图。
参考图2C和图2D,印刷有多个平行的带型第一内电极图案221a其上的第一陶瓷基片和印刷有多个平行的带型第二内电极图案222a的第二陶瓷基片交替地堆叠。
更详细地,第一陶瓷基片和第二陶瓷基片堆叠成使得印刷在第一陶瓷基片上的带型第一内电极图案221a的中心部分和印刷在第二陶瓷基片上的带型第二内电极图案222a之间的距离d4彼此重叠。
接下来,如图2D中所示,陶瓷基片层合板210可以被切割以便切断多个带型第一内电极图案221a和多个带型第二内电极图案222a。就是说,陶瓷基片层合板210可以沿切割线C1-C1被切割成条型层合板220。
更具体地,带型第一内电极图案221a和带型第二内电极图案222a可以沿纵向被切割以便被分成具有恒定宽度的多个内电极。在这种情况下,堆叠的陶瓷基片与内电极图案一起被切割。结果,可以形成具有与内电极的宽度相同的宽度的电介质层。
第一和第二内电极的远边可以暴露到条型层合板220的每一个的切割面。条型层合板220的切割面各可以称为条型层合板的第一侧面和第二侧面。
接下来,如图2E中示出的,条型层合板220的第一侧面和第二侧面各可以设置有第一侧面件213a和第二侧面件214a。第二侧面件214a没有被清楚地示出并且其轮廓被示出为虚线。
条型层合板220的第一和第二侧面可以被看作对应于图1C中示出的多层本体111的第一侧面和第二侧面。
条型层合板220上的第一和第二侧面件213a和214a可以由含有陶瓷粉末的陶瓷浆料制成。陶瓷浆料可包括陶瓷粉末、有机粘结剂和有机溶剂。
可以控制陶瓷浆料的量使得第一和第二侧面件213a和214a具有希望的厚度(或宽度)。
通过将陶瓷浆料施加到条型层合板220的第一和第二侧面,可以形成第一和第二侧面件213a和214a。施加陶瓷浆料的方法不受特别限制,并且因此,陶瓷浆料可以通过喷射方法被喷射或可以使用滚筒施加。
此外,条型层合板的第一和第二侧面可以浸泡在陶瓷浆料中以使第一和第二侧面件213a和214a形成在其上。
如上所述,接触多个堆叠的内电极中的最外层内电极的远边的第一侧面件的宽度可以形成为小于接触中心内电极的远边的第一侧面件的宽度。
详细地,接触最外层内电极的远边的第一侧面件的宽度可以是2μm或更小。此外,接触最外层内电极的远边的第二侧面件的宽度可以是2μm或更小。
此外,接触中心内电极的远边的第一侧面件的宽度可以是30μm或更小。此外,接触中心内电极的远边的第二侧面件的宽度可以是30μm或更小。更优选地,第一和第二侧面部分的宽度可以是10到20μm。
接下来,如图2E和图2F中所示,设置有第一和第二侧面件213a和214a的条型层合板220可以沿切割线C2-C2被切割成对应于单个芯片尺寸。可以参考图2C来确定切割线C2-C2的位置。
条型层合板220被切割成芯片尺寸的段,因此形成单个陶瓷本体,每一个陶瓷本体具有多层本体211和形成在多层本体的两个侧面上的第一和第二侧面件213和214。
在沿切割线C2-C2切割条型层合板220时,第一内电极的重叠的中心部分和形成在第二内电极之间的预定距离d4可以沿相同切割线,即线C2-C2进行切割。可选择地,第二内电极的中心部分和第一内电极之间的预定距离可以沿相同的切割线进行切割。
因此,第一内电极和第二内电极的一端可以交替地暴露到沿切割线C2-C2的切割面。暴露有第一内电极221的表面可以被看作图1D和图1F中示出的多层本体的第三侧面3,并且暴露有第二内电极222的表面可以被看作图1D和图1F中示出的多层本体的第四侧面4。
在沿切割线C2-C2切割条型层合板220时,条型第一内电极图案221a之间的预定距离d4被切掉一半,由此,第一内电极221的一端可以形成距离第四侧面的预定距离d2。此外,第二内电极222可形成距离第三侧面的预定距离。
此后,其两个侧面设置有第一和第二侧面件213和214的多层本体211可以进行塑化和烧制。
接下来,第三侧面和第四侧面可以设置有外电极,该外电极要连接到第一和第二内电极的一端。
此外,第一和第二侧面件在形成在条型层合板的两个侧面上之后可以进行塑化和烧制,并且随后条型层合板可以被切割成多层本体形状。此后,可以进行在多层本体上形成外电极的过程。
根据本发明的典型实施方式,当条型层合板220在其上形成有第一和第二侧面件并且随后被切割成芯片尺寸的片段时,多个多层本体111可通过一次性过程在其上形成有侧面件。
此外,虽然未示出,但在形成第一侧面件和第二侧面件之前,条型层合板也可以被切割成芯片尺寸的段,以形成多个多层本体。
就是说,条型层合板可以通过如下方式切割,即使得彼此重叠的第一内电极的中心部分和形成在第二内电极之间的预定距离沿相同切割线被切割。因此,第一内电极和第二内电极的一端可以交替地暴露到切割面。
此后,多层本体的第一和第二侧面上可以形成有第一侧面件和第二侧面件。上面已经描述了形成第一和第二侧面件的方法。在其上形成有第一侧面件和第二侧面件的多层本体可以进行塑化和烧制。
此后,暴露有第一内电极的多层本体的第三侧面和暴露有第二内电极的多层本体的第四侧面上各自可以形成有外电极。
根据本发明的典型实施方式,第一和第二内电极的远边通过多层本体的第一和第二侧面暴露。多个堆叠的第一和第二内电极被同时切割,使得内电极的远边可以布置在直线上。此后,多层本体的第一和第二侧面可以设置有第一侧面件和第二侧面件。陶瓷本体形成为包括多层本体以及第一和第二侧面件。就是说,第一和第二侧面件形成陶瓷本体的第一和第二侧面。
根据本发明的典型实施方式,第一和第二侧面件可以由陶瓷浆料制成,并且通过控制陶瓷浆料的量可以容易地控制侧面件的宽度。
如上所述,接触多个堆叠的内电极中的最外层内电极的远边的第一和第二侧面件的宽度可以小于接触中心内电极的远边的第一和第二侧面件的宽度。
根据本发明的典型实施方式,与难以去除残留的碳的陶瓷本体的角部部分处的内电极(即最外层内电极)的远边接触的第一和第二侧面件的宽度可以非常小,由此可以促进残留的碳的去除。因此,残留的碳的浓度分布变得较小,因此维持相同的微细结构并且提高内电极的连结性。
此外,接触最外层内电极的远边的第一和第二侧面件的宽度可以形成为2μm或更大,因此保证防潮性能,以便在形成外电极时不引起内部缺陷并且减少可能出现的放射状裂纹。
此外,接触多个堆叠的内电极中的中心内电极的远边的第一和第二侧面件的宽度可以形成为大于接触最外层内电极的远边的第一和第二侧面件的宽度,因此保证对抗外部撞击的机械强度。
此外,接触中心内电极的远边的第一和第二侧面件的宽度可以小于30μm,因此允许内电极之间的重叠区域相对宽。
此外,除了用于维持与具有不同极性的外电极的绝缘的电介质层上的最小区域之外,内电极完全可以形成为横跨电介质层的宽度。因此,可以促进形成内电极之间的重叠区域并且可以减少由于内电极而形成的台阶。
因此,通过在最大化其容量的同时提高防潮性能和绝缘性能,根据本发明的典型实施方式的多层陶瓷电容器可具有良好的可靠性。
如上面阐述的,本发明的典型实施方式可以缩短从内电极的远边到多层陶瓷电容器中的第一侧面或第二侧面的距离。因此,形成在陶瓷本体中的内电极之间的重叠区域可以相对变宽。
此外,从布置在相对难以去除残留的碳的陶瓷本体的角部部分的内电极,即最外层内电极的远边到第一侧面或第二侧面的距离可以非常小,由此可以促进残留的碳的去除。因此,残留的碳的浓度变得较小,从而能够维持相同的微细结构并且提高内电极的连结性。
此外,从最外层内电极的远边到第一侧面或第二侧面的最短距离确保为预定厚度,因此能够保证电容器的防潮性能并且减少其内部缺陷。此外,在形成外电极时,可以减小放射状裂纹的出现,并且可以保证对抗外部撞击的机械强度。
根据本发明的典型实施方式,多个堆叠的第一和第二内电极和陶瓷基片可以被同时切割而使得内电极的远边在直线上。此后,第一和第二侧面件可以形成在暴露有内电极的远边的表面上。根据所使用的陶瓷浆料的量,可以容易地控制侧面件的宽度。
内电极可以完全形成为跨越电介质层的宽度,由此可以容易地形成内电极之间的重叠区域并且可以减小由于内电极而出现台阶。
虽然已经结合典型实施方式示出且描述了本发明,但本领域技术人员将清楚,可以作出修改和改变而不偏离如所附权利要求限定的本发明的精神和范围。

Claims (20)

1.一种多层陶瓷电容器,所述多层陶瓷电容器包括:
陶瓷本体,该陶瓷本体具有彼此相对的第一侧面和第二侧面,并且具有连接所述第一侧面和所述第二侧面的第三侧面和第四侧面;
多个内电极,该多个内电极形成在所述陶瓷本体内,并且各自具有相应一端暴露于所述第三侧面和所述第四侧面;以及
外电极,该外电极形成在所述第三侧面和所述第四侧面上,并且电连接于所述内电极,
其中,所述多个内电极中的最外层内电极的远边到所述第一侧面或所述第二侧面的最短距离小于所述多个内电极中的中心内电极的远边到所述第一侧面或所述第二侧面的最短距离。
2.根据权利要求1所述的多层陶瓷电容器,其中,所述多个内电极中的所述最外层内电极的远边到所述第一侧面或所述第二侧面的最短距离为2-10μm。
3.根据权利要求1所述的多层陶瓷电容器,其中,所述多个内电极中的顶部最外层内电极的远边到所述第一侧面的最短距离和所述多个内电极中的底部最外层内电极的远边到所述第二侧面的最短距离均设置成2-10μm。
4.根据权利要求1所述的多层陶瓷电容器,其中,所述多个内电极中的所述中心内电极的远边到所述第一侧面或所述第二侧面的最短距离是30μm或更小。
5.根据权利要求1所述的多层陶瓷电容器,其中,所述多个内电极中的所述中心内电极的远边到所述第一侧面或所述第二侧面的最短距离是10-20μm。
6.根据权利要求1所述的多层陶瓷电容器,其中,所述陶瓷本体包括:多层本体,该多层本体中层叠有多个电介质层,该多个电介质层的长度形成所述陶瓷本体的所述第三侧面和所述第四侧面之间的距离,宽度与所述内电极的宽度相同;以及第一侧面件和第二侧面件,该第一侧面件和第二侧面件形成从所述内电极的远边到所述陶瓷本体的所述第一侧面或所述第二侧面的距离。
7.根据权利要求6所述的多层陶瓷电容器,其中,所述第一侧面件和所述第二侧面件由陶瓷浆料制成。
8.根据权利要求1所述的多层陶瓷电容器,其中,所述内电极包括:第一内电极,该第一内电极的一端暴露于所述第三侧面,另一端形成为与所述第四侧面间隔有预定距离;以及第二内电极,该第二内电极的一端暴露于所述第四侧面,另一端形成为与所述第三侧面间隔有预定距离。
9.一种多层陶瓷电容器,所述多层陶瓷电容器包括:
包括多个内电极的多层本体,该多层本体具有彼此相对的第一侧面和第二侧面,并且具有连接该第一侧面和第二侧面的第三侧面和第四侧面;
分别形成在所述多层本体的第一侧面和第二侧面上的第一侧面件和第二侧面件,所述第一侧面件或所述第二侧面件的与最外层内电极接触的部分的宽度小于该第一侧面件或所述第二侧面件的与中心内电极接触的部分的宽度;以及
形成在所述第三侧面和所述第四侧面上以电连接于所述内电极的外电极。
10.根据权利要求9所述的多层陶瓷电容器,其中,所述第一侧面件和所述第二侧面件各自由所述多层本体形成。
11.根据权利要求10所述的多层陶瓷电容器,其中,所述第一侧面件和所述第二侧面件由陶瓷浆料制成。
12.根据权利要求10所述的多层陶瓷电容器,其中,所述第一侧面件或所述第二侧面件的与所述多个内电极中的所述最外层内电极接触的部分的宽度为约2μm到约10μm。
13.根据权利要求10所述的多层陶瓷电容器,其中,所述第一侧面件或所述第二侧面件的与所述中心内电极接触的部分的宽度为约10μm到约20μm。
14.一种多层陶瓷电容器的制造方法,所述制造方法包括:
制备第一陶瓷基片和第二陶瓷基片,所述第一陶瓷基片上形成有多个带型第一内电极图案,该多个带型第一内电极图案形成为彼此间隔开预定距离,所述第二陶瓷基片上形成有多个带型第二内电极图案,该多个带型第二内电极图案形成为彼此间隔开预定距离;
通过将所述第一陶瓷基片和所述第二陶瓷基片层叠为使得所述带型第一内电极图案和所述带型第二内电极图案相交叠,以形成陶瓷基片层合板;
切割陶瓷基片层合板以切断所述带型第一内电极图案和带型第二内电极图案,从而使得第一内电极和第二内电极具有预定宽度,并使得所述陶瓷基片层合板形成侧面且所述第一内电极和所述第二内电极的远边沿该第一内电极和第二内电极的宽度方向暴露于所述侧面;以及
在暴露有所述第一内电极和所述第二内电极的远边的所述侧面上形成由陶瓷浆料制成的第一侧面件和第二侧面件,并且使得所述第一侧面件或第二侧面件的与多个第一内电极和第二内电极中的最外层内电极的远边接触的部分的宽度小于该第一侧面件或第二侧面件的与所述多个第一内电极和第二内电极中的中心内电极的远边接触的部分的宽度。
15.根据权利要求14所述的方法,其中,所述陶瓷基片层合板形成为使得所述带型第一内电极图案的各个的中心部分与所述带型第二内电极图案之间的预定距离彼此重叠。
16.根据权利要求14所述的方法,其中,所述陶瓷基片层合板的切割包括:
将所述陶瓷基片层合板切割成条型层合板,每个所述条型层合板的侧面上暴露有所述第一内电极和所述第二内电极的远边;以及
在所述第一侧面件和第二侧面件形成之后,通过沿相同切割线切割所述第一内电极的各个的中心部分和所述第二内电极之间的预定距离,而将所述陶瓷基片切割成多层本体,每个所述多层本体具有第三侧面和第四侧面,所述第一内电极和所述第二内电极的相应一端分别暴露于该第三侧面和第四侧面。
17.根据权利要求14所述的方法,其中,所述陶瓷基片层合板的切割通过如下方式进行:将所述陶瓷基片切割成条型层合板,每个所述条型层合板的侧面暴露有所述第一内电极和所述第二内电极的远边,并且通过沿相同的切割线切割所述第一内电极中的各个的中心部分和所述第二内电极之间的预定距离,而将所述条型层合板切割成多层本体,每个所述多层本体具有第三侧面和第四侧面,所述第一内电极和所述第二内电极的相应一端分别暴露于该第三侧面和第四侧面;以及
使得所述第一侧面件和第二侧面件形成在所述多层本体上。
18.根据权利要求14所述的方法,其中,所述第一侧面件和所述第二侧面件通过将陶瓷浆料施加到暴露有所述第一内电极和所述第二内电极的远边的所述侧面上而形成。
19.根据权利要求14所述的方法,其中,所述第一侧面件和所述第二侧面件通过将暴露有所述第一内电极和所述第二内电极的远边的所述侧面浸泡在陶瓷浆料中而形成。
20.根据权利要求14所述的方法,其中,通过控制陶瓷浆料的量,将与所述多个第一内电极和第二内电极中的所述最外层内电极的远边相接触的所述第一侧面件或第二侧面件的宽度设置成2-10μm,并且将与所述多个第一内电极和第二内电极中的所述中心内电极的远边相接触的所述第一侧面件或第二侧面件的宽度设置成30μm或更小。
CN201110390654.6A 2011-03-09 2011-11-30 多层陶瓷电容器和该多层陶瓷电容器的制造方法 Active CN102683018B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110021078A KR101187939B1 (ko) 2011-03-09 2011-03-09 적층 세라믹 커패시터 및 그 제조방법
KR10-2011-0021078 2011-03-09

Publications (2)

Publication Number Publication Date
CN102683018A true CN102683018A (zh) 2012-09-19
CN102683018B CN102683018B (zh) 2015-04-29

Family

ID=46795377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110390654.6A Active CN102683018B (zh) 2011-03-09 2011-11-30 多层陶瓷电容器和该多层陶瓷电容器的制造方法

Country Status (4)

Country Link
US (1) US8542476B2 (zh)
JP (2) JP5653886B2 (zh)
KR (1) KR101187939B1 (zh)
CN (1) CN102683018B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050278A (zh) * 2012-12-20 2013-04-17 广东风华高新科技股份有限公司 多层陶瓷电容器及其制备方法
CN104576049A (zh) * 2013-10-11 2015-04-29 三星电机株式会社 多层陶瓷电子组件及其制造方法
CN107103995A (zh) * 2012-12-18 2017-08-29 三星电机株式会社 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板
CN107705987A (zh) * 2013-03-29 2018-02-16 三星电机株式会社 多层陶瓷电容器和用于多层陶瓷电容器的安装板
CN109243826A (zh) * 2017-07-11 2019-01-18 三星电机株式会社 多层陶瓷电容器及其制造方法及形成外电极的方法
CN109935465A (zh) * 2017-12-15 2019-06-25 太阳诱电株式会社 层叠陶瓷电容器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125762B2 (en) * 2008-08-11 2012-02-28 Vishay Sprague, Inc. High voltage capacitors
KR101548797B1 (ko) * 2013-04-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101444598B1 (ko) * 2013-05-13 2014-09-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
US10510487B2 (en) * 2015-12-25 2019-12-17 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
JP6496271B2 (ja) 2016-04-14 2019-04-03 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6658485B2 (ja) * 2016-12-09 2020-03-04 株式会社村田製作所 チップ型電子部品の製造方法
KR102495669B1 (ko) * 2018-08-10 2023-02-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN109215906A (zh) * 2018-08-24 2019-01-15 东莞市仙桥电子科技有限公司 新型贴片式ntc及其制造方法
US11145463B2 (en) 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR101970507B1 (ko) 2018-11-07 2019-04-22 안재현 건축용 기능성 경량판재와 그 제조방법
KR102551222B1 (ko) 2018-12-17 2023-07-03 삼성전기주식회사 적층형 커패시터
JP7221718B2 (ja) 2019-02-13 2023-02-14 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7024756B2 (ja) * 2019-03-28 2022-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP7385374B2 (ja) 2019-05-13 2023-11-22 太陽誘電株式会社 積層セラミック電子部品
JP7188345B2 (ja) * 2019-09-30 2022-12-13 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2022034315A (ja) * 2020-08-18 2022-03-03 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108306A (ja) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09260206A (ja) 1996-03-26 1997-10-03 Taiyo Yuden Co Ltd 積層コンデンサ
JP2000124057A (ja) 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ
JP2005259772A (ja) 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
JP2005303160A (ja) 2004-04-15 2005-10-27 Murata Mfg Co Ltd 積層型半導体セラミック電子部品
US7075775B2 (en) 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP2007035850A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
DE102007007113A1 (de) * 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
JP5304159B2 (ja) * 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR100992286B1 (ko) * 2008-10-10 2010-11-05 삼성전기주식회사 적층형 칩 커패시터
JP2011003846A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法
KR101832490B1 (ko) * 2011-05-31 2018-02-27 삼성전기주식회사 적층 세라믹 커패시터
KR101539808B1 (ko) * 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107103995A (zh) * 2012-12-18 2017-08-29 三星电机株式会社 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板
CN107103995B (zh) * 2012-12-18 2020-02-04 三星电机株式会社 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板
CN103050278B (zh) * 2012-12-20 2016-07-06 广东风华高新科技股份有限公司 多层陶瓷电容器及其制备方法
CN103050278A (zh) * 2012-12-20 2013-04-17 广东风华高新科技股份有限公司 多层陶瓷电容器及其制备方法
CN107705987B (zh) * 2013-03-29 2019-06-28 三星电机株式会社 多层陶瓷电容器和用于多层陶瓷电容器的安装板
CN107705987A (zh) * 2013-03-29 2018-02-16 三星电机株式会社 多层陶瓷电容器和用于多层陶瓷电容器的安装板
CN104576049A (zh) * 2013-10-11 2015-04-29 三星电机株式会社 多层陶瓷电子组件及其制造方法
US11011313B2 (en) 2017-07-11 2021-05-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
CN109243826A (zh) * 2017-07-11 2019-01-18 三星电机株式会社 多层陶瓷电容器及其制造方法及形成外电极的方法
CN109243826B (zh) * 2017-07-11 2022-08-09 三星电机株式会社 制造多层陶瓷电容器的方法及形成外电极的方法
US11621127B2 (en) 2017-07-11 2023-04-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a multilayer ceramic capacitor
US11721489B2 (en) 2017-07-11 2023-08-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
CN109935465A (zh) * 2017-12-15 2019-06-25 太阳诱电株式会社 层叠陶瓷电容器
CN109935465B (zh) * 2017-12-15 2022-07-26 太阳诱电株式会社 层叠陶瓷电容器
US11424076B2 (en) 2017-12-15 2022-08-23 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor

Also Published As

Publication number Publication date
KR20120103058A (ko) 2012-09-19
US8542476B2 (en) 2013-09-24
JP2012191164A (ja) 2012-10-04
JP2015029123A (ja) 2015-02-12
KR101187939B1 (ko) 2012-10-08
US20120229951A1 (en) 2012-09-13
CN102683018B (zh) 2015-04-29
JP5653886B2 (ja) 2015-01-14

Similar Documents

Publication Publication Date Title
CN102683018A (zh) 多层陶瓷电容器和该多层陶瓷电容器的制造方法
US10431379B2 (en) Method of manufacturing a multilayer ceramic capacitor
CN102683015B (zh) 多层陶瓷电容器及其制造方法
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
CN110828163A (zh) 多层陶瓷电容器及制造该多层陶瓷电容器的方法
CN116153666A (zh) 多层陶瓷电容器及其制造方法
KR102597153B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US10763041B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101952845B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101240738B1 (ko) 적층 세라믹 커패시터
KR20170024870A (ko) 적층 세라믹 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant