CN103050278B - 多层陶瓷电容器及其制备方法 - Google Patents
多层陶瓷电容器及其制备方法 Download PDFInfo
- Publication number
- CN103050278B CN103050278B CN201210560089.8A CN201210560089A CN103050278B CN 103050278 B CN103050278 B CN 103050278B CN 201210560089 A CN201210560089 A CN 201210560089A CN 103050278 B CN103050278 B CN 103050278B
- Authority
- CN
- China
- Prior art keywords
- ceramic dielectric
- ceramic
- dielectric layer
- microns
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000000919 ceramic Substances 0.000 claims abstract description 360
- 238000003475 lamination Methods 0.000 claims abstract description 108
- 239000010410 layer Substances 0.000 claims description 260
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 52
- 239000011241 protective layer Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- 229910052802 copper Inorganic materials 0.000 claims description 27
- 239000010949 copper Substances 0.000 claims description 27
- 238000001035 drying Methods 0.000 claims description 26
- 229910052759 nickel Inorganic materials 0.000 claims description 26
- 238000005245 sintering Methods 0.000 claims description 22
- 239000000203 mixture Substances 0.000 claims description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 12
- 239000002002 slurry Substances 0.000 claims description 12
- 238000007766 curtain coating Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000000227 grinding Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 8
- 238000007650 screen-printing Methods 0.000 claims description 8
- 230000007935 neutral effect Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910000570 Cupronickel Inorganic materials 0.000 claims description 2
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 claims description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 20
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 20
- 239000002904 solvent Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 11
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 9
- 238000005266 casting Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 125000003944 tolyl group Chemical group 0.000 description 7
- 239000012528 membrane Substances 0.000 description 6
- 230000011218 segmentation Effects 0.000 description 6
- 238000000280 densification Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000843 powder Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/255—Means for correcting the capacitance value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提供一种多层陶瓷电容器，包括多个层叠的层叠单元，每个层叠单元包括第一陶瓷介质层及形成于第一陶瓷介质层表面的部分区域的内电极层，每个层叠单元还包括第二陶瓷介质层，第二陶瓷介质层覆盖内电极层及第一陶瓷介质层表面上未被内电极层覆盖的区域，且第二陶瓷介质层远离第一陶瓷介质层的表面至内电极层远离第一陶瓷介质层的表面的距离为0.56微米~2.1微米。这种结构的多层陶瓷电容器消除了高度差和空隙，且相邻两个层叠单元的内电极层能够准确对位，使得多层陶瓷电容器的可靠性和有效容量较高。进一步，本发明还提供一种多层陶瓷电容器的制备方法。
Description
技术领域
本发明涉及电子元件领域，特别是涉及一种多层陶瓷电容器及其制备方法。
背景技术
多层陶瓷电容器（MultilayerCeramicCapacitor，简称MLCC）是应用最广泛的电子元件之一。常规的多层陶瓷电容器的陶瓷体一般包括多个陶瓷介质层及与多个陶瓷介质层交替层叠的内电极层，陶瓷介质层和内电极层依次交替层叠，由于内电极层具有一定的厚度，且内电极层并未完全覆盖陶瓷介质层的表面，从而使得设置有内电极层的陶瓷介质层的表面形成高度差，相邻的陶瓷介质层之间在陶瓷介质层上未层叠有内电极层之处不可避免地要产生空隙。
由于高度差的存在，使得在制备过程中，依次将陶瓷介质层和内电极层交替层叠时，向陶瓷介质层和内电极层组成的层叠结构施加的压力会产生陶瓷介质层容易被撕裂的问题，从而导致相邻层的不同极性的内电极层短路。由于空隙的存在，烧结时易导致陶瓷体内部分层，并减小了相邻的陶瓷介质层的接触面积，从而向层叠结构施加压力时，处于上层的陶瓷介质层与下层的内电极层的粘合力不足而发生相邻陶瓷介质层之间的不期望的相对位移的倾向增大，减小了内电极层之间的正对面积，导致多层陶瓷电容器的有效容量下降。
发明内容
基于此，有必要提供一种可靠性和有效容量较高的多层陶瓷电容器。
一种多层陶瓷电容器，包括多个层叠的层叠单元，每个层叠单元包括第一陶瓷介质层及形成于所述第一陶瓷介质层表面的部分区域的内电极层，所述每个层叠单元还包括第二陶瓷介质层，所述第二陶瓷介质层覆盖所述内电极层及所述第一陶瓷介质层表面上未被所述内电极层覆盖的区域，且所述第二陶瓷介质层远离所述第一陶瓷介质层的表面至所述内电极层远离所述第一陶瓷介质层的表面的距离为0.56微米~2.1微米。
在其中一个实施例中，所述内电极层的厚度为0.8微米~1.6微米。
在其中一个实施例中，所述第一陶瓷介质层的厚度为0.56微米~28微米。
在其中一个实施例中，所述多层陶瓷电容器还包括两个端电极，所述两个端电极与所述内电极层电连接。
在其中一个实施例中，还包括第一保护层和第二保护层，所述第一保护层和第二保护层分别位于所述多个层叠的层叠单元的上下两端。
一种多层陶瓷电容器的制备方法，包括如下步骤：
步骤一：将第一陶瓷浆料流延在基板上，烘干后在所述基板上形成第一陶瓷介质膜；
步骤二：采用丝网印刷在所述第一陶瓷介质膜上印刷内电极图案，烘干后形成覆盖在所述第一陶瓷介质膜表面的部分区域的内电极膜；
步骤三：将第二陶瓷浆料流延在所述第一陶瓷介质膜及内电极膜上，烘干后形成第二陶瓷介质膜，所述第二陶瓷介质膜覆盖所述内电极膜及所述第一陶瓷介质膜表面的未被所述内电极膜覆盖的区域，并与所述内电极膜及所述第一陶瓷介质膜组成粘附于所述基板上的连续的层叠单元膜带，且所述第二陶瓷介质膜远离所述第一陶瓷介质膜的表面至所述内电极膜远离所述第一陶瓷介质膜的表面的距离为0.8微米~3微米；
步骤四：分割所述层叠单元膜带并从所述基板上剥离得到多个层叠单元膜；
步骤五：将所述多个层叠单元膜进行层叠得到层叠体；及
步骤六：将所述层叠体进行压合、切割后得到多个独立的层叠体，将所述多个独立的层叠体进行烧结后得到多个多层陶瓷电容器；所述每个多层陶瓷电容器包括多个层叠的层叠单元，每个层叠单元包括第一陶瓷介质层及形成于所述第一陶瓷介质层表面的部分区域的内电极层，所述第二陶瓷介质层覆盖所述内电极层及所述第一陶瓷介质层表面上未被所述内电极层覆盖的区域，其中，所述第二陶瓷介质层远离所述第一陶瓷介质层的表面至所述内电极层远离所述第一陶瓷介质层的表面的距离为0.56微米~2.1微米。
在其中一个实施例中，所述步骤一中，所述烘干的温度为60℃~100℃；所述步骤二中，所述烘干的温度为60℃~80℃；所述步骤三中，所述烘干的温度为60℃~70℃。
在其中一个实施例中，所述内电极膜的厚度为1微米~2微米。
在其中一个实施例中，所述步骤六中，所述烧结是于还原气氛中、温度1250℃~1320℃下进行。
在其中一个实施例中，还包括制备端电极的步骤，所述制备端电极的步骤包括：将烧结后的独立的层叠体进行倒角研磨，然后用铜浆料涂覆所述烧结后的独立的层叠体的暴露内电极层的端面，烘干并于中性气氛下烧结形成端电极。
上述多层陶瓷电容器的层叠单元中设置有第二陶瓷介质层，第二陶瓷介质层覆盖内电极层及第一陶瓷介质层表面上未被内电极层覆盖的区域，从而消除了高度差和空隙，使该多层陶瓷电容器能够避免高度差和空隙所带来的问题，提高其可靠性；并且，第二陶瓷介质层远离第一陶瓷介质层的表面至内电极层远离第一陶瓷介质层的表面的距离为0.56微米~2.1微米，使得在制备多层陶瓷电容器时，有利于相邻两个层叠单元的内电极层准确对位，从而保证内电极层的正对面积以保证多层陶瓷电容器的容量，使多层陶瓷电容器的有效容量较高。
附图说明
图1为一实施方式的多层陶瓷电容器的结构示意图；
图2为图1所示的多层陶瓷电容器的一个层叠单元的结构示意图；
图3为一实施方式的多层陶瓷电容器的制备方法流程图;
图4(a)~图4(h)为一实施方式的多层陶瓷电容器的制备过程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
请参阅图1，一实施方式的多层陶瓷电容器100，包括多个层叠的层叠单元20。
请同时参阅图2，每一层叠单元20包括第一陶瓷介质层22、内电极层23和第二陶瓷介质层24。
本实施方式中，第一陶瓷介质层22的材料包括主要成分为钛酸钡的陶瓷粉料。其他实施方式中，第一陶瓷介质层22的材料也可以采用其他陶瓷粉料，如主要成分为锆酸钙的陶瓷粉料。
第一陶瓷介质层22的厚度为0.56微米~28微米，优选为0.56微米~2.8微米。
内电极层23形成于第一陶瓷介质层22表面的部分区域，使得第一陶瓷介质层22的表面有部分区域未被内电极层23覆盖。
内电极层23的厚度过高时会增加层叠单元20的厚度。当需要增加层叠单元20的数量以获得更高的容量时，单个层叠单元20的厚度增加的影响尤为显著，可能会导致多层陶瓷电容器100总厚度超标。因此，内电极层23的厚度不宜过厚。内电极层23的厚度较小时，也有利于降低成本。然而，内电极层23过薄，烧结后易造成内电极层23不连续而使多层陶瓷电容器100的容量下降。因此，内电极层23的厚度优选为0.8微米~1.6微米。
内电极层23优选采用镍电极层。镍电极层的材料成本低，尤其适合高层数电极制备应用，且机械强度高、浸润性和耐焊接热性能好。
内电极层23层叠于第一陶瓷介质层22上的表面积小于第一陶瓷介质层22的表面积，使得第一陶瓷介质层22的表面上形成有未被内电极层23覆盖的区域，由于内电极层23具有一定厚度，使得第一陶瓷介质层22的表面上形成高度差。高度差的存在使得多个层叠单元20层叠时，相邻两个第一陶瓷介质层22之间形成有空隙。
第二陶瓷介质层24覆盖内电极层23及第一陶瓷介质层22表面的未被内电极层23覆盖的区域，从而消除了第一陶瓷介质层22表面的高度差及相邻两个第一陶瓷介质层22之间形成的空隙。并且，第二陶瓷介质层24远离第一陶瓷介质层22的表面平整，不存在高度差。
第二陶瓷介质层24远离第一陶瓷介质层22的表面至内电极层23远离第一陶瓷介质层22的表面的距离表示D，D为0.56微米~2.1微米，优选为0.56微米~0.8微米。在制备多层陶瓷电容器100时，利于相邻两个层叠单元20的内电极层23的准确对位，从而保证内电极层23的正对面积以保证多层陶瓷电容器100的容量。
优选地，第二陶瓷介质层24的组成与第一陶瓷介质层22的组成相同。
多个层叠单元20层叠设置组成层叠体。为了有效地保护层叠体，多层陶瓷电容器100还包括第一保护层30和第二保护层50，第一保护层30和第二保护层50分别设置于层叠体的上方和下方，其中层叠体的最下方的层叠单元20的第一陶瓷介质层22层叠于第一保护层30上，第二保护层50层叠于层叠体的最上方的层叠单元20的第二陶瓷介质层24上。
第一保护层30和第二保护层50的组成材料与第一陶瓷介质层22的组成材料相同。第一保护层30的厚度为42微米~200微米；第二保护层50的厚度为42微米~200微米。
进一步地，多层陶瓷电容器100还包括设置于层叠体两端的两个端电极40。两个端电极40分别与内电极层23电连接，起到连接内电极层23与外围线路的作用。
端电极40可以为铜电极。在优选的实施方式中，端电极40为依次层叠的铜层-镍层-锡层三层结构的电极。铜层用于与内电极层23接触，其厚度优选为20微米~30微米。镍层为热阻挡层，其厚度优选为1.5微米~3微米，以提高陶瓷芯片的耐焊接热性能。锡层为助焊层，可提高多层陶瓷电容器100的可焊性能，与外围线路形成良好接触，厚度优选为4.5微米~8微米。
设置端电极40与陶瓷体形成一体式结构，在使用多层陶瓷电容器100时，有利于提高电连接的可靠性。
上述多层陶瓷电容器100的层叠单元20中设置有第二陶瓷介质层24。第二陶瓷介质层24覆盖内电极层23及第一陶瓷介质层22表面的未被内电极层23覆盖的区域，从而消除了高度差和空隙，使该多层陶瓷电容器100能够避免第一陶瓷介质层22表面的高度差造成制备多层陶瓷电容器100过程中第一陶瓷介质层22断裂而导致的短路问题，避免了由于空隙的存在使烧结后的陶瓷体内部分层的问题，从而提高了多层陶瓷电容器100的可靠性。
并且，第二陶瓷介质层24远离第一陶瓷介质层22的表面至内电极层23远离第一陶瓷介质层22的表面的距离为0.56微米~2.1微米，使得在制备多层陶瓷电容器100时，利于相邻两个层叠单元20的内电极层23的准确对位，从而保证内电极层23的正对面积以保证多层陶瓷电容器100的容量，使多层陶瓷电容器100的有效容量较高。
第二陶瓷介质层24远离第一陶瓷介质层22的表面高出内电极层23远离第一陶瓷介质层22的表面0.56微米~2.1微米，在制备过程中，有利于控制层叠单元20远离第一陶瓷介质层22的一侧形成平整的表面，不存在高度差，从而提高多层陶瓷电容器100的可靠性。
请参阅图3，一实施方式的多层陶瓷电容器的制备方法，包括如下步骤：
步骤S110：将第一陶瓷浆料流延在基板上，烘干后在基板上形成第一陶瓷介质膜。
请同时参阅图4(a)，基板210采用聚对苯二甲酸乙二酯（PET）基板，以便于后续剥离，在剥离时避免对第一陶瓷介质膜220造成损伤。
第一陶瓷浆料包括质量百分数为45~50%的陶瓷粉、质量百分数为15~20%的有机粘合剂及质量百分数为30~40%的溶剂。
陶瓷粉的主要成分优选为钛酸钡，有机粘合剂优选为聚乙烯醇缩丁醛，溶剂优选为甲苯和乙醇的混合物，甲苯和乙醇的质量比为1∶1~4:1。
将陶瓷粉、有机粘合剂和溶剂按上述质量百分数进行混合，得到粘度为300cps~450cps的第一陶瓷浆料。粘度为300cps~450cps的第一陶瓷浆料的流平性能好，便于流延形成均匀的介质膜，以得到厚度均匀、表面平整的第一陶瓷介质膜220。
烘干后第一陶瓷介质膜220的厚度为0.8微米~40微米，优选为0.8微米~4微米。
烘干的温度优选为60℃~100℃。在温度60℃~100℃下进行烘干，以避免温度过低烘干时间长或温度过高造成第一陶瓷介质膜220开裂。
步骤S120：采用丝网印刷在第一陶瓷介质膜上印刷内电极图案，烘干后形成覆盖在第一陶瓷介质膜表面的部分区域的内电极膜。
采用丝网印刷，将预设的内电极图案印刷在第一陶瓷介质膜220上，在60℃~80℃下烘干，形成覆盖在第一陶瓷介质膜220表面的部分区域的内电极膜230，如图4(b)所示。
内电极膜230优选为镍电极膜。烘干后形成的内电极膜230的厚度优选为1微米~2微米。
在印刷内电极浆料形成内电极膜230时，同时印刷位于内电极图案外围的两个对位标识（图未示），用于后续层叠工序中内电极膜230的对位。
内电极膜230层叠于第一陶瓷介质膜220表面的部分区域，使得第一陶瓷介质膜220上形成有未被内电极膜230覆盖的区域250。
步骤S130：将第二陶瓷浆料流延在第一陶瓷介质膜及内电极膜上，烘干后形成第二陶瓷介质膜。
优选地，第二陶瓷浆料与第一陶瓷浆料的配方相同。
请同时参阅图4(c)，第二陶瓷浆料能够迅速地在内电极膜230上方和第一陶瓷介质膜220表面的未被内电极膜230覆盖的区域250流平，并形成高于内电极膜230的表面平整的膜层，得到表面平整的第二陶瓷介质膜240。
第二陶瓷介质膜240完全覆盖了内电极膜230及第一陶瓷介质膜220表面的未被内电极膜230覆盖的区域250，消除了后续进行层叠工序时由于第一陶瓷介质膜220表面的高度差而形成空隙的可能。
流延后立即进行烘干，烘干的温度优选为60℃~70℃。由于第二陶瓷浆料被涂布并迅速流平后即进行烘干，因此第一陶瓷介质膜220在这非常短的时间内不至于被第二陶瓷浆料中所含溶剂溶蚀。
烘干温度为60℃~70℃，以使第二陶瓷浆料中溶剂迅速挥发，并避免温度过高而导致第二陶瓷介质膜240开裂。
烘干后第二陶瓷介质膜240远离第一陶瓷介质膜220的表面至内电极膜230远离第一陶瓷介质膜220的表面的距离为0.8微米~3微米。
第二陶瓷介质膜240与内电极膜230、第一陶瓷介质膜220组成粘附于基板210上的连续的层叠单元膜带。
步骤S140：分割层叠单元膜带并从基板上剥离得到多个层叠单元膜。
采用切刀分割层叠单元膜带并从基板上剥离得到多个层叠单元膜，每个如图4(d)所示。一个层叠单元膜由多个连续分布的小尺寸的层叠单元膜200组成，每个小尺寸的层叠单元膜200的结构如图4(e)所示，包括小尺寸的第一陶瓷介质膜220、小尺寸的内电极膜230和小尺寸的第二陶瓷介质膜240。
由于层叠单元膜的上下表面分别为表面平整的第二陶瓷介质膜240和第一陶瓷介质膜220而不存在高度差，所以即使层叠单元膜总体厚度薄至5微米以下时，仍然可以保证层叠机器的真空吸盘对层叠单元膜有足够的吸力，从而可以将层叠单元膜从基板210上顺利剥离，而不对层叠单元膜造成损伤，提高了制备良率及效率。
步骤S150：将多个层叠单元膜进行层叠得到层叠体。
将多个层叠单元膜按设计容量所需层数进行层叠得到层叠体60，如图4(f)所示。其中，位于上方的层叠单元膜的第一陶瓷介质膜220层叠于位于下方的层叠单元膜的第二陶瓷介质膜240的表面上。
在进行层叠时，要考虑相邻两个内电极膜230能实现有效对位。在步骤S130中形成第二陶瓷介质膜240时，用于内电极膜230对位的对位标识与内电极膜230均被第二陶瓷介质层240所覆盖。所以第二陶瓷介质膜240足够薄时对位标识才能较清晰地显现，第二陶瓷介质膜240过厚则层叠机器不能识别第二陶瓷介质膜240下方的对位标识。
基于上述考虑，第二陶瓷介质膜240远离第一陶瓷介质膜220的表面至内电极膜230远离第一陶瓷介质膜220的表面的距离为0.8微米~3微米，优选为0.8微米~1微米，以保证在层叠时，能够使不同的层叠单元膜的内电极膜230准确对位，以保证相邻两个内电极膜230的正对面积，从而保证多层陶瓷电容器的有效容量。
并且，也有利于降低层叠单元膜的厚度，而从整体上减小多层陶瓷电容器100的尺寸。
将多个层叠单元膜进行层叠得到层叠体60，由于层叠单元膜内部不存在空隙，并且层叠单元膜的上下表面均为平整的第二陶瓷介质膜240和第一陶瓷介质膜220而不存在高度差，所以层叠后形成的层叠体60内部也不存在空隙。
步骤S160：将层叠体进行压合、切割后得到多个独立的层叠体，将多个独立的层叠体进行烧结后得到多个多层陶瓷电容器。
采用等静压将层叠体60压合成陶瓷生坯，将陶瓷生坯按预定尺寸切割成多个独立的层叠体，层叠体60的层叠单元膜被切割成多个独立的、小尺寸的层叠单元膜200，每个独立的层叠体包括多个层叠的、独立的、小尺寸的层叠单元膜200。将多个独立的层叠体排除有机粘合剂后于1250℃~1320℃、还原性气氛下进行烧结2小时~3小时。
在优选的实施方式中，还包括采用流延工艺分别制备第一保护膜300和第二保护膜500的步骤，然后将层叠体60最下方的层叠单元膜的第一陶瓷介质膜220层叠于第一保护膜300上，将第二保护膜500层叠于层叠体60最上方的层叠单元膜的第二陶瓷介质膜240上，如图4(g)所示，然后再进行压合、切割及烧结得到陶瓷体。
第一保护膜300和第二保护膜500的组成材料与第一陶瓷介质膜220的组成材料相同。第一保护膜300的厚度为60微米~300微米；第二保护膜500的厚度为60微米~300微米。
烧结后，第一陶瓷介质膜220、内电极膜230、第二陶瓷介质膜240及第一保护膜300和第二保护膜500因烧结致密化而有所收缩，并分别形成第一陶瓷介质层22、内电极层23、第二陶瓷介质层24及第一保护层30和第二保护层50。最终得到的多层陶瓷电容器100包括多个层叠单元20，每个层叠单元20包括第一陶瓷介质层22及形成于第一陶瓷介质层22表面的部分区域的内电极层23，第二陶瓷介质层24覆盖内电极层23及第一陶瓷介质层22表面上未被内电极层23覆盖的区域，如图4(h)所示。第一陶瓷介质层22的厚度为0.56微米~28微米，内电极层23的厚度为0.8微米~1.6微米，第二陶瓷介质层24远离第一陶瓷介质层22的表面至内电极层23远离第一陶瓷介质层22的表面的距离为0.56微米~2.1微米，第一保护层30和第二保护层50的厚度为42微米~200微米。
优选地，还包括制备端电极的步骤。将陶瓷体进行倒角研磨，然后用铜浆料涂覆陶瓷体暴露内电极层23的端面，于120℃~150℃下烘干后，于800℃~860℃中性气氛下烧结9分钟~12分钟，在陶瓷体两端分别形成两个铜电极，即为端电极40，最终得到多层陶瓷电容器100的结构如图4(h)所示。
切割后得到的独立的层叠体中，内电极层23已暴露于其端面。倒角研磨主要目的一方面是磨圆生芯片的棱角，以便于涂覆铜浆和保证端电极40外观，另一方面是使内电极层23暴露更加充分，改善内电极层23和端电极40的连接，有利于提高可靠性。
优选地，还包括分别在两个铜电极上电镀形成镍层，然后在镍层上电镀形成锡层的步骤，以使两个端电极40分别为依次层叠铜-镍-锡三层结构的电极。
上述多层陶瓷电容器的制备方法采用流延工艺形成一个完全覆盖了内电极膜230及第一陶瓷介质膜220表面上未被内电极膜230覆盖的区域的第二陶瓷介质膜240，第二陶瓷介质膜240消除了进行层叠工序时由于第一陶瓷介质膜220表面的高度差而形成空隙的可能，从而避免了第一陶瓷介质膜220表面上的高度差及相邻两个第一陶瓷介质膜220之间的形成的空隙，有效地避免了高度差及空隙导致多层陶瓷电容器短路及陶瓷体内部分层的现象、以及引起最终得到的内电极层23位移而导致多层陶瓷电容器有效容量下降，制备得到可靠性较高、有效容量较高、电气性能优良的多层陶瓷电容器100。
在最终得到多层陶瓷电容器100中，第二陶瓷介质层24远离第一陶瓷介质层22的表面至内电极层23远离第一陶瓷介质层22的表面的距离为0.56微米~2.1微米，使得在流延烘干形成第二陶瓷介质膜240时，第二陶瓷介质膜240远离第一陶瓷介质膜220的表面至内电极膜230远离第一陶瓷介质膜220的表面的距离仅为0.8微米~3微米，一方面保证将多个层叠单元膜层叠时，内电极膜230能够准确对位；另一方面，第二陶瓷介质膜240远离第一陶瓷介质膜220的表面高于内电极膜230远离第一陶瓷介质膜220的表面，在制备工艺上，易于使一个层叠单元膜远离第一陶瓷介质膜220的表面得到平整的表面。如果使第二陶瓷介质膜240填充第一陶瓷介质膜220表面上未被内电极膜230覆盖的区域250，且第二陶瓷介质膜240与内电极膜230等高，这对工艺要求较高，不仅要保证一定的第二陶瓷浆料的流延量，以形成一定厚度的第二陶瓷浆料层，并要求选择合适的干燥条件，以保证烘干后形成的第二陶瓷介质膜240与内电极膜230等高。稍有偏差，有可能会使形成高度差。
由于第二陶瓷介质膜240填补了第一陶瓷介质膜220表面的高度差，所以即使层叠单元膜总体厚度薄至5微米以下时，仍然可以保证层叠机器的真空吸盘对层叠单元膜有足够的吸力，从而可以将层叠单元膜从基板210上顺利剥离，有利于提高制备效率。采用该方法可以制备薄介质层的多层陶瓷电容器。
以下为具体实施例。
实施例1
1、将质量百分数为45%的陶瓷粉、质量百分数为15%有机粘合剂及质量百分数为40%的溶剂进行混合得到粘度为300cps的第一陶瓷浆料。其中，陶瓷粉的主要成分为钛酸钡，有机粘合剂为聚乙烯醇缩丁醛，溶剂为甲苯和乙醇按质量比为1:1进行混合的混合物。用流延机将第一陶瓷浆料流延涂布在PET基板上形成第一陶瓷浆料层，然后在60℃下烘干形成厚度为0.8微米的第一陶瓷介质膜；
2、采用丝网印刷将内电极层图案印刷在上述第一陶瓷介质膜上，然后在70℃下烘干，形成覆盖在第一陶瓷介质膜表面的部分区域的厚度为1微米的内电极膜及对位标识，内电极膜为镍电极膜；
3、将质量百分数为45%的陶瓷粉、质量百分数为15%有机粘合剂及质量百分数为40%的溶剂进行混合得到粘度为300cps的第二陶瓷浆料。其中，陶瓷粉的主要成分为钛酸钡，有机粘合剂为聚乙烯醇缩丁醛，溶剂为甲苯和乙醇按质量比为1:1进行混合的混合物。用流延机将第二陶瓷浆料流延涂布在内电极膜上及第一陶瓷介质膜表面的未被内电极膜覆盖的区域形成第二陶瓷浆料层，然后于60℃下烘干形成第二陶瓷介质膜。第二陶瓷介质膜覆盖内电极膜和第一陶瓷介质膜表面的未被内电极膜覆盖的区域，并与内电极膜及第一陶瓷介质膜组成了粘附于基板上的连续的层叠单元膜带。第二陶瓷介质膜远离第一陶瓷介质膜的表面至内电极膜远离第一陶瓷介质膜的表面的距离为0.8微米；
4、分割层叠单元膜带并从基板上剥离得到320个层叠单元膜；
5、采用层叠机器将320个层叠单元膜进行层叠得到层叠体，其中，上方的层叠单元膜的第一陶瓷介质膜层叠于下方的层叠单元膜的第二陶瓷介质膜上；然后将层叠体层叠于第一保护膜上，将第二保护膜层叠于层叠体远离第一保护膜的表面上，其中第一保护膜的厚度为60微米，第二保护膜的厚度为60微米；
6、采用等静压将层叠体、第一保护膜和第二保护膜进行压合得到陶瓷生坯，将陶瓷生坯按预定尺寸切割得到多个独立的生芯片，每个独立的生芯片包括独立的层叠体及分别位于独立的层叠体的上下两侧的独立的第一保护膜和第二保护膜，将多个独立的生芯片于1250℃、还原性气氛下进行烧结3小时，烧结后，第一陶瓷介质膜、内电极膜、第二陶瓷介质膜、第一保护膜和第二保护膜收缩致密化分别得到第一陶瓷介质层、内电极层、第二陶瓷介质层、第一保护层和第二保护层，形成多个具有内电极层的陶瓷体；
7、将陶瓷体倒角研磨后，用铜金属浆料涂覆陶瓷体暴露内电极层的端面，于150℃下烘干并于800℃中性气氛下烧结12分钟得到两个铜电极，铜电极的厚度为30微米；分别在两个铜电极上电镀形成镍层，镍层的厚度为3微米；然后在镍层上电镀形成锡层得到端电极，锡层的厚度为8微米，得到多个长1.6mm×宽0.8mm，额定容量为10μF、额定电压为6.3V的多层陶瓷电容器。
最终得到的每一个多层陶瓷电容器包括320个层叠单元，每个层叠单元中，第一陶瓷介质层的厚度为0.56微米，内电极层的厚度为0.8微米，第二陶瓷介质层远离第一陶瓷介质层的表面至内电极层远离第一陶瓷介质层的表面的距离为0.56微米，第一保护层和第二保护层的厚度为42微米。
实施例2
1、将质量百分数为50%的陶瓷粉、质量百分数为20%有机粘合剂及质量百分数为30%的溶剂进行混合得到粘度为450cps的第一陶瓷浆料。其中，陶瓷粉的主要成分为钛酸钡，有机粘合剂为聚乙烯醇缩丁醛，溶剂为甲苯和乙醇按质量比为4:1进行混合的混合物。用流延机将第一陶瓷浆料流延涂布在PET基板上形成第一陶瓷浆料层，然后在70℃下烘干形成厚度为4微米的第一陶瓷介质膜；
2、采用丝网印刷将内电极层图案印刷在上述第一陶瓷介质膜上，然后在80℃下烘干，形成覆盖在第一陶瓷介质膜表面的部分区域的厚度为1.5微米的内电极膜及对位标识，内电极膜为镍电极膜；
3、将质量百分数为50%的陶瓷粉、质量百分数为20%有机粘合剂及质量百分数为30%的溶剂进行混合得到粘度为450cps的第二陶瓷浆料。其中，陶瓷粉的主要成分为钛酸钡，有机粘合剂为聚乙烯醇缩丁醛，溶剂为甲苯和乙醇按质量比为4:1进行混合的混合物。用流延机将第二陶瓷浆料流延涂布在内电极膜上及第一陶瓷介质膜表面的未被内电极膜覆盖的区域形成第二陶瓷浆料层，然后于70℃下烘干形成第二陶瓷介质膜。第二陶瓷介质膜覆盖内电极膜和第一陶瓷介质膜表面的未被内电极膜覆盖的区域，并与内电极膜及第一陶瓷介质膜组成粘附于基板上的连续的层叠单元膜带。第二陶瓷介质膜远离第一陶瓷介质膜的表面至内电极膜远离第一陶瓷介质膜的表面的距离为2微米；
4、分割层叠单元膜带并从基板上剥离得到72个层叠单元膜；
5、采用层叠机器将72个层叠单元膜进行层叠得到层叠体，其中，上方的层叠单元膜的第一陶瓷介质膜层叠于下方的层叠单元膜的第二陶瓷介质膜上；然后将层叠体层叠于第一保护膜上，将第二保护膜层叠于层叠体远离第一保护膜的表面上，其中第一保护膜的厚度为200微米，第二保护膜的厚度为200微米；
6、采用等静压将层叠体、第一保护膜和第二保护膜进行压合得到陶瓷生坯，将陶瓷生坯按预定尺寸切割得到多个独立的生芯片，每个独立的生芯片包括独立的层叠体及分别位于独立的层叠体的上下两侧的独立的第一保护膜和第二保护膜，将多个独立的生芯片于1290℃、还原性气氛下进行烧结2小时，烧结后，第一陶瓷介质膜、内电极膜、第二陶瓷介质膜、第一保护膜和第二保护膜收缩致密化分别得到第一陶瓷介质层、内电极层、第二陶瓷介质层、第一保护层和第二保护层，形成多个具有内电极层的陶瓷体；
7、将陶瓷体倒角研磨后，用铜金属浆料涂覆陶瓷体暴露内电极层的端面，于140℃下烘干并于860℃中性气氛下烧结10分钟得到两个铜电极，铜电极的厚度为25微米；分别在两个铜电极上电镀形成镍层，镍层的厚度为2微米；然后在镍层上电镀形成锡层得到端电极，锡层的厚度为6微米，得到多个长1.0mm×宽0.5mm，额定容量为0.1μF、额定电压为10V的多层陶瓷电容器。
最终得到每一个多层陶瓷电容器包括72个层叠单元，每个层叠单元中，第一陶瓷介质层的厚度为2.8微米，内电极层的厚度为1.2微米，第二陶瓷介质层远离第一陶瓷介质层的表面至内电极层远离第一陶瓷介质层的表面的距离为1.4微米，第一保护层和第二保护层的厚度为140微米。
实施例3
1、将质量百分数为48%的陶瓷粉、质量百分数为18%有机粘合剂及质量百分数为34%的溶剂进行混合得到粘度为400cps的第一陶瓷浆料。其中，陶瓷粉的主要成分为钛酸钡，有机粘合剂为聚乙烯醇缩丁醛，溶剂为甲苯和乙醇按质量比2:1进行混合的混合物。用流延机将第一陶瓷浆料流延涂布在PET基板上形成第一陶瓷浆料层，然后在65℃下烘干形成厚度为1.6微米第一陶瓷介质膜；
2、采用丝网印刷将内电极层图案印刷在上述第一陶瓷介质膜上，然后在60℃下烘干，形成覆盖在第一陶瓷介质膜表面的部分区域的厚度为1微米的内电极膜及对位标识，内电极膜为镍电极膜；
3、将质量百分数为48%的陶瓷粉、质量百分数为18%有机粘合剂及质量百分数为34%的溶剂进行混合得到粘度为400cps的第二陶瓷浆料。其中，陶瓷粉的主要成分为钛酸钡，有机粘合剂为聚乙烯醇缩丁醛，溶剂为甲苯和乙醇按质量比2:1进行混合的混合物。用流延机将第二陶瓷浆料流延涂布在内电极膜上及第一陶瓷介质膜表面的未被内电极膜覆盖的区域形成第二陶瓷浆料层，然后于60℃下烘干形成第二陶瓷介质膜。第二陶瓷介质层覆盖内电极膜和第一陶瓷介质膜表面的未被内电极膜覆盖的区域，且与内电极膜及第一陶瓷介质膜组成粘附于基板上的连续的层叠单元膜带。第二陶瓷介质膜远离第一陶瓷介质膜的表面至内电极膜远离第一陶瓷介质膜的表面的距离为0.8微米；
4、分割层叠单元膜带并从基板上剥离得到80个层叠单元膜；
5、采用层叠机器将80个层叠单元膜进行层叠得到层叠体，其中，上方的层叠单元膜的第一陶瓷介质膜层叠于下方的层叠单元膜的第二陶瓷介质膜上；然后将层叠体层叠于第一保护膜上，将第二保护膜层叠于层叠体远离第一保护膜的表面上，其中第一保护膜的厚度为80微米，第二保护膜的厚度为80微米；
6、采用等静压将层叠体、第一保护膜和第二保护膜进行压合得到陶瓷生坯，将陶瓷生坯按预定尺寸切割得到多个独立的生芯片，每个独立的生芯片包括独立的层叠体及分别位于独立的层叠体的上下两侧的独立的第一保护膜和第二保护膜，将多个独立的生芯片于1260℃、还原性气氛下进行烧结2.5小时，烧结后，第一陶瓷介质膜、内电极膜、第二陶瓷介质膜、第一保护膜和第二保护膜收缩致密化分别得到第一陶瓷介质层、内电极层、第二陶瓷介质层、第一保护层和第二保护层，形成具有内电极层的陶瓷体；
7、将陶瓷体倒角研磨后，用铜金属浆料涂覆陶瓷体暴露内电极层的端面，于120℃下烘干并于810℃中性气氛下烧结10分钟得到两个铜电极，铜电极的厚度为20微米；分别在两个铜电极上电镀形成镍层，镍层的厚度为1.5微米；然后在镍层上电镀形成锡层得到端电极，锡层的厚度为4.5微米，得到多个长0.6mm×宽0.3mm，额定容量为0.1μF、额定电压为10V的多层陶瓷电容器。
最终得到的每一个多层陶瓷电容器包括80个层叠单元，每个层叠单元中，第一陶瓷介质层的厚度为1.12微米，内电极层的厚度为0.8微米，第二陶瓷介质层远离第一陶瓷介质层的表面至内电极层远离第一陶瓷介质层的表面的距离为0.56微米，第一保护层和第二保护层的厚度为56微米。
对比例1
1、将质量百分数为45%的陶瓷粉、质量百分数为15%有机粘合剂及质量百分数为40%的溶剂进行混合得到粘度为300cps的第一陶瓷浆料。其中，陶瓷粉的主要成分为钛酸钡，有机粘合剂为聚乙烯醇缩丁醛，溶剂为甲苯和乙醇按质量比为1:1进行混合的混合物。用流延机将第一陶瓷浆料流延涂布在PET基板上形成第一陶瓷浆料层，然后在60℃下烘干形成厚度为1.6微米的第一陶瓷介质膜；
2、采用丝网印刷将内电极层图案印刷在上述第一陶瓷介质膜上，然后在70℃下烘干，形成覆盖在第一陶瓷介质膜表面的部分区域的厚度为1微米的内电极膜及对位标识。内电极膜为镍电极膜，与第一陶瓷介质膜组成了粘附于基板上的连续的层叠单元膜带；
3、分割层叠单元膜带并从基板上剥离得到320个层叠单元膜；
4、采用层叠机器将320个层叠单元膜进行层叠得到层叠体，其中，上方的层叠单元膜的第一陶瓷介质膜层叠于下方的层叠单元膜的内电极膜上；然后将层叠体层叠于第一保护膜上，将第二保护膜层叠于层叠体远离第一保护膜的表面上，其中第一保护膜的厚度为60微米，第二保护膜的厚度为60微米；
5、采用等静压将层叠体、第一保护膜和第二保护膜进行压合得到陶瓷生坯，将陶瓷生坯按预定尺寸切割得到多个独立的生芯片，每个独立的生芯片包括独立的层叠体及分别位于独立的层叠体的上下两侧的独立的第一保护膜和第二保护膜，将多个独立的生芯片于1250℃下还原性气氛进行烧结3小时，烧结后，第一陶瓷介质膜、内电极膜、第一保护膜和第二保护膜收缩致密化分别得到第一陶瓷介质层、内电极层、第一保护层和第二保护层，形成具有内电极层的陶瓷体；
6、将陶瓷体倒角研磨后，用铜金属浆料涂覆陶瓷体暴露内电极层的端面，于150℃下烘干并于800℃、中性气氛下烧结12分钟得到两个铜电极，铜电极的厚度为30微米；分别在两个铜电极上电镀形成镍层，镍层的厚度为3微米；然后在镍层上电镀形成锡层得到端电极，锡层的厚度为8微米，得到多个长1.6mm×宽0.8mm，额定容量为10μF、额定电压为6.3V的多层陶瓷电容器。
最终得到的每一个多层陶瓷电容器包括320个层叠单元，每个层叠单元中，第一陶瓷介质层的厚度为1.12微米，内电极层的厚度为0.8微米，第一保护层和第二保护层的厚度为42微米。
将实施例1~实施例3和对比例1的多层陶瓷电容器进行评估：分别用OLYMPUS偏光显微镜观察其断面，检验多层陶瓷电容器内部是否有分层以及是否有层间移位；分别用HP4278A电桥在25℃下以1KHz测试频率及1.0Vrms测试电压测容量值；分别用绝缘电阻测试仪在25℃下加额定直流电压60秒后测绝缘电阻值；分别在温度85℃、施加直流电压25V、1000小时的条件下进行寿命试验；分别在温度85℃、湿度85%、施加直流电压1.3V、240小时的条件下进行稳态湿热试验。以上检验测试及可靠性试验结果示于表1。
表1测试结果
由上表1可知，实施例1~3制得的多层陶瓷电容器没有层间移位，因此有效容量得到提高；内部没有分层及短路，所以绝缘电阻和可靠性试验均合格。
采用实施例1的制造方法有利于提高多层陶瓷电容器的有效容量和可靠性，同时提高层叠工序的生产效率。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种多层陶瓷电容器，包括多个层叠的层叠单元，每个层叠单元包括第一陶瓷介质层及形成于所述第一陶瓷介质层表面的部分区域的内电极层，其特征在于，所述每个层叠单元还包括第二陶瓷介质层，所述第二陶瓷介质层覆盖所述内电极层及所述第一陶瓷介质层表面上未被所述内电极层覆盖的区域，且所述第二陶瓷介质层远离所述第一陶瓷介质层的表面至所述内电极层远离所述第一陶瓷介质层的表面的距离为0.56微米～0.8微米；
所述多层陶瓷电容器还包括两个端电极，所述两个端电极与所述内电极层电连接；所述端电极为依次层叠的铜层-镍层-锡层三层结构的电极，所述铜层的厚度为20微米～30微米，所述镍层的厚度为1.5微米～3微米，所述锡层的厚度为4.5微米～8微米；
每个所述层叠单元的内电极层为一个，且相邻的两个所述层叠单元的两个所述内电极层交错设置；所述内电极层的厚度为0.8微米～1.6微米，第一陶瓷介质层的厚度为0.56微米～2.8微米。
2.根据权利要求1所述的多层陶瓷电容器，其特征在于，还包括第一保护层和第二保护层，所述第一保护层和第二保护层分别位于所述多个层叠的层叠单元的上下两端。
3.一种多层陶瓷电容器的制备方法，其特征在于，包括如下步骤：
步骤一：将第一陶瓷浆料流延在基板上，烘干后在所述基板上形成第一陶瓷介质膜；
步骤二：采用丝网印刷在所述第一陶瓷介质膜上印刷内电极图案，烘干后形成覆盖在所述第一陶瓷介质膜表面的部分区域的内电极膜；
步骤三：将第二陶瓷浆料流延在所述第一陶瓷介质膜及所述内电极膜上，烘干后形成第二陶瓷介质膜，所述第二陶瓷介质膜覆盖所述内电极膜及所述第一陶瓷介质膜表面的未被所述内电极膜覆盖的区域，并与所述内电极膜及所述第一陶瓷介质膜组成粘附于所述基板上的连续的层叠单元膜带，且所述第二陶瓷介质膜远离所述第一陶瓷介质膜的表面至所述内电极膜远离所述第一陶瓷介质膜的表面的距离为0.8微米～3微米；
步骤四：分割所述层叠单元膜带并从所述基板上剥离得到多个层叠单元膜；
步骤五：将所述多个层叠单元膜进行层叠得到层叠体；及
步骤六：将所述层叠体进行压合、切割后得到多个独立的层叠体，将所述多个独立的层叠体进行烧结后得到多个多层陶瓷电容器；所述每个多层陶瓷电容器包括多个层叠的层叠单元，每个层叠单元包括第一陶瓷介质层及形成于所述第一陶瓷介质层表面的部分区域的内电极层，所述第二陶瓷介质层覆盖所述内电极层及所述第一陶瓷介质层表面上未被所述内电极层覆盖的区域，其中，所述第二陶瓷介质层远离所述第一陶瓷介质层的表面至所述内电极层远离所述第一陶瓷介质层的表面的距离为0.56微米～0.8微米，每个所述层叠单元的内电极层为一个，且相邻的两个所述层叠单元的两个所述内电极层交错设置，第一陶瓷介质层的厚度为0.56微米～2.8微米；内电极层的厚度为0.8微米～1.6微米；
还包括制备端电极的步骤，所述制备端电极的步骤包括：将烧结后的独立的层叠体进行倒角研磨，然后用铜浆料涂覆所述烧结后的独立的层叠体的暴露内电极层的端面，烘干并于中性气氛下烧结形成端电极；
还包括分别在两个铜电极上电镀形成镍层，然后在镍层上电镀形成锡层的步骤，以使两个端电极分别为依次层叠铜-镍-锡三层结构的电极，所述铜层的厚度为20微米～30微米，所述镍层的厚度为1.5微米～3微米，所述锡层的厚度为4.5微米～8微米。
4.根据权利要求3所述的多层陶瓷电容器的制备方法，其特征在于，所述步骤一中，所述烘干的温度为60℃～100℃；所述步骤二中，所述烘干的温度为60℃～80℃；所述步骤三中，所述烘干的温度为60℃～70℃。
5.根据权利要求3所述的多层陶瓷电容器的制备方法，其特征在于，所述内电极膜的厚度为1微米～2微米。
6.根据权利要求3所述的多层陶瓷电容器的制备方法，其特征在于，所述步骤六中，所述烧结是于还原性气氛中、温度1250℃～1320℃下进行。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210560089.8A CN103050278B (zh) | 2012-12-20 | 2012-12-20 | 多层陶瓷电容器及其制备方法 |
| PCT/CN2013/090078 WO2014094649A1 (zh) | 2012-12-20 | 2013-12-20 | 多层陶瓷电容器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210560089.8A CN103050278B (zh) | 2012-12-20 | 2012-12-20 | 多层陶瓷电容器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103050278A CN103050278A (zh) | 2013-04-17 |
| CN103050278B true CN103050278B (zh) | 2016-07-06 |
Family
ID=48062887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210560089.8A Active CN103050278B (zh) | 2012-12-20 | 2012-12-20 | 多层陶瓷电容器及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103050278B (zh) |
| WO (1) | WO2014094649A1 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050278B (zh) * | 2012-12-20 | 2016-07-06 | 广东风华高新科技股份有限公司 | 多层陶瓷电容器及其制备方法 |
| CN103745828B (zh) * | 2013-11-25 | 2016-09-28 | 大连天壹电子有限公司 | 干式积层陶瓷电容器的漏电流特性改善方法 |
| KR20150118385A (ko) * | 2014-04-14 | 2015-10-22 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판 |
| CN104108232B (zh) * | 2014-06-25 | 2016-04-13 | 广东风华高新科技股份有限公司 | 小尺寸电容器的丝网印刷设备及小尺寸电容器的制造方法 |
| CN104191806B (zh) * | 2014-07-31 | 2016-07-06 | 广东风华高新科技股份有限公司 | 小尺寸电容器的丝网印刷设备及小尺寸电容器的制造方法 |
| CN108172397B (zh) * | 2017-11-28 | 2024-01-30 | 国巨电子（中国）有限公司 | 一种贴片电容结构及其性能检测方法 |
| JP7040206B2 (ja) * | 2018-03-27 | 2022-03-23 | Tdk株式会社 | 積層セラミック電子部品 |
| CN110534637A (zh) * | 2019-08-22 | 2019-12-03 | 东莞东阳光科研发有限公司 | 一种叠层共烧结压电陶瓷器件及所用的补偿胶水浆料 |
| CN112025920B (zh) * | 2020-08-26 | 2021-10-19 | 深圳陶陶科技有限公司 | 撞色陶瓷及其制备方法和应用 |
| CN112530695B (zh) * | 2020-11-09 | 2022-08-09 | 潮州三环（集团）股份有限公司 | 一种多层陶瓷电容器中陶瓷芯片及其制备方法 |
| CN114188157B (zh) * | 2021-12-17 | 2023-09-29 | 广东风华邦科电子有限公司 | 一种大功率多层片式电容器的半干法成型方法 |
| CN114243238B (zh) * | 2021-12-23 | 2023-06-09 | 江苏飞特尔通信有限公司 | 一种可减少层厚差异的ltcc滤波器及其制备方法 |
| CN115274319B (zh) * | 2022-07-18 | 2024-05-31 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器的制备方法 |
| CN115692024A (zh) * | 2022-11-01 | 2023-02-03 | 国巨电子（中国）有限公司 | 一种优化压合应力的超高容mlcc及其制作工艺 |
| CN117275943B (zh) * | 2023-09-26 | 2024-05-28 | 德阳三环科技有限公司 | 一种提高多层片式陶瓷电容器抗弯曲性能的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1629991A (zh) * | 2003-12-16 | 2005-06-22 | 广东风华高新科技集团有限公司 | 一种薄介质高层数片式陶瓷电容器的制备方法 |
| CN1909126A (zh) * | 2005-08-05 | 2007-02-07 | Tdk株式会社 | 叠层电容器的制造方法以及叠层电容器 |
| CN102683018A (zh) * | 2011-03-09 | 2012-09-19 | 三星电机株式会社 | 多层陶瓷电容器和该多层陶瓷电容器的制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5935358A (en) * | 1998-04-17 | 1999-08-10 | New Create Corporation | Method of producing a laminate ceramic capacitor |
| US20030111158A1 (en) * | 2001-12-14 | 2003-06-19 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer ceramic electronic element |
| JP4654572B2 (ja) * | 2003-09-30 | 2011-03-23 | Ｔｄｋ株式会社 | グリーンシートおよび積層型電子部品の製造方法 |
| JP2006156525A (ja) * | 2004-11-26 | 2006-06-15 | Kyocera Corp | 積層電子部品の製造方法 |
| KR20110072938A (ko) * | 2009-12-23 | 2011-06-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| CN201741581U (zh) * | 2010-06-09 | 2011-02-09 | 福建火炬电子科技股份有限公司 | 一种片式多层陶瓷电容器 |
| CN103050278B (zh) * | 2012-12-20 | 2016-07-06 | 广东风华高新科技股份有限公司 | 多层陶瓷电容器及其制备方法 |
-
2012
- 2012-12-20 CN CN201210560089.8A patent/CN103050278B/zh active Active
-
2013
- 2013-12-20 WO PCT/CN2013/090078 patent/WO2014094649A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1629991A (zh) * | 2003-12-16 | 2005-06-22 | 广东风华高新科技集团有限公司 | 一种薄介质高层数片式陶瓷电容器的制备方法 |
| CN1909126A (zh) * | 2005-08-05 | 2007-02-07 | Tdk株式会社 | 叠层电容器的制造方法以及叠层电容器 |
| CN102683018A (zh) * | 2011-03-09 | 2012-09-19 | 三星电机株式会社 | 多层陶瓷电容器和该多层陶瓷电容器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014094649A1 (zh) | 2014-06-26 |
| CN103050278A (zh) | 2013-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103050278B (zh) | 多层陶瓷电容器及其制备方法 | |
| KR101751079B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| CN104576050B (zh) | 多层陶瓷电子组件和具有多层陶瓷电子组件的印刷电路板 | |
| JP5855593B2 (ja) | 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板 | |
| KR101532114B1 (ko) | 적층 세라믹 전자부품 | |
| KR101771742B1 (ko) | 적층 세라믹 전자부품 | |
| KR20110065625A (ko) | 적층 세라믹 커패시터 | |
| CN107637185B (zh) | 多层陶瓷基板以及多层陶瓷基板的制造方法 | |
| KR20130065199A (ko) | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR20140003001A (ko) | 적층 세라믹 전자부품 | |
| KR20150125454A (ko) | 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법 | |
| CN102027813A (zh) | 多层陶瓷基板及其制造方法 | |
| KR102145310B1 (ko) | 커패시터 부품 및 그 제조 방법 | |
| CN105428035B (zh) | 一种电子元件及其制造方法 | |
| US9466425B2 (en) | Glass ceramic substrate and method for producing the same | |
| CN108847353B (zh) | 一种多层陶瓷电容器及其制备方法 | |
| KR101805074B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
| CN102122553A (zh) | 卧式结构的低阻值片式负温度系数热敏电阻及其制造方法 | |
| KR101813366B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| JP2004289090A (ja) | 積層セラミック電子部品の製造方法 | |
| KR20170121105A (ko) | 적층 세라믹 전자부품 | |
| JP2002015942A (ja) | 積層型電子部品 | |
| KR101477334B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR20130027784A (ko) | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP2005303029A (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |