CN1909126A - 叠层电容器的制造方法以及叠层电容器 - Google Patents
叠层电容器的制造方法以及叠层电容器 Download PDFInfo
- Publication number
- CN1909126A CN1909126A CN 200610108306 CN200610108306A CN1909126A CN 1909126 A CN1909126 A CN 1909126A CN 200610108306 CN200610108306 CN 200610108306 CN 200610108306 A CN200610108306 A CN 200610108306A CN 1909126 A CN1909126 A CN 1909126A
- Authority
- CN
- China
- Prior art keywords
- electrode
- stacked
- internal electrode
- electrode pattern
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明涉及叠层电容器的制造方法,包括:第一层形成工序,第一电极形成工序,第二层形成工序,第二电极形成工序,剥离工序,元件形成工序,端子形成工序。在第一层形成工序中,在支承体上形成第一陶瓷坯层。在第一电极形成工序中,在第一陶瓷坯层的上面形成第一电极图形。在第二层形成工序中,在第一陶瓷坯层以及第一电极图形的上面叠层而形成第二陶瓷坯层。在第二电极形成工序中,第二电极图形形成在,第二陶瓷坯层的上面、且从层叠方向上看与第一电极图形相互重合的位置。在剥离工序中,从叠层体剥离支承体。在元件形成工序中,叠层多个叠层体而形成元件。在端子形成工序中,在元件的外表面形成第一端子电极和第二端子电极。
Description
技术领域
本发明涉及叠层电容器的制造方法以及叠层电容器。
背景技术
公知的作为已有叠层电容器的制造方法按如下方法形成元件(参照日本特开2002-198249号公报)。首先,在支承体上形成一层陶瓷坯层。从形成的一层陶瓷坯层剥离出支承体,在剥离了的陶瓷坯层的上面形成电极图形。将形成有电极图形的多个陶瓷坯层进行叠层,从而形成叠层体。
近年来,为了使叠层电容器的静电电容大容量化,逐渐使陶瓷坯层的厚度变薄,使电极图形的叠层间隔变小。但是,若陶瓷坯层的厚度变薄,就不容易将支承体从陶瓷坯层剥离。因此,陶瓷坯层的剥离面容易变形。用这样的陶瓷坯层实施叠层制造的叠层电容器,会发生在陶瓷坯层的叠层间形成气泡等的叠层不良的现象。这样的叠层不良会成为作为叠层电容器的特性不良的主要原因,同时还会引起叠层间的剥离(层间剥离)。
发明内容
本发明就是为了消除上述问题而完成的,目的是提供一种抑制陶瓷坯层的叠层不良的叠层电容器的制造方法以及叠层电容器。
本发明的叠层电容器的制造方法,其特征在于,包括:第一层形成工序,在支承体上形成第一陶瓷坯层;第一电极形成工序,在第一陶瓷坯层的上面形成第一电极图形;第二层形成工序,在第一陶瓷坯层以及第一电极图形的上面层叠而形成第二陶瓷坯层;第二电极形成工序,在第二陶瓷坯层的上面、且从层叠方向上看与第一电极图形相互重合的位置形成第二电极图形;剥离工序,从层叠了第一陶瓷坯层、第一电极图形、第二陶瓷坯层、以及第二电极图形的叠层体剥离支承体;元件形成工序,准备多个剥离了支承体的叠层体,层叠该多个叠层体而形成元件;端子形成工序,在元件的外表面形成第一端子电极,使其连接于多个叠层体中规定的叠层体所含的第一电极图形和第二电极图形;在元件的外表面形成第二端子电极,使其连接于多个叠层体中规定的叠层体所含的第一电极图形和第二电极图形。
在本发明的叠层电容器的制造方法中,在支承体上形成已形成有第一陶瓷坯层、第一电极图形、第二陶瓷坯层和第二电极图形的叠层体之后,从叠层体剥离支承体。由此,相比于在层叠1层陶瓷坯层和1层电极图形之后从支承体剥离的情况,可以将从支承体剥离时的叠层体的厚度设定得较厚。所以,容易将支承体从叠层体剥离,可以抑制叠层体的剥离面变形。因此,可层叠剥离面的变形更小的叠层体,可以抑制叠层电容器中陶瓷坯层的叠层不良。
优选为;在第一电极形成工序中,使多个第一电极图形以二维排列的方式形成;在第二层形成工序中,将第二陶瓷坯层在第一陶瓷坯层以及多个第一电极图形的上面层叠而形成;在第二电极形成工序中,将多个第二电极图形以二维排列的方式形成在,第二陶瓷坯层的上面、且从层叠方向上看与多个第一电极图形分别相互重合的位置;在元件形成工序中,层叠多个叠层体而形成集合体,其层叠方式为,使在该叠层体的层叠方向上相邻的第一电极图形之间、在第一电极图形的规定的排列方向上错开一定的间隔,通过由第一切断面和第二切断面切断集合体而形成多个元件,该第一切断面是与规定的排列方向平行、且穿过相邻的第一电极图形的之间的面,该第二切断面是垂直于规定的排列方向、且穿过相邻的第一电极图形的之间的面以及第一电极图形的中央的面。
此时,由于将多个第一电极图形以及多个第二电极图形形成为相互重合地二维排列,并使叠层体以规定间隔错开地进行层叠从而形成集合体,之后,通过由第一切断面和第二切断面切断而形成多个元件,所以,可以有效地形成上述叠层电容器。因此,可以抑制陶瓷坯层的叠层不良,可以高效地制造多个叠层电容器。
优选为:在第一层形成工序中通过调整第一陶瓷坯层的厚度来调整叠层电容器的静电电容。
此时,可以将剥离支承体时的叠层体的厚度设定为容易剥离的厚度,同时,可以调整第一陶瓷坯层的厚度。因此,可以容易地调整叠层电容器的静电电容。
优选为:在第二电极形成工序中形成第二电极图形,使第二电极图形的轮廓线从层叠方向上看位于第一电极图形的轮廓线的内侧。
此时,在元件中,除了由第二切断面而生成的切断线的第二电极图形的轮廓线,从层叠方向上看,比对应的第一电极图形的轮廓线位于内侧。由此,可抑制元件中1的叠层体所含的第一电极图形和第二电极图形的重合面积的偏差。由此,可以抑制邻接的一个叠层体所含的第一电极图形以及第二电极图形、和另一个叠层体所含的第一电极图形以及第二电极图形,在层叠方向上看相互重合的面积的偏差。所以,可以抑制叠层电容器的静电电容的偏差。
本发明的叠层电容器,其特征在于,包括:元件,层叠了多个电介质层;第一端子电极,形成在元件的外表面;第二端子电极,形成在元件的外表面,并且与第一端子电极电绝缘;多个第一内部电极组,该第一内部电极组包括第一内部电极以及第二内部电极,该第一内部电极以及第二内部电极经由电介质层在多个电介质层的层叠方向上相互相邻、并且电连接于第一端子电极;多个第二内部电极组,该第二内部电极组包括第三内部电极以及第四内部电极,该第三内部电极以及第四内部电极经由电介质层在层叠方向上相互相邻、并且电连接于第二端子电极。在元件中,多个第一内部电极组和多个第二内部电极组,以使第二内部电极和第三内部电极经由电介质层在层叠方向上相互相邻的方式,在层叠方向上交错地配置;第一内部电极的位于元件内的部分的轮廓线,从层叠方向上看,比第二内部电极的位于元件内的部分的轮廓线,位于外侧;第三内部电极的位于元件内的部分的轮廓线,从层叠方向上看,比第四内部电极的位于元件内的部分的轮廓线,位于外侧。
本发明的叠层电容器中,第一内部电极的位于元件内的部分的轮廓线,从层叠方向上看,比第二内部电极的位于元件内的部分的轮廓线,位于外侧。由此,可抑制第一内部电极和第二内部电极在层叠方向上的重合面积的偏差。第三内部电极的位于元件内的部分的轮廓线,从层叠方向上看,比第四内部电极的位于元件内的部分的轮廓线,位于外侧。由此,可抑制第三内部电极和第四内部电极在层叠方向上重合的面积的偏差。因此,可以降低因第1~第4内部电极位置的偏差所引起的静电电容的偏差。
附图说明
图1是本实施方式的叠层电容器的立体图。
图2是本实施方式的叠层电容器的截面图。
图3是用于说明本实施方式的叠层电容器所含的第一内部电极以及第二内部电极的模式图。
图4是用于说明本实施方式的叠层电容器所含的第三内部电极以及第四内部电极的模式图。
图5是表示本实施方式的叠层电容器的制造方法的顺序的流程图。
图6是本实施方式的叠层电容器的制造工序中形成的叠层体的截面图。
图7是本实施方式的叠层电容器的制造工序中形成的叠层体的平面图。
图8是本实施方式的叠层电容器的制造工序中形成的集合体的截面图。
具体实施方式
下面,参照附图详细说明用于实施本发明的最佳方式。另外,在附图说明中对相同的元素标注相同的符号,省略重复说明。
图1是本实施方式的叠层电容器1的立体图。如图1所示,叠层电容器1包括:略呈长方体形的元件5,和形成在该元件5上的一对第一端子电极2以及第二端子电极4。
元件5包括:在元件5的长度方向上相对的一对端面;在元件5的层叠方向上相对的一对侧面;在垂直于长度方向以及层叠方向的方向上相对的一对侧面。第一端子电极2覆盖一个端面的全表面,并且其一部分以围绕的方式形成在各侧面上。第二端子电极4覆盖另一端面的全表面,并且其一部分以围绕的方式形成在各侧面上。在元件5的层叠方向上相对的一对侧面之中的任一侧面,在将叠层电容器1实际安装于外部基板时,是与该外部基板相对的面。
参照图2对元件5的构成进行说明。图2是本实施方式的叠层电容器1的截面图。元件5包括:层叠多个电介质层20而形成的2个外层部7;和,层叠多个电介质层20而形成的内层部9。内层部9位于2个外层部7之间。在内层部9中形成有经由电介质层20层叠的多个内部电极。内层部9具有生成叠层电容器1的静电电容成分的功能。外层部7在保护内层部9的同时,还具有调整叠层电容器1的厚度尺寸的功能。
在内层部9中形成有第一内部电极组A,其包括与第一端子电极2电连接的第一内部电极11A以及第二内部电极13A。在本实施方式中,形成有两对第一内部电极组A。被形成为矩形形状的各第一内部电极11A以及各第二内部电极13A的一边,在形成有第一端子电极2的端面露出,与第一端子电极2机械地电连接。第一内部电极组A所含的第一内部电极11A与第二内部电极13A经由电介质层20在电介质层20的层叠方向上相邻地层叠。
在内层部9中形成有第二内部电极组B,其包括与第二端子电极4电连接的第三内部电极11B以及第四内部电极13B。在本实施方式中,形成有两对第二内部电极组B。被形成为矩形形状的各第三内部电极11B以及各第四内部电极13B的一边,在形成有第二端子电极4的端面露出,与第二端子电极4机械地电连接。第二内部电极组B所含的第三内部电极11B与第四内部电极13B经由电介质层20在电介质层20的层叠方向上相邻地层叠。
第一内部电极组A和第二内部电极组B在层叠方向交错配置。第一内部电极组A和第二内部电极组B被层叠,以使第二内部电极13A和第三内部电极11B经由电介质层20在层叠方向上相邻。第一内部电极组A偏向第一端子电极2的一侧层叠。第二内部电极组B偏向第二端子电极4的一侧层叠。第一内部电极组A和第二内部电极组B相互按规定的尺寸偏向地叠层。
在本实施方式中,第一内部电极11A,第二内部电极13A,第三内部电极11B以及第四内部电极13B的厚度为1.5μm左右。一对第一内部电极组A中所含的第一内部电极11A与第二内部电极13A之间的电介质层20的厚度,和第二内部电极组B中所含的第一内部电极11B与第二内部电极13B之间的电介质层20的厚度,为相同程度(如图2所示,将它们的厚度规定为D1)。厚度D1,例如在1.3μm左右。
另外,第二内部电极13A、和与第二内部电极13A夹着电介质层20而邻接的第一内部电极11B之间的电介质层20的厚度,与第二内部电极13B、和与第二内部电极13B夹着电介质层20而邻接的第一内部电极11A之间的电介质层20的厚度,为相同程度(如图2所示,将它们的厚度规定为D2)。厚度D2,例如在2.5μm左右。
叠层电容器1的静电电容主要发生在:第二内部电极13A,和与第二内部电极13A夹着电介质层20而邻接的第一内部电极11B之间;以及,第二内部电极13B,和与第二内部电极13B夹着电介质层20而邻接的第一内部电极11A之间。就是说,叠层电容器1的静电电容主要依赖于厚度D2。
参照图3对第一内部电极11A以及第二内部电极13A进行更加详细的说明。图3是用于说明第一内部电极11A以及第二内部电极13A的模式图。图3是,从上面看图2中的第一内部电极11A以及第二内部电极13A的图。
第一内部电极11A和第二内部电极13A的形状大致相同。第一内部电极11A的面积大于第二内部电极13A的面积。从层叠方向看,第一内部电极11A的位于元件5内的部分的轮廓线,比第二内部电极13A的位于元件5内的部分的轮廓线,位于外侧。例如,从层叠方向看,第一内部电极11A的位于元件5内的部分的轮廓线,比第二内部电极13A的位于元件5内的部分轮廓线,位于30μm左右的外侧。
参照图4对第三内部电极11B以及第四内部电极13B进行更加详细的说明。图4是用于说明第三内部电极11B以及第四内部电极13B的模式图。图4是,从上面看图2中的第三内部电极11B以及第四内部电极13B的图。
第三内部电极11B和第四内部电极13B的形状大致相同。第三内部电极11B的面积大于第四内部电极13B的面积。从层叠方向看,第三内部电极11B的位于元件5内的部分的轮廓线,比第四内部电极13B的位于元件5内的部分轮廓线,位于外侧。例如,从层叠方向看,第三内部电极11B的位于元件5内的部分的轮廓线,比第四内部电极13B的位于元件5内的部分轮廓线,位于30μm左右的外侧。
第一内部电极11A和第三内部电极11B形状大致相同并且具有相同程度的面积。第二内部电极13A和第四内部电极13B形状大致相同并且具有相同程度的面积。
另一方面,作为已有的叠层电容器,已知其具备:交错层叠多个内部电极和多个电介质层而形成的元件;和,在元件的外表面以与内部电极电连接的方式形成的第一端子电极以及第二端子电极。在日本特开平6-349666号公报中记载了一种叠层电容器,其相邻的一对内部电极各自连接于第一端子电极或第二端子电极,并且交错层叠连接于第一端子电极的一对内部电极、和连接于第二端子电极的一对内部电极。
上述已有技术的叠层电容器以及日本特开平6-349666号公报所记载的叠层电容器所包含的元件,是通过在片状的电介质层印刷规定形状的成为内部电极的电极图形,接着,层叠多个印刷有电极图形的电介质层而形成的。电极图形的印刷位置在垂直于层叠方向的方向上上有偏差。另外,在层叠印刷有电极图形的电介质层时,电极图形的位置在垂直于层叠方向的方向上有偏差。
因此,在日本特开平6-349666号公报所记载的叠层电容器中,一对内部电极的相互重合的面积产生偏差。由此,在日本特开平6-349666号公报所记载的叠层电容器中,产生静电电容的偏差进一步增大的问题。
根据本实施方式的叠层电容器1,从层叠方向看,第一内部电极11A的位于元件5内的部分的轮廓线,比第二内部电极13A的位于元件内的部分的轮廓线,位于外侧。所以,可以抑制第一内部电极11A和第二内部电极13A在层叠方向上重合的面积的偏差。从层叠方向看,第三内部电极11B的位于元件5内的部分的轮廓线,比第四内部电极13B的位于元件5内的部分轮廓线,位于外侧。所以,可以抑制第三内部电极11B和第四内部电极13B在层叠方向上重合的面积的偏差。因此,可以降低因第1~第4内部电极11A,13A,11B,13B位置的偏差而引起的静电电容的偏差。
下面,对本实施方式的叠层电容器1的制造方法进行说明。图5是表示本实施方式的叠层电容器I的制造方法的流程。本实施方式的叠层电容器1的制造方法,如图5所示,包括以下各工序:第一层形成工序S1,第一电极形成工序S2,第二层形成工序S3,第二电极形成工序S4,剥离工序S5,元件形成工序S6,端子形成工序S7。
首先,作为形成叠层体10的工序,参照图6对第一层形成工序S1,第一电极形成工序S2、第二层形成工序S3、第二电极形成工序S4以及剥离工序S5进行说明。图6是本实施方式的叠层电容器的制造工序中所形成的叠层体10的截面图。
在第一层形成工序S1中,在PET薄膜P1(支承体)上形成第一陶瓷坯层21。第一陶瓷坯层21是通过在PET薄膜P1涂布陶瓷浆料后进行干燥而形成的。陶瓷浆料是通过向以钛酸钡为主要成分的电介质材料中加入粘合剂树脂(例如有机粘合剂树脂等)、溶剂、增塑剂等之后将其混合分散而得到的。第一陶瓷坯层21的厚度D2,例如在3.5μm左右。
然后,在第一电极形成工序S2中,在第一陶瓷坯层21的上面形成多个第一电极图形11。第一电极图形11是通过在第一陶瓷坯层21的上面印刷电极膏之后进行干燥而形成的。电极膏是例如在Ni,Ag,Pd等金属粉末中混合了粘合剂树脂和溶剂等的膏(paste)状的组合物。作为印刷方式,可以使用例如网板印刷等。第一电极图形11的厚度,例如在1.1~1.2μm左右。
然后,在第二层形成工序S3中,在第一陶瓷坯层21以及多个第一电极图形11的上面形成第二陶瓷坯层23。第二陶瓷坯层23与第一陶瓷坯层23相同地,是通过在涂布陶瓷浆料后进行干燥而形成的。第二陶瓷坯层23覆盖第一电极图形11的上面。陶瓷浆料被填充在多个第一电极图形11之间,从而使第二陶瓷坯层23的上面形成为平面形状。从第一电极图形11的上面到第二陶瓷坯层23的上面的第二陶瓷坯层23的厚度为1.6μm左右。
接着,在第二电极形成工序S4中形成多个第二电极图形13。第二电极图形13形成在,第二陶瓷坯层23的上面、且从层叠方向上看与多个第一电极图形11分别重合的位置。第二电极图形13与第一电极图形11相同地,是通过在印刷电极膏后进行干燥而形成的。第二电极图形13的厚度例如在1.1~1.2μm左右。
在第二电极形成工序S4中,在印刷第二电极图形13时,有可能由印刷的电极膏中所含的溶剂溶解第二陶瓷坯层23,从而导致第二电极13与第一电极图形11的电连接。如后面所述,第一电极图形11和第二电极图形13与同极的端子电极电连接。所以,在本实施方式的叠层电容器中,即使第二电极图形13与第一电极图形11电连接的情况下,也没有在性能上的问题。
在第二电极形成工序S4之后,在第二陶瓷坯层23上的没有形成有第二电极图形13的余部上印刷陶瓷膏并使其干燥,从而形成补助层25。形成补助层25的陶瓷膏和为上述陶瓷膏可以是相同成分,也可以为不同成分。此时,使补助层25的厚度与第二电极图形13的厚度相同。通过这样的构成,如后面所述,在第二电极图形13上层叠其他层时可以不产生厚度差。因此,可以更精确地进行层的层叠。另外,不一定非要形成补助层25。
通过以上工序完成了叠层体10,其形成有第一陶瓷坯层21、多个第一电极图形11、第二陶瓷坯层23、以及多个第二电极图形13。叠层体10的厚度D3在7.3~7.5μm左右。
然后,在剥离工序S5中,从叠层体10剥离PET薄膜P1。图7表示如此形成的叠层体10。图7是在本实施方式的叠层电容器1的制造中所形成的叠层体10的平面图。
如图7所示,在第一电极形成工序S2中,通过将多个第一电极图形11进行二维排列而形成。然后,在形成第二陶瓷坯层23之后,在第二电极形成工序S4中,将多个第二电极图形13形成在第二陶瓷坯层23的上面。该多个第二电极图形13是通过使其从层叠方向看分别与多个第一电极图形11重合地进行二维排列而形成的。
第一电极图形11和第二电极图形13分别被形成为大致矩形形状,并形状大体相同。在第二电极形成工序S4中,第二电极图形13的一边的长度被形成为比第一电极图形11的一边的长度短2·d1,第二电极图形13的另一边的长度被形成为比第一电极图形11的另一边的长度短2·d1。即,从第一电极图形11和第二电极图形13的层叠方向上看,其被形成为,第二电极图形13的轮廓线位于从第一电极图形11的轮廓线距离d1的内侧。例如,距离d1在30μm左右。
接着,参照图8对元件形成工序S6进行说明。图8是本实施方式的叠层电容器的制造工序中所形成的集合体30的截面图。在元件形成工序S6中,准备多个剥离了PET薄膜P1的叠层体10,层叠多个叠层体10从而形成集合体30。然后,通过切断形成的集合体30形成多个元件5。例如,准备四个叠层体10A~10D,如图8所示,层叠准备的叠层体10A~10D形成集合体30。集合体30由外层部7以及多个叠层体10A~10D构成。集合体30通过依照外层部7、叠层体10A、叠层体10B、叠层体10C、叠层体10D、外层部7的顺序叠层压接而形成。外层部7是通过层叠多个没有形成电极图形的陶瓷坯层而形成的。
使在层叠方向上相邻的第一电极图形11之间,在第一电极图形11的规定的排列方向上错开一定的间距地层叠叠层体10A~10D。即,在垂直于层叠方向、且平行于第一以及第二电极图形11、13的规定的排列方向的方向上,每一层错开大约半个图形地层叠叠层体10A~10D。设第一陶瓷坯层21上的第一电极图形11的形成间隔为dx时,各叠层体10层叠时错开dx/2。
然后,沿着相互垂直的第一切断面(未图示)和第二切断面L切断集合体30,形成多个元件5。第一切断面为垂直于层叠方向、且与规定的排列方向平行的面,是穿过排列形成的第一以及第二电极图形11、13之间的中间的面。第二切断面L为垂直于层叠方向以及规定的排列方向的面,是穿过第一以及第二电极图形11、13的中央部的面,和穿过第一以及第二电极图形11,13之间的中间的面。
切断后,除去元件5的第一陶瓷坯层21,第二陶瓷坯层23、以及辅助层25中所含的粘合剂,进行烧结。
然后,在端子形成工序S7中,在元件5的外表面形成第一端子电极2和第二端子电极4。在元件5的由第二切断面L切断的切断面、且相对的各切断面上,形成第一以及第二端子电极2、4。由第二切断面L切断中央部从而在元件5的侧面露出的第一电极图形11以及第二电极图形13,通过形成的第一以及第二端子电极2、4而电连接。
例如,叠层体10A和叠层体10C所含的中央部被切断的第一电极图形11以及第二电极图形13连接于第二端子电极2。叠层体10B和叠层体10D所含的中央部被切断的第一电极图形11以及第二电极图形13连接于第二端子电极4。
这样,中央部被切断而连接于第一端子电极2的第一电极图形11和第二电极图形13,分别相当于上述叠层电容器1的第一内部电极11A和第二内部电极13A。中央部被切断而连接于第二端子电极4的第一电极图形11和第二电极图形13,分别相当于上述叠层电容器1的第一内部电极11B和第二内部电极13B。另外,第一陶瓷坯层21、第二陶瓷坯层23、以及辅助层25构成电介质层20。叠层电容器1通过以上说明的工序而完成。
在如此制造的叠层电容器1中,第二内部电极13A、和与第二内部电极13A夹着电介质层而邻接的第一内部电极11B之间的电介质层的厚度D2,和第二内部电极13B、和与第二内部电极13B夹着电介质层而邻接的第一内部电极11A之间的电介质层的厚度D2,相当于第一陶瓷坯层21的厚度D2。也就是说,叠层电容器1的静电电容主要依赖于第一陶瓷坯层21的厚度D2。
上述第一陶瓷坯层21的厚度D2,根据所希望的叠层电容器1的静电电容而设定。而且,叠层体10的厚度D3被设定为,从叠层体10容易剥离PET薄膜P1的尺寸。为了得到设定的叠层体10的厚度D3,设定第二陶瓷坯层23的厚度D1。
下面,说明本实施方式的叠层电容器1的制造方法的作用效果。
本实施方式的叠层电容器1的制造方法中,在将形成了第一陶瓷坯层21、第一电极图形11、第二陶瓷坯层23和第二电极图形13的叠层体10形成在PET薄膜P1上之后,从叠层体10剥离PET薄膜。所以,与在层叠了1层陶瓷坯层和1层电极图形之后从PET薄膜P1剥离的情况相比,可以将从PET薄膜P1剥离时的叠层体10的厚度D3设定得较厚。由此,可容易地从叠层体10剥离PET薄膜P1,可以抑制叠层体10中的PET薄膜P1的剥离面的变形。因此,可层叠剥离面的变形比较小的叠层体10,从而能够抑制叠层电容器1的陶瓷坯层的叠层不良。
本实施方式的叠层电容器1的制造方法中,在第一层形成工序S1中,可调整第一陶瓷坯层21的厚度D2,从而容易地调整叠层电容器1的静电电容。可调整第二陶瓷坯层23的厚度D1,从而将剥离PET薄膜P1时的叠层体10的厚度D3设定为容易剥离的厚度。
在以上叙述中,第一陶瓷坯层21的厚度D2为3.5μm左右,第一电极图形11的上面和第二电极图形13的下面之间的电介质层的厚度D1为1.6μm左右,叠层体10的厚度D3为7.3~7.5μm左右。例如,通过使第一陶瓷坯层21的厚度D2小于3.5μm,可使叠层电容器1的静电电容的值进一步提高。此时,为了将叠层体10的厚度D3保持在容易从PET薄膜P1剥离的厚度、即7.3~7.5μm左右,可以使第一电极图形11的上面和第二电极图形13的下面之间的电介质层的厚度D1进一步加大。
在本实施方式的叠层电容器1的制造方法中,通过将多个第一电极图形11以及多个第二电极图形13相互重合地以二维排列的方式形成,将叠层体10错开一定间隔地进行叠层而形成集合体30之后,由第一切断面和第二切断面切断而形成多个元件5。由此,可有效地形成叠层电容器1。所以,可以抑制陶瓷坯层的叠层不良,从而可以高效率地制造多个叠层电容器1。
本实施方式的叠层电容器1的制造方法中,在第二电极形成工序S4中,第二电极图形13的轮廓线被形成为,从层叠方向看、其位于第一电极图形11的轮廓线的内侧。由此,在元件5中,除去由第二切断面L而成的切断线的第二电极图形13的轮廓线被形成为,从层叠方向看、其位于对应的第一电极图形11的轮廓线的内侧。由此,可以抑制元件5中的1的叠层体10所含的第一内部电极11A和第二内部电极13A,以及,第一内部电极11B和第二内部电极13B重合的面积的偏差。由此,可以抑制邻接的一个叠层体10所含的第一内部电极11A以及第二内部电极13A,和另一叠层体所含的第一内部电极11B以及第二内部电极13B的从层叠方向上看重合的面积的偏差。因此,可以抑制叠层电容器1的静电电容的偏差。
Claims (8)
1.一种叠层电容器的制造方法,包括:
第一层形成工序,在支承体上形成第一陶瓷坯层;
第一电极形成工序,在所述第一陶瓷坯层的上面形成第一电极图形;
第二层形成工序,在所述第一陶瓷坯层以及所述第一电极图形的上面层叠而形成第二陶瓷坯层;
第二电极形成工序,在所述第二陶瓷坯层的上面、且从层叠方向上看与所述第一电极图形相互重合的位置形成第二电极图形;
剥离工序,从层叠了所述第一陶瓷坯层、所述第一电极图形、所述第二陶瓷坯层、以及所述第二电极图形的叠层体剥离所述支承体;
元件形成工序,准备多个剥离了所述支承体的所述叠层体,层叠该多个所述叠层体而形成元件;
端子形成工序,在所述元件的外表面形成第一端子电极,使其连接于所述多个叠层体中规定的叠层体所含的所述第一电极图形和所述第二电极图形;在所述元件的外表面形成第二端子电极,使其连接于所述多个叠层体中规定的叠层体所含的所述第一电极图形和所述第二电极图形。
2.如权利要求1所述的叠层电容器的制造方法,
在所述第一电极形成工序中,使多个所述第一电极图形以二维排列的方式形成,
在所述第二层形成工序中,将所述第二陶瓷坯层在所述第一陶瓷坯层以及多个所述第一电极图形的上面层叠而形成,
在所述第二电极形成工序中,将多个所述第二电极图形以二维排列的方式形成在,所述第二陶瓷坯层的上面、且从层叠方向上看与所述多个第一电极图形分别相互重合的位置,
在所述元件形成工序中,层叠所述多个叠层体而形成集合体,其层叠方式为,使在该叠层体的层叠方向上相邻的所述第一电极图形之间、在所述第一电极图形的规定的排列方向上错开一定的间隔;通过由第一切断面和第二切断面切断所述集合体而形成多个所述元件,该第一切断面是与所述规定的排列方向平行、且穿过相邻的所述第一电极图形的之间的面,该第二切断面是垂直于所述规定的排列方向、且穿过相邻的所述第一电极图形的之间的面以及所述第一电极图形的中央的面。
3.如权利要求2所述的叠层电容器的制造方法,
在所述第二电极形成工序中形成所述第二电极图形,使所述第二电极图形的轮廓线从层叠方向上看位于所述第一电极图形的轮廓线的内侧。
4.如权利要求3所述的叠层电容器的制造方法,
在所述第一层形成工序中通过调整所述第一陶瓷坯层的厚度来调整叠层电容器的静电电容。
5.如权利要求1所述的叠层电容器的制造方法,
在所述第一层形成工序中通过调整所述第一陶瓷坯层的厚度来调整叠层电容器的静电电容。
6.如权利要求5所述的叠层电容器的制造方法,
在所述第二电极形成工序中形成所述第二电极图形,使所述第二电极图形的轮廓线从层叠方向上看位于所述第一电极图形的轮廓线的内侧。
7.如权利要求1所述的叠层电容器的制造方法,
在所述第二电极形成工序中形成所述第二电极图形,使所述第二电极图形的轮廓线从层叠方向上看位于所述第一电极图形的轮廓线的内侧。
8.一种叠层电容器,
包括:
元件,层叠了多个电介质层;
第一端子电极,形成在所述元件的外表面;
第二端子电极,形成在所述元件的外表面,并且与所述第一端子电极电绝缘;
多个第一内部电极组,该第一内部电极组包括第一内部电极以及第二内部电极,该第一内部电极以及第二内部电极经由所述电介质层在所述多个电介质层的层叠方向上相互相邻、并且电连接于所述第一端子电极;
多个第二内部电极组,该第二内部电极组包括第三内部电极以及第四内部电极,该第三内部电极以及第四内部电极经由所述电介质层在所述层叠方向上相互相邻、并且电连接于所述第二端子电极,
在所述元件中,所述多个第一内部电极组和所述多个第二内部电极组,以使所述第二内部电极和所述第三内部电极经由所述电介质层在所述层叠方向上相互相邻的方式,在所述层叠方向上交错地配置,
所述第一内部电极的位于所述元件内的部分的轮廓线,从所述层叠方向上看,比所述第二内部电极的位于所述元件内的部分的轮廓线,位于外侧,
所述第三内部电极的位于所述元件内的部分的轮廓线,从所述层叠方向上看,比所述第四内部电极的位于所述元件内的部分的轮廓线,位于外侧。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228000A JP4539489B2 (ja) | 2005-08-05 | 2005-08-05 | 積層コンデンサの製造方法 |
JP2005228000 | 2005-08-05 | ||
JP2005-228000 | 2005-08-05 | ||
JP2005280454 | 2005-09-27 | ||
JP2005280454A JP4335192B2 (ja) | 2005-09-27 | 2005-09-27 | 積層コンデンサ |
JP2005-280454 | 2005-09-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1909126A true CN1909126A (zh) | 2007-02-07 |
CN1909126B CN1909126B (zh) | 2011-01-26 |
Family
ID=37700184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610108306 Active CN1909126B (zh) | 2005-08-05 | 2006-08-01 | 叠层电容器的制造方法以及叠层电容器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4539489B2 (zh) |
CN (1) | CN1909126B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102737841A (zh) * | 2011-04-13 | 2012-10-17 | 太阳诱电株式会社 | 叠层型电容器 |
CN103021657A (zh) * | 2012-12-31 | 2013-04-03 | 广东风华高新科技股份有限公司 | 片式多层陶瓷电容器内电极图形印刷方法 |
CN103050278A (zh) * | 2012-12-20 | 2013-04-17 | 广东风华高新科技股份有限公司 | 多层陶瓷电容器及其制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5467702B2 (ja) * | 2013-05-07 | 2014-04-09 | 太陽誘電株式会社 | 積層型コンデンサ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6244519Y2 (zh) * | 1980-03-25 | 1987-11-25 | ||
JPS6016411A (ja) * | 1983-07-08 | 1985-01-28 | 株式会社村田製作所 | 積層磁器コンデンサ |
JPS60254608A (ja) * | 1984-05-30 | 1985-12-16 | 株式会社村田製作所 | 積層セラミツクコンデンサ |
JPS61253811A (ja) * | 1985-05-04 | 1986-11-11 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
JPH04139710A (ja) * | 1990-09-29 | 1992-05-13 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサとその製造方法 |
JP2784863B2 (ja) * | 1992-08-31 | 1998-08-06 | 太陽誘電株式会社 | 積層コンデンサ |
JPH06349666A (ja) * | 1993-06-02 | 1994-12-22 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JPH077129U (ja) * | 1993-06-02 | 1995-01-31 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JPH07297072A (ja) * | 1994-04-25 | 1995-11-10 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサ |
JPH08273973A (ja) * | 1995-03-29 | 1996-10-18 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
JPH10241991A (ja) * | 1997-02-24 | 1998-09-11 | Taiyo Yuden Co Ltd | 積層コンデンサとそのトリミング方法 |
JP2000124057A (ja) * | 1998-10-12 | 2000-04-28 | Tdk Corp | 積層型セラミックコンデンサ |
JP2000138127A (ja) * | 1998-10-30 | 2000-05-16 | Kyocera Corp | 積層セラミックコンデンサ |
JP2004047707A (ja) * | 2002-07-11 | 2004-02-12 | Murata Mfg Co Ltd | 積層セラミックコンデンサアレイ |
CN1629991A (zh) * | 2003-12-16 | 2005-06-22 | 广东风华高新科技集团有限公司 | 一种薄介质高层数片式陶瓷电容器的制备方法 |
-
2005
- 2005-08-05 JP JP2005228000A patent/JP4539489B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-01 CN CN 200610108306 patent/CN1909126B/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102737841A (zh) * | 2011-04-13 | 2012-10-17 | 太阳诱电株式会社 | 叠层型电容器 |
CN102737841B (zh) * | 2011-04-13 | 2016-06-22 | 太阳诱电株式会社 | 叠层型电容器 |
CN105788857A (zh) * | 2011-04-13 | 2016-07-20 | 太阳诱电株式会社 | 叠层型电容器 |
CN105788857B (zh) * | 2011-04-13 | 2018-01-30 | 太阳诱电株式会社 | 叠层型电容器 |
CN103050278A (zh) * | 2012-12-20 | 2013-04-17 | 广东风华高新科技股份有限公司 | 多层陶瓷电容器及其制备方法 |
CN103050278B (zh) * | 2012-12-20 | 2016-07-06 | 广东风华高新科技股份有限公司 | 多层陶瓷电容器及其制备方法 |
CN103021657A (zh) * | 2012-12-31 | 2013-04-03 | 广东风华高新科技股份有限公司 | 片式多层陶瓷电容器内电极图形印刷方法 |
CN103021657B (zh) * | 2012-12-31 | 2016-12-28 | 广东风华高新科技股份有限公司 | 片式多层陶瓷电容器内电极图形印刷方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007043001A (ja) | 2007-02-15 |
JP4539489B2 (ja) | 2010-09-08 |
CN1909126B (zh) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1282206C (zh) | 用于生产叠层陶瓷电子元件的方法 | |
KR100645710B1 (ko) | 적층 세라믹 캐패시터 | |
CN1870190A (zh) | 叠层陶瓷电容器及其制造方法 | |
CN1217358C (zh) | 丝网印刷板、陶瓷迭层电子设备及其制造方法 | |
KR20070092657A (ko) | 적층 세라믹 전자 부품 | |
CN1794388A (zh) | 多层片状电容器及其制造方法 | |
CN1841594A (zh) | 层叠电子器件及其制造方法 | |
CN1667766A (zh) | 叠片陶瓷电容器 | |
US7828033B2 (en) | Method of manufacturing multilayer capacitor and multilayer capacitor | |
CN1941234A (zh) | 叠层电容器 | |
US7799409B2 (en) | Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component | |
CN1909126A (zh) | 叠层电容器的制造方法以及叠层电容器 | |
JP4574267B2 (ja) | 積層型電子部品の製法および積層型電子部品 | |
CN1356864A (zh) | 多层陶瓷衬底及其制造方法 | |
JPH09260187A (ja) | セラミック電子部品の製造方法 | |
JP2004179348A (ja) | セラミック積層体の製法 | |
JP2000269074A (ja) | 積層セラミックコンデンサとその製造方法 | |
KR100846079B1 (ko) | 적층 콘덴서의 제조 방법 및 적층 콘덴서 | |
JPH06151999A (ja) | 積層型圧電/電歪アクチュエータ素子の製造方法 | |
JP4432450B2 (ja) | 積層型セラミック電子部品の製造方法 | |
JP3891009B2 (ja) | セラミック積層体の製造方法 | |
JP3521774B2 (ja) | 積層セラミックコンデンサの製造方法 | |
JP3528703B2 (ja) | セラミックグリーンシート積層体の製造方法 | |
JP2004186341A (ja) | セラミック積層体の製法 | |
JP2007180198A (ja) | 積層電子部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |