CN1870190A - 叠层陶瓷电容器及其制造方法 - Google Patents
叠层陶瓷电容器及其制造方法 Download PDFInfo
- Publication number
- CN1870190A CN1870190A CNA2006100898458A CN200610089845A CN1870190A CN 1870190 A CN1870190 A CN 1870190A CN A2006100898458 A CNA2006100898458 A CN A2006100898458A CN 200610089845 A CN200610089845 A CN 200610089845A CN 1870190 A CN1870190 A CN 1870190A
- Authority
- CN
- China
- Prior art keywords
- layer
- ceramic
- internal electrode
- length direction
- jump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000919 ceramic Substances 0.000 claims abstract description 125
- 239000011159 matrix material Substances 0.000 claims description 49
- 238000003475 lamination Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 29
- 238000002360 preparation method Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract 7
- 230000002950 deficient Effects 0.000 description 25
- 238000007639 printing Methods 0.000 description 14
- 238000009434 installation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229920002799 BoPET Polymers 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052573 porcelain Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/01—Form of self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供叠层陶瓷电容器及其制造方法。陶瓷基体是由长度方向、宽度方向和厚度方向定义的形状。多个内部电极，在陶瓷基体的内部沿厚度方向隔开间隔叠层，在上述陶瓷基体的从长度方向看的两端部上交替地引出。上述陶瓷基体，在厚度方向上相对置的两个面之中的一个面是平面状，从一个面到最外侧内部电极的距离，从长度方向看的端部上的值Db大于从长度方向看的中央部的值Da，比值Db/Da为2.1以下。
Description
技术领域
本发明涉及叠层陶瓷电容器及其制造方法。
背景技术
一般，叠层陶瓷电容器的结构是由多个内部电极夹持陶瓷层进行叠层，交替地引出到陶瓷基体的两个端部上。这样的叠层陶瓷电容器，在陶瓷基体的端部和中央部之间，也就是说，从叠层方向看，在内部电极和空白区域交替设置的部分、以及仅出现内部电极的部分之间，由于内部电极的有无而形成阶差(高度差)。该阶差造成陶瓷基体尺寸误差，在安装叠层陶瓷电容器时，造成装配不合格。
解决上述阶差问题用的技术，已知的是在内部电极的周围印刷陶瓷浆料，填平凹坑消除阶差(参见日本特开2001-358036号公报)。
但是，在内部电极周围印刷用于吸收阶差的陶瓷浆料的情况下，必须用准确的印刷图形来印刷陶瓷浆料，要求很高的印刷精度。增加这样的工序，造成制造工序复杂化。
并且，在内部电极周围用于吸收阶差的印刷陶瓷浆料的情况下，产生瓷坯片受损的问题。也就是说，陶瓷浆料内的溶剂浸透到生片(绿片：green sheet)和PET薄膜之间，陶瓷生片可能从PET薄膜上剥离下来。
发明内容
本发明的目的是提供一种叠层陶瓷电容器及其制造方法，既能够消除陶瓷基体的尺寸误差而防止安装时的装配不合格，又能够简化制造工序，而且能够防止片材受冲击(sheet-attack)。
<叠层陶瓷电容器>
为了解决上述问题，涉及本发明的叠层陶瓷电容器具有陶瓷基体和多个内部电极。
上述陶瓷基体是由长度方向、宽度方向和厚度方向定义的形状。上述多个内部电极，在上述陶瓷基体的内部沿厚度方向隔开间隔叠层，且在上述陶瓷基体的从长度方向看的两端部上交替地引出。
上述陶瓷基体，在厚度方向上相对置的两个面之中的一个面是平面状，从上述一个面到最外侧内部电极的距离，从长度方向看的端部上的值Db大于从长度方向看的中央部的值Da，其比值Db/Da为2.1以下。
上述涉及本发明的叠层陶瓷电容器，多个内部电极在陶瓷基体的内部沿厚度方向隔开间隔叠层，且在陶瓷基体的从长度方向看的两端部上交替地引出。所以，能获得叠层陶瓷电容器的基本结构。
再者，上述陶瓷基体，在厚度方向上相对置的两个面之中的一个面是平面状，从上述一个面到最外侧内部电极的距离，从长度方向看的端部上的值Db大于从长度方向看的中央部的值Da。若采用该结构，则能够消除在陶瓷基体的端部和中央部之间所产生的内部电极的阶差，消除陶瓷基体的尺寸误差。所以，能够防止在安装叠层陶瓷电容器时出现装配不合格(安装不合格)。
而且，若采用上述结构，则在叠层陶瓷电容器的制造工序中，不需要在内部电极周围印刷用于吸收阶差的陶瓷浆料的工序。因此，能够简化叠层陶瓷电容器的制造工序。
再者，因为不需要在内部电极周围印刷用于吸收阶差的陶瓷浆料的工序，所以，能够防止片材受冲击。
再者，在本发明中，从陶瓷基体的上述一个面到最外侧内部电极的距离，端部的值Db和中央部的值Da之比Db/Da设定为2.1以下。若把比值Db/Da设定为2.1以下，则能够把叠层陶瓷电容器的装配不合格的发生率和叠层剥离发生率降低到最小值。
<叠层陶瓷电容器的制造方法>
在涉及本发明的叠层陶瓷电容器的制造方法中，准备在一个面上互相间隔开空白区域而形成多个内部电极的第1陶瓷生片。并且，准备在一个面上形成了阶差吸收层且没有内部电极层的第2陶瓷生片。
并且，使阶差吸收层重叠在从该叠层方向看内部电极层和空白区域交替位于的部分上，而制造在多个上述第1陶瓷生片外侧具有至少一层上述第2陶瓷生片的片材叠层体。
在上述涉及本发明的叠层陶瓷电容器的制造方法中，在第1陶瓷生片的一个面上形成多个内部电极层并使其互相间隔开空白区域，制作成具有多个上述第1陶瓷生片的片材叠层体。所以，能够获得叠层陶瓷电容器的基本结构。
本发明的特征是，准备在一个面上形成了阶差吸收层，且没有内部电极层的第2陶瓷生片。并且，在从该叠层方向看内部电极层和空白区域交替位于的部分上重叠阶差吸收层，来制作在多个上述第1陶瓷生片外侧具有至少一层上述第2陶瓷生片的片材叠层体。若采用这种阶差吸收结构，则能够吸收(消除)从叠层方向看仅内部电极层位于的部分以及内部电极层和空白区域交替位于的部分之间所产生的阶差。所以，能够消除对片材叠层体进行切断而产生的陶瓷基体的尺寸误差。因此，能够防止在安装叠层陶瓷电容器时产生装配不合格。
而且，若采用上述阶差吸收结构，则不需要在第1陶瓷生片的一个面上在内部电极层周围印刷用于阶差吸收的陶瓷浆料的工序。因此，能够简化叠层陶瓷电容器的制造工序。
再者，因为不需要在第1陶瓷生片的一个面上在内部电极层周围印刷用于阶差吸收的陶瓷浆料的工序。所以能够防止片材受冲击。
如上所述，若采用本发明，则能提供一种叠层陶瓷电容器及其制造方法，既能够消除陶瓷基体的尺寸误差而防止安装时的装配不合格，又能够简化制造工序，而且能够防止片材受冲击。
附图说明
图1是表示本发明的叠层陶瓷电容器的一实施方式的剖面图。
图2是沿图1的2-2线的剖面图。
图3是表示涉及本发明的叠层陶瓷电容器的制造方法的一实施方式中所包含的步骤的平面图。
图4是沿图3的4-4线的剖面图。
图5是表示图3和图4所示的叠层陶瓷电容器的制造方法中所包含的另一个步骤的平面图。
图6是沿图5的6-6线的剖面图。
图7是表示图3、图4所示的步骤和图5、图6所示的步骤之后的步骤的图。
具体实施方式
<叠层陶瓷电容器>
图1是表示涉及本发明的叠层陶瓷电容器的一实施方式的剖面图。图2是沿图1的2-2线的剖面图。如图所示，涉及本发明的叠层陶瓷电容器具有陶瓷基体1和n层的内部电极21～2n。
陶瓷基体1例如由以钛酸钡为主要成分的介质材料等而构成。陶瓷基体1是由长度方向L、宽度方向W和厚度方向T定义的形状。具体来说，陶瓷基体1是具有长度方向L、宽度方向W和厚度方向T的大致长方体形状。关于陶瓷基体1的尺寸，其数值举例说明如下。长度尺寸、宽度尺寸和厚度尺寸分别为3.2mm、1.6mm和1.6mm。
在从长度方向L看的陶瓷基体1的两个端面160、170上，设置了端子电极41、42。端子电极41、42，可以采用多层结构，例如包括以Sn为主要成分的外层、以Ni为主要成分的中间层、以及以Cu为主要成分的基底层的多层结构。
内部电极21～2n在陶瓷基体1的内部沿厚度方向T隔开间隔进行叠层。详细情况是，内部电极21～2n，从与厚度方向T相垂直的平面看，分别为具有长度方向L和宽度方向W的长方形状，夹着介质层进行叠层。
再者，内部电极21～2n在从长度方向L看的陶瓷基体1的两个端部16、17上交替地引出。首先，内部电极21，从长度方向L看的一端在陶瓷基体1的端面160上引出，与端子电极41相连接，从长度方向L看的另一端在长度方向L上与陶瓷基体1的另一个端面170之间隔开间隔。下一个内部电极22，从长度方向L看的一端在长度方向L上与陶瓷基体1的端面160保持间隔，从长度方向L看的另一端在陶瓷基体1的端面170上引出，与端子电极42相连接。其余的内部电极23～2n也是一样。利用这种内部电极的引出结构，从叠层方向T看内部电极和空白区域交替地位于，从长度方向L看的陶瓷基体1的两个端部16、17。并且，使得从长度方向L看的陶瓷基体1的中央部18，从叠层方向T看仅出现内部电极。
内部电极21～2n例如由Ni或Cu等构成。内部电极21～2n的层厚T1和层数n可设定为任意值。并且，从陶瓷基体1的中央部18看，夹持在内部电极之间的介质层的层厚T2(参见图1)也可以设定为任意值。该数值，例如内部电极的层数n可以设定为400，内部电极的层厚T1可以设定为1.0μm，介质层的层厚T2可以设定为1.0μm。
陶瓷基体1和内部电极21～2n的基本结构如以上说明的那样。以下说明本发明的特征结构。
陶瓷基体1，在厚度方向T上相对置的2个面101、102之中的一个面101为平面形状，所谓平面形状是指从叠层陶瓷电容器安装时是否产生装配不合格的观点看是平面状。
再者，陶瓷基体1关于从面101到最外侧内部电极2n的距离，从长度方向L看的端部17的值Db大于从长度方向L看的中央部18的值Da。其详细情况说明如下。在中央部18，该内部电极2n的位置从厚度方向T看离开面101的距离是大致上一定的。在端部17，内部电极2n的位置从厚度方向T看，高于在中央部的位置。Db值是在端部170附近看的值。
并且，Db值和Da值之比Db/Da是2.1以下。所以，对Db/Da值的范围归纳如下。
1＜Db/Da≤2.1……(1)
在图示实施方式中，陶瓷基体1的另一个面102也是平面状。再者，关于从该面102到最外侧内部电极21的距离，从长度方向L看的端部16的值也大于从长度方向L看的中央部18的值。其详细情况和从面101到内部电极2n的距离相同，其重复的说明从略。
如参见图1和图2说明的那样，涉及本发明的叠层陶瓷电容器，内部电极21～2n在陶瓷基体1的内部沿厚度方向T隔开间隔进行叠层，从长度方向L上看的陶瓷基体1的两个端部16、17上交替地引出。所以，形成了叠层陶瓷电容器的基本结构。
再者，陶瓷基体1，在厚度方向T上相对置的2个面101、102之中的一个面101为平面形状，关于从面101到最外侧内部电极2n的距离，从长度方向L看的端部17的值Db大于从长度方向L看的中央部18的值Da。若采用该结构，则能够吸收在陶瓷基体1的端部17和中央部18之间产生的内部电极21～2n的阶差，能够消除陶瓷基体1的尺寸误差。所以，能够防止在安装叠层陶瓷电容器时产生装配不合格(安装不合格)。
然而，若采用上述结构，则不需要在叠层陶瓷电容器的制造工序中在内部电极21～2n周围印刷用于吸收阶差的陶瓷浆料的工序。所以，能够简化叠层陶瓷电容器的制造工序。
再者，因为不需要在内部电极21～2n周围印刷用于吸收阶差的陶瓷浆料的工序，所以，能够防止片材受冲击。
再者，在本发明中，关于从陶瓷基体的面101到最外侧内部电极2n的距离，把端部17的值Db和中央部18的值Da之比Db/Da设定为2.1以下，若把Db/Da比设定为2.1以下，则能够把叠层陶瓷电容器的安装不合格发生率和叠层剥离发生率控制到很小的数值。
以下参照表1～表4，以实验数据为例进行说明。在表中对各个试样按其编号分别表示出了：内部电极层的层数n、内部电极的厚度T1、介质层的层厚T2、内部电极的层厚T1和介质层的层厚T2之比T1/T2、外装厚度、陶瓷基体中央部的值Da、端部的值Db、端部值Db和中央部值Da之比Db/Da、鼓凸率、安装不合格发生率、以及叠层剥离发生率。所谓鼓凸率是表示芯片的变形度，其数值越大，表示变形越大，容易产生安装不合格。并且，安装不合格的发生率和叠层剥离的发生率表示各个编号的试样在制作100000个叠层陶瓷电容器时的安装不合格发生率和叠层剥离发生率。
首先，表1是在Da值为200μm，内部电极层的层厚T1为1.5μm时的实验数据。
【表1】
| 试样编号 | 内部电极的层数n | 内部电极的层厚T1(μm) | 介质层的层厚T2(μm) | 比值T1/T2 | 外装厚度(μm) | Da值(μm) | Db值(μm) | 比值Db/Da | 鼓凸率 | 安装不合格发生率(ppm) | 叠层剥离发生率(％) |
| 1 | 400 | 1.5 | 5.0 | 0.30 | 200 | 200 | 215 | 1.08 | 0 | 0 | 0.0 |
| 2 | 400 | 1.5 | 2.5 | 0.60 | 200 | 200 | 250 | 1.25 | 4 | 20 | 0.1 |
| 3 | 400 | 1.5 | 1.5 | 1.00 | 200 | 200 | 320 | 1.60 | 7 | 20 | 0.2 |
| 4 | 400 | 1.5 | 1.0 | 1.50 | 200 | 200 | 420 | 2.10 | 9 | 30 | 0.3 |
| 5 | 400 | 1.5 | 0.5 | 3.00 | 200 | 200 | 700 | 3.50 | 20 | 3000 | 3.0 |
从表1中可以看出，在比值Db/Da为2.10以下的范围内，安装不合格发生率被控制在50ppm。并且，叠层剥离发生率也被控制在0.3％以下。
对之相对，若比值Db/Da超过2.10，则安装不合格发生率超过50ppm，急剧增大。并且，叠层剥离发生率也超过0.3％，急剧增大。例如当比值Db/Da为3.50时，安装不合格率为3000ppm，叠层剥离发生率为3.0％。
接着，表2是在Da值为200μm，内部电极层的层厚T1为1.0μm时的实验数据。
【表2】
| 试样编号 | 内部电极的层数n | 内部电极的层厚T1(μm) | 介质层的层厚T2(μm) | 比值T1/T2 | 外装厚度(μm) | Da值(μm) | Db值(μm) | 比值Db/Da | 鼓凸率 | 安装不合格发生率(ppm) | 叠层剥离发生率(％) |
| 6 | 400 | 1.0 | 5.0 | 0.20 | 200 | 200 | 210 | 1.05 | 0 | 0 | 0.0 |
| 7 | 400 | 1.0 | 2.5 | 0.40 | 200 | 200 | 230 | 1.15 | 3 | 0 | 0.0 |
| 8 | 400 | 1.0 | 1.5 | 0.67 | 200 | 200 | 380 | 1.40 | 7 | 20 | 0.1 |
| 9 | 400 | 1.0 | 1.0 | 1.00 | 200 | 200 | 320 | 1.60 | 8 | 30 | 0.2 |
| 10 | 400 | 1.0 | 0.5 | 2.00 | 200 | 200 | 600 | 3.00 | 17 | 800 | 1.2 |
从表2中可以看出，在比值Db/Da为2.10以下的范围内，安装不合格发生率被控制在50ppm。并且，叠层剥离发生率也被控制在0.3％以下。
与之相对，若比值Db/Da超过2.10，则安装不合格发生率超过50ppm，急剧增大。并且，叠层剥离发生率也超过0.3％，急剧增大。例如当比值Db/Da为3.00时，安装不合格率为800ppm，叠层剥离发生率为1.2％。
接着，表3是在Da值为100μm，内部电极层的层厚T1为1.5μm时的实验数据。
【表3】
| 试样编号 | 内部电极的层数n | 内部电极的层厚T1(μm) | 介质层的层厚T2(μm) | 比值T1/T2 | 外装厚度(μm) | Da值(μm) | Db值(μm) | 比值Db/Da | 鼓凸率 | 安装不合格发生率(ppm) | 叠层剥离发生率(％) |
| 11 | 400 | 1.5 | 5.0 | 0.30 | 100 | 100 | 120 | 1.20 | 2 | 0 | 0.0 |
| 12 | 400 | 1.5 | 2.5 | 0.60 | 100 | 100 | 160 | 1.60 | 4 | 30 | 0.1 |
| 13 | 400 | 1.5 | 1.5 | 1.00 | 100 | 100 | 240 | 2.40 | 11 | 80 | 0.4 |
| 14 | 400 | 1.5 | 1.0 | 1.50 | 100 | 100 | 350 | 3.50 | 15 | 200 | 0.8 |
| 15 | 400 | 1.5 | 0.5 | 3.00 | 100 | 100 | 650 | 6.50 | 20 | 5000 | 2.5 |
从表3中可以看出，在比值Db/Da为2.10以下的范围内，安装不合格发生率被控制在50ppm。并且，叠层剥离发生率也被控制在0.3％以下。
与之相对，若比值Db/Da超过2.10，则安装不合格发生率超过50ppm，急剧增大。并且，叠层剥离发生率也超过0.3％，急剧增大。例如当比值Db/Da为2.40时，安装不合格率为80ppm，叠层剥离发生率为0.4％。
最后，表4是在Da值为100μm，内部电极层的层厚T1为1.0μm时的实验数据。
【表4】
| 试样编号 | 内部电极的层数n | 内部电极的层厚T1(μm) | 介质层的层厚T2(μm) | 比值T1/T2 | 外装厚度(μm) | Da值(μm) | Db值(μm) | 比值Db/Da | 鼓凸率 | 安装不合格发生率(ppm) | 叠层剥离发生率(％) |
| 16 | 400 | 1.0 | 5.0 | 0.20 | 100 | 100 | 115 | 1.15 | 1 | 10 | 0.0 |
| 17 | 400 | 1.0 | 2.5 | 0.40 | 100 | 100 | 145 | 1.45 | 3 | 20 | 0.0 |
| 18 | 400 | 1.0 | 1.5 | 0.67 | 100 | 100 | 190 | 1.90 | 7 | 40 | 0.2 |
| 19 | 400 | 1.0 | 1.0 | 1.00 | 100 | 100 | 240 | 2.40 | 11 | 100 | 0.5 |
| 20 | 400 | 1.0 | 0.5 | 2.00 | 100 | 100 | 550 | 5.50 | 17 | 700 | 1.0 |
从表4中可以看出，在比值Db/Da为2.10以下的范围内，安装不合格发生率被控制在50ppm。并且，叠层剥离发生率也被控制在0.3％以下。
与之相对，若比值Db/Da超过2.10，则安装不合格发生率超过50ppm，急剧增大。并且，叠层剥离发生率也超过0.3％，急剧增大。例如当比值Db/Da为2.40时，安装不合格率为100ppm，叠层剥离发生率为0.5％。
根据以上表1～表4的实验数据，可以看出，能够把比值Db/Da的上限值设定为2.10。
而且，可以认为比值Db/Da的下限值实质上是Db/Da＞1。本发明在结构上其前题条件是至少在一个内部电极周围不印刷用于吸收阶差的陶瓷浆料。Db值大于Da值。
<叠层陶瓷电容器的制造方法>
以下说明涉及本发明的叠层陶瓷电容器的制造方法的一实施方式。该实施方式涉及图1和图2所示的叠层陶瓷电容器的制造方法。
图3是表示涉及本发明的叠层陶瓷电容器的制造方法的一实施方式中所包含的步骤的图。图4是沿图3的4-4线的剖面图。从图3和图4中可以看出，第1陶瓷生片(未烧结的陶瓷片)11附着在支承体91的一个面上。第1陶瓷生片11由瓷粉、溶剂和粘合剂等混合而成的陶瓷浆料构成，具有一定的厚度。第1陶瓷生片11的厚度例如为1.5μm。并且，支承体91由适当挠性的塑料薄膜而构成。
以下如图3和图4所示，在第1陶瓷生片11的一个面上形成多个内部电极层20。这些内部电极层20在第1陶瓷生片11的面上形成为，在长度方向L上互相间隔开空白区域S1，而且在宽度方向W上隔开空白区域S2。其详细情况说明如下。内部电极层20分别为具有长度方向L和宽度方向W的长方形状，从长度方向L看，长度L0例如为6.0mm，从宽度方向看，宽度W0例如为1.2mm。这些内部电极层20沿长度方向L和宽度方向W布置成行列状。空白区域S1是沿宽度方向W延伸的带状区域，从长度方向L看，宽度L1例如为0.4mm。并且，空白区域S2是沿长度方向L延伸的带状区域，从宽度方向W看，宽度W2例如为0.4mm。
这样的内部电极层20，其形成的方法是按照规定的图形来印刷由导体粉末、溶剂和粘合剂等混合而成的导体浆料。印刷方法可以采用丝网印刷法、凹版印刷法或胶版印刷法等。内部电极层20的层厚如以上所述。
图5是表示图3和图4所示的叠层陶瓷电容器的制造方法中所包含的另一个步骤的图。图6是沿图5的6-6线的剖面图。从图5和图6中可以看出，第2陶瓷生片12附着在支承体92的一个面上。第2陶瓷生片12利用和第1陶瓷生片11相同的陶瓷浆料来构成，形成一定的厚度。第2陶瓷生片12的厚度例如为1.5μm。
以下，如图5和图6所示，在第2陶瓷生片12的一个面上形成阶差吸收层14。阶差吸收层14形成的图形中包括：从长度方向L看如图3和图4所示的空白区域S1以及增加的区域S3。增加的区域S3是分别设置在按长度方向L互相邻接的空白区域S1之间，且向宽度方向W延伸的带状区域。增加的区域S3的宽度L1从长度方向L看与空白区域S1相同。增加的区域S3和空白区域S1之间的间隔L2例如为2.8mm。
并且，阶差吸收层14形成的图形从宽度方向W看包括图3所示的空白区域S2。
这样的阶差吸收层14，其形成的方法是按规定图形来印刷陶瓷浆料。印刷方法可以采用丝网印刷法，凹版印刷法或胶版印刷法等。阶差吸收层14用构成与第2陶瓷生片12相同的的陶瓷浆料构成。
阶差吸收层14的层厚，在决定时要考虑叠层陶瓷电容器的制造工序中的各种数值，例如，具有阶差吸收层的第2陶瓷生片的叠层层数、内部电极层的层厚以及层数等。关于阶差吸收层的层厚的数值，例如在具有阶差吸收层的第2陶瓷生片的叠层数为40，内部电极层的层厚和层数分别为1.0μm和400时，可以把阶差吸收层的层厚定为3.0μm。
在图3、图4所示的步骤和图5、图6所示的步骤之间，时间的顺序关系是任意的。例如，既可以在进行图3、图4的步骤之后再进行图5、图6的步骤，也可以在进行了图5、图6的步骤之后再进行图3、图4的步骤。或者，对图3、图4的步骤和图5、图6的步骤同时进行。
以下，如图7所示，制备在多层(n层)第1陶瓷生片11的外侧具有至少一层第2陶瓷生片12的片材叠层体。详细情况是，把具有内部电极层20和空白区域S1的第1陶瓷生片11作为单位层61～6n制作成片材叠层体。再者，除了这些单位层61～6n外，还把具有阶差吸收层14的第2陶瓷生片12作为上层单位层51～5m和下层单位层71～7m制成片材叠层体。上层单位层51～5m和下层单位层71～7m，分别离开单位层61～6n从叠层方向T看位于上层和下层。
在制作片材叠层体时，单位层61～6n布置成使其位置从长度方向L看交替地互相错开。具体来说，单位层61～6n布置成这样的状态，即除了产生从叠层方向T看仅有内部电极层20的部分81外，还产生一种使内部电极层20和空白区域S1交替出现的部分82。更具体地说，从叠层方向T看仅有内部电极层20的部分81，从长度方向L看位于内部电极20的两个端部上。从叠层方向T看内部电极20和空白区域S1交替地位于的部分82，从长度方向L看位于内部电极层20的中央部。
上层单位层51～5m，在长度方向L和宽度方向W上根据单位层61～6n的位置进行布置。以下具体说明在长度方向L上的布置位置。上层单位层51～5m，其布置的位置使阶差吸收层14重叠到从叠层方向T看内部电极层20和空白区域S1交替出现的部分82上。并且，以下说明在宽度方向W上的布置位置，上层单位层51～5m，其布置位置使阶差吸收层14重叠到从宽度方向W看内部电极层20之间的空白区域S2(参见图3)上。
下层单位层71～7m也是在长度方向L和宽度方向W上根据单位层61～6n的位置进行布置。详细情况与上层单位层51～5m相同，其重复的说明从略。
在图示的实施方式中，制作片材叠层体的方法是，制作具有内部电极层20的第1陶瓷生片11作为单位层61～6n；制备具有阶差吸收层14的第2陶瓷生片12作为上层单位层51～5m和下层单位层71～7m。然后，在叠层台93上依次重叠这些单位层51～5m、61～6n和71～7m，但本发明并不仅限于这种方法。也可以采用这样的方法，即例如制作上层单位层51～5m的一次叠层体、单位层61～6n的一次叠层体以及下层单位层71～7m的一次叠层体。然后把这些一次叠层体叠层而制成。并且，也可以采用这样的方法，即按照需要的次数在挠性支承体上反复进行陶瓷生片形成工序和内部电极层、以及阶差吸收层的印刷工序等，制成片材叠层体。
对这样制成的片材叠层体进行加压，然后切断成单个芯片区，制成叠层芯片坯。再进行脱粘合剂、烧结和端子电极形成等工序，即可制成图1和图2所示的叠层陶瓷电容器。
在涉及本发明的叠层陶瓷电容器的制造方法中，如图3和图4所示，在第1陶瓷生片11的一个面上形成多个内部电极层20，并使其互相之间隔开空白区域S1。进一步如图7所示制成具有多层(n层)第1陶瓷生片11的片材叠层体。所以，能够获得叠层陶瓷电容器的基本结构。
本发明的特征如图5和图6所示，制备在一个面上形成阶差吸收层14，且没有内部电极层的第2陶瓷生片11。进一步如图17所示，制作在多层第1陶瓷生片11的外侧具有至少一层第2陶瓷生片12的片材叠层体，其中，把阶差吸收层14重叠到从其叠层方向T看内部电极层20和空白区域S1交替位于的部分82上。
若采用这种阶差吸收的结构，则能够消除从叠层方向T看仅内部电极层20位于的部分81、和内部电极层20和空白区域S1交替位于的部分82之间产生的阶差。所以，能够消除在切断片材叠层体而制成的陶瓷基体的尺寸误差。因此，能够防止在安装叠层陶瓷电容器时产生装配不合格。
而且，若采用上述阶差吸收的结构，则不需要在第1陶瓷生片11的一个面上在内部电极层20周围印刷用于吸收阶差的陶瓷浆料的工序。所以，能够简化叠层陶瓷电容器的制造工序。
再者，需要在第1陶瓷生片11的一个面上在内部电极层20周围印刷用于吸收阶差的陶瓷浆料的工序，所以能够防止片材受冲击。
根据图7，在图示的实施方式中，采用的片材叠层体的结构是，从多层的第1陶瓷生片11看，上层和下层两者均有第2陶瓷生片12。但本发明并不仅限于这种结构。从以下情况中可以看出这一点。例如，即使其结构是从多层的第1陶瓷生片11看仅在下层具有第2陶瓷生片12，也能够获得同样的效果。
并且，在图示的实施方式中，采用的片材叠层体的结构是具有多层第2陶瓷生片12。但本发明并不仅限于这种结构，第2陶瓷生片12的层数是任意的。这一点从以下情况中可以看出，例如即使其结构是只有一层第2陶瓷生片12，也能够获得基本作用的效果。
Claims (2)
1、一种叠层陶瓷电容器，具有陶瓷基体和多个内部电极，其特征在于：
上述陶瓷基体是由长度方向、宽度方向和厚度方向定义的形状；
上述多个内部电极，在上述陶瓷基体的内部沿厚度方向隔开间隔来叠层，且在上述陶瓷基体的从长度方向看的两端部交替地引出；
上述陶瓷基体，在厚度方向相对置的两个面之中的一个面是平面状，从上述一个面到最外侧内部电极的距离，从长度方向看的端部上的值Db大于从长度方向看的中央部的值Da，比值Db/Da为2.1以下。
2、一种叠层陶瓷电容器的制造方法，其特征在于：
准备在一个面互相隔开空白区域而形成了多个内部电极层的第1陶瓷生片；
准备在一个面上形成有阶差吸收层，且没有内部电极层的第2陶瓷生片；
使阶差吸收层重叠在从其叠层方向看内部电极层和空白区域交替位于的部分上，而制作在多个上述第1陶瓷生片的外侧具有至少一层上述第2陶瓷生片的片材叠层体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005152955A JP2006332285A (ja) | 2005-05-25 | 2005-05-25 | 積層セラミックコンデンサ及びその製造方法 |
| JP152955/2005 | 2005-05-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1870190A true CN1870190A (zh) | 2006-11-29 |
Family
ID=37418886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100898458A Pending CN1870190A (zh) | 2005-05-25 | 2006-05-24 | 叠层陶瓷电容器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7394644B2 (zh) |
| JP (1) | JP2006332285A (zh) |
| KR (1) | KR100822956B1 (zh) |
| CN (1) | CN1870190A (zh) |
| TW (1) | TWI299172B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110529A (zh) * | 2009-12-23 | 2011-06-29 | 三星电机株式会社 | 多层陶瓷电容器及其制造方法 |
| CN102810398A (zh) * | 2011-05-31 | 2012-12-05 | 三星电机株式会社 | 多层陶瓷电子元件和多层陶瓷电容器 |
| CN103887067A (zh) * | 2012-12-20 | 2014-06-25 | 三星电机株式会社 | 多层陶瓷电子部件及其制造方法 |
| CN103903854A (zh) * | 2012-12-27 | 2014-07-02 | 三星电机株式会社 | 多层陶瓷电容器和用于安装该多层陶瓷电容器的板 |
| CN106816312A (zh) * | 2015-11-27 | 2017-06-09 | 三星电机株式会社 | 多层陶瓷电子组件及其制造方法 |
| CN109285698A (zh) * | 2017-07-19 | 2019-01-29 | 太阳诱电株式会社 | 多层陶瓷电容器及其制造方法 |
| CN115410824A (zh) * | 2021-05-27 | 2022-11-29 | Tdk株式会社 | 层叠电容器 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4855308B2 (ja) * | 2006-03-28 | 2012-01-18 | 富士フイルム株式会社 | ピペットチップ、液体受構造、及び、液体供給装置 |
| US20080174931A1 (en) * | 2007-01-18 | 2008-07-24 | Skamser Daniel J | Vertical electrode layer design to minimize flex cracks in capacitors |
| JP4760857B2 (ja) * | 2008-05-29 | 2011-08-31 | Ｔｄｋ株式会社 | 積層型電子部品の製造方法 |
| JP5245645B2 (ja) * | 2008-08-25 | 2013-07-24 | 株式会社村田製作所 | 積層型コイル部品の製造方法 |
| KR101070068B1 (ko) | 2009-12-24 | 2011-10-04 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20120043501A (ko) * | 2010-10-26 | 2012-05-04 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| KR101141417B1 (ko) * | 2010-11-22 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR101843182B1 (ko) | 2011-05-31 | 2018-03-28 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102029469B1 (ko) | 2012-02-17 | 2019-10-07 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
| KR101474152B1 (ko) * | 2013-07-17 | 2014-12-23 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR101499723B1 (ko) * | 2013-08-14 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터의 실장 기판 |
| JP2015026841A (ja) * | 2013-10-25 | 2015-02-05 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| JP2021019018A (ja) * | 2019-07-17 | 2021-02-15 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP2021086972A (ja) * | 2019-11-29 | 2021-06-03 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4297773A (en) * | 1978-11-16 | 1981-11-03 | Avx Corporation | Method of manufacturing a monolithic ceramic capacitor |
| JPH0752698B2 (ja) | 1989-01-20 | 1995-06-05 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法 |
| JPH08316093A (ja) | 1995-05-19 | 1996-11-29 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JPH09260193A (ja) | 1996-03-26 | 1997-10-03 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JPH11162781A (ja) | 1997-11-21 | 1999-06-18 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JP3466524B2 (ja) | 1999-11-30 | 2003-11-10 | 京セラ株式会社 | 積層型電子部品およびその製法 |
| JP4714996B2 (ja) | 2000-04-10 | 2011-07-06 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法 |
| JP2003229324A (ja) | 2002-02-01 | 2003-08-15 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
| JP3922436B2 (ja) | 2002-03-08 | 2007-05-30 | Ｔｄｋ株式会社 | 積層セラミック電子部品、積層セラミック電子部品の製造方法、及び、積層セラミック電子部品の製造装置 |
| JP2003347146A (ja) | 2002-05-29 | 2003-12-05 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
-
2005
- 2005-05-25 JP JP2005152955A patent/JP2006332285A/ja active Pending
-
2006
- 2006-04-19 US US11/406,352 patent/US7394644B2/en active Active
- 2006-05-24 CN CNA2006100898458A patent/CN1870190A/zh active Pending
- 2006-05-24 KR KR1020060046514A patent/KR100822956B1/ko active IP Right Grant
- 2006-05-24 TW TW095118353A patent/TWI299172B/zh active
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8259434B2 (en) | 2009-12-23 | 2012-09-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of fabricating the same |
| CN102110529A (zh) * | 2009-12-23 | 2011-06-29 | 三星电机株式会社 | 多层陶瓷电容器及其制造方法 |
| CN102810398A (zh) * | 2011-05-31 | 2012-12-05 | 三星电机株式会社 | 多层陶瓷电子元件和多层陶瓷电容器 |
| CN102810398B (zh) * | 2011-05-31 | 2016-09-28 | 三星电机株式会社 | 多层陶瓷电子元件和多层陶瓷电容器 |
| CN103887067B (zh) * | 2012-12-20 | 2017-09-29 | 三星电机株式会社 | 多层陶瓷电子部件及其制造方法 |
| CN103887067A (zh) * | 2012-12-20 | 2014-06-25 | 三星电机株式会社 | 多层陶瓷电子部件及其制造方法 |
| US9484153B2 (en) | 2012-12-20 | 2016-11-01 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component having a plurality of internal electrodes and method for manufacturing the same |
| CN103903854A (zh) * | 2012-12-27 | 2014-07-02 | 三星电机株式会社 | 多层陶瓷电容器和用于安装该多层陶瓷电容器的板 |
| CN106816312A (zh) * | 2015-11-27 | 2017-06-09 | 三星电机株式会社 | 多层陶瓷电子组件及其制造方法 |
| US10304632B2 (en) | 2015-11-27 | 2019-05-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component with improved withstand voltage characteristics and method of manufacturing the same |
| US10943736B2 (en) | 2015-11-27 | 2021-03-09 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a multilayer ceramic electronic component with improved withstand voltage characteristics |
| CN109285698A (zh) * | 2017-07-19 | 2019-01-29 | 太阳诱电株式会社 | 多层陶瓷电容器及其制造方法 |
| CN109285698B (zh) * | 2017-07-19 | 2022-03-29 | 太阳诱电株式会社 | 多层陶瓷电容器及其制造方法 |
| US11631540B2 (en) | 2017-07-19 | 2023-04-18 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor of barium titanate ceramic doped with molybdenum and manufacturing method thereof |
| CN115410824A (zh) * | 2021-05-27 | 2022-11-29 | Tdk株式会社 | 层叠电容器 |
| CN115410824B (zh) * | 2021-05-27 | 2024-05-03 | Tdk株式会社 | 层叠电容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006332285A (ja) | 2006-12-07 |
| US20060256504A1 (en) | 2006-11-16 |
| KR20060121745A (ko) | 2006-11-29 |
| US7394644B2 (en) | 2008-07-01 |
| TW200707484A (en) | 2007-02-16 |
| TWI299172B (en) | 2008-07-21 |
| KR100822956B1 (ko) | 2008-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1870190A (zh) | 叠层陶瓷电容器及其制造方法 | |
| CN1841594A (zh) | 层叠电子器件及其制造方法 | |
| CN1137497C (zh) | 电感器件及其制造方法 | |
| CN1832069A (zh) | 多端子型层叠电容器及其制造方法 | |
| CN1090392C (zh) | 端子材料和端子 | |
| CN1860833A (zh) | 多层层叠电路基板 | |
| CN1236658C (zh) | 单片陶瓷电子元件及其制造方法和电子器件 | |
| CN1217358C (zh) | 丝网印刷板、陶瓷迭层电子设备及其制造方法 | |
| CN1914699A (zh) | 电子元件的制造方法、母板和电子元件 | |
| CN1667766A (zh) | 叠片陶瓷电容器 | |
| CN1798479A (zh) | 包括嵌入式芯片的印刷电路板及其制造方法 | |
| CN1402426A (zh) | 多层lc复合元件及其制造方法 | |
| CN1855477A (zh) | 电路装置 | |
| CN1591710A (zh) | 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件 | |
| CN1806346A (zh) | 制造白色发光的发光二极管元件的方法 | |
| CN1956628A (zh) | 制造刚柔印刷电路板的方法 | |
| CN1197445C (zh) | 多层陶瓷衬底及其制造方法 | |
| CN1830234A (zh) | 印刷布线板及其制造方法 | |
| CN1769021A (zh) | 载体膜、使用它的陶瓷电路基板的加工方法及电子器件的制造方法 | |
| CN1925148A (zh) | 多层配线基板及其制造方法 | |
| CN1577840A (zh) | 半导体器件的堆叠封装 | |
| CN1302497C (zh) | 生片叠层装置和生片叠层方法以及叠层陶瓷电子元件的制造方法 | |
| CN1174446C (zh) | 叠层陶瓷电子部件及其制造方法 | |
| CN101053287A (zh) | 积层陶瓷部件及其制造方法 | |
| CN1707714A (zh) | 带板簧的薄片以及使用了该带板簧的薄片的开关装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20061129 |