CN1137497C - 电感器件及其制造方法 - Google Patents

电感器件及其制造方法 Download PDF

Info

Publication number
CN1137497C
CN1137497C CNB991110102A CN99111010A CN1137497C CN 1137497 C CN1137497 C CN 1137497C CN B991110102 A CNB991110102 A CN B991110102A CN 99111010 A CN99111010 A CN 99111010A CN 1137497 C CN1137497 C CN 1137497C
Authority
CN
China
Prior art keywords
stacked
graphic element
ratio
inductance component
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB991110102A
Other languages
English (en)
Other versions
CN1241791A (zh
Inventor
安保敏之
文男
内木场文男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1241791A publication Critical patent/CN1241791A/zh
Application granted granted Critical
Publication of CN1137497C publication Critical patent/CN1137497C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/043Printed circuit coils by thick film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

一种电感器件,其带有许多绝缘层;在绝缘层之间形成有每个线圈图形单元;和连接部分,用以连接由绝缘层所分开的上和下线圈图形单元,以形成线圈形状。每个线圈图形单元具有两个基本平行的线性图形和连接线性图形第一端部的弯曲图形。比A1/A2为1.45-1.85,更好是1.55-1.75,其中由平面图所看到的两个线性图形的总面积为A1,由平面图所看到的弯曲图形的面积为A2。当含有一个线圈图形单元的绝缘层单元截面的总面积为A0时,比(A1+A2)/A0处于0.10-0.30,更好是0.13-0.20范围内。

Description

电感器件及其制造方法
技术领域
本发明涉及一种电感器件及其制造方法。
背景技术
市场上长期以来一直希望电子设备的尺寸变得越来越小。因此也就要求电子设备中所使用的器件越来越小型化。随着表面安装技术向制造技术的发展,原来带有引线的电子器件已被包容在无引线的所谓“片状器件”中。电容器、电感器和主要包括陶瓷类器件的其他器件是基于厚膜形成技术使用薄层处理或使用丝网印刷技术等并且使用陶瓷和金属的共同烧制处理而制成的。这使得其可实现具有内部导体的单片结构,并且其尺寸可进一步减小。
下列制造方法适用于制造该片状电感器件。
首先,将陶瓷粉末与包含有粘接剂或有机溶剂等的溶液进行混合。使用刮浆方法等将该混合物浇铸在聚对苯二甲酸乙二醇酯(PET)膜上,以获得具有几十微米或几百微米厚的原片层。然后,将该原片层通过激光等进行加工或处理,以形成通孔,用以连接不同层的线圈图形单元。如此获得的原片层通过丝网印刷而涂覆银或银钯导体浆料,以形成对应于内部导体的线圈图形单元。此时,通孔也填充有浆料,用于层间的电气连接。
然后,将预定数量的这些原片层在适当温度和压力下进行层叠和压接,然后切成对应于各片的部分,其中各片还要进行处理以除去粘接剂,并进行烧制。经烧制的各片进行滚磨,然后涂覆银浆料,以便形成终端,然后再进行热处理。然后,对其进行电镀,以形成锡或其它覆层。经过上述步骤,在由陶瓷组成的绝缘体内部实现了线圈结构,并由此制成电感器件。
对该电感器件小型化还有进一步的需求。主片尺寸已经由3216(3.2×1.6×0.9mm)形变为2012(2.0×1.2×0.9mm),1608(1.6×0.8×0.8mm),甚至更小的形状。近来,已经实现了1005(1×0.5×0.5mm)的片状尺寸。该小型化的趋势逐渐对一些步骤的尺寸精度有了更严格的要求,以便获得稳定的和高的质量。
例如,对于1005片状尺寸的电感器件,内部导体层的层叠偏差不允许超过30μm。如果超过的话,会出现电感或阻抗的明显变化。在极端情况下,甚至会露出内部导体。
在现有技术中较大的片状尺寸的电感器件情况下,层叠偏差还未严重到对器件的性能产生不良影响,但对于象1005片状尺寸的电感器件来说,层叠偏差就会对器件性能产生极大影响。
对于现有技术中较大的片状尺寸的电感器件来说,在不同层中的内部导体的线圈图形单元为L形或反L形。L形图形单元和反L形图形单元交替地进行层叠,并且在这些图形的端部上提供通孔,用以连接不同层的图形。以该方法形成的线圈起始端和结束端均与引出图形相连接。
然而,由本发明人等所作的试验已经表明,当在不同层上将内部导体的线圈图形单元制成L形和反L形并使线圈图形单元较小以获得1005或其它小尺寸电感器件时,内部导体的层叠偏差会明显改进。
对于小尺寸电感器件层叠偏差的改进原因认为如下:即,为了获得预定的电感或阻抗不管片状尺寸是否减小,有必要增加线圈的匝数。因此,有必要使每层陶瓷层变薄。还有,需要使内部导体具有低电阻,从而不使导体与陶瓷层以相同的比率变薄。因此,小的片状尺寸在印刷以后会明显地使原片层不平。
由此,当对层叠的原片层施加压力使它们形成叠层时,与原片层相比相对较硬的导体部分会相互干扰,并因此引起明显的层叠偏差。特别是,在印刷基于现有技术的L形图形过程中,要将层叠的原片层以一定斜度三维地通过内部导体而推入,这样只会加剧层叠的偏差。该现象是在随着器件的片状尺寸不断减小的同时使器件质量稳定过程中要克服的主要障碍。
为了解决该问题已经提出了各种方案。例如,日本未审专利公告(公开)号6-77074公开了为了使其平整而事先压制印刷的原片层。还有,日本未审专利公告(公开)号7-192945公开了事先提供与导体图形一致的陶瓷层槽,并在槽中印刷导体浆料,由此获得含有导体的平整陶瓷层。再有,日本未审专利公告(公开)号7-192955公开了不用从陶瓷层上剥离PET膜,而是重复地层叠另一陶瓷层,压制它,然后剥离膜。该方法实际上利用了PET膜可经受很小的变形,因此可将其认为是一种防止层叠偏差的方法。还有,日本未审专利公告(公开)号6-20843公开了沿印刷导体的周围提供许多通孔,以便在压接时分散压力。
在上述公告中所公开的每种方法进一步将一些步骤加入到现有技术中层叠陶瓷层的方法中或对其进行了较大改变。还有,它们要比现有技术的方法更加复杂,因此从生产率的观点来看是不利的。
发明内容
本发明的目的是提供一种电感器件,其能够抑制层叠偏差而不会使制造工艺复杂化,即使要将器件作得较小,其依然采用相同的制造工艺。
本发明人正致力于小型电感器件的深入研究,使其能够抑制层叠偏差而不会使制造工艺和其制造过程复杂化,因此发现,通过适当地确定器件绝缘层之间所形成的线圈图形单元的图形形状便可以抑制层叠偏差,由此完成本发明。
根据本发明的一种电感器件,其包括:两个导电件;许多夹在两个导电件之间的绝缘层;其中每个所述导电线圈图形单元形成在一个绝缘层上,许多单件的、层叠的导电线圈图形单元,其具有两个各带有第一和第二端部的平行的线性图形和一个与线性图形第一端部连续形成的弯曲图形,并且具有比值A1/A2,其中A1为在平面图中两个线性图形的总面积,A2为在平面图中弯曲图形的面积,所述比值大于或等于1.45而小于或等于1.85;和在线性图形每个第二端部上所形成的连接部分,它连接由绝缘层所分开的上和下线圈图形单元,以形成线圈形状,其中许多单件的、层叠的导电线圈图形单元被夹在两个导电件之间。
按照本发明的电感器件,其包括许多绝缘层;在绝缘层之间形成每个导电线圈图形单元,其每两个具有实质上平行的线性图形和与线性图形的第一端连接的弯曲图形,并且具有比值A1/A2,其A1为中由平面图所看到的两个线性图形的总面积,A2为由平面图所看到的弯曲图形的面积,其为1.45比1.85,最好为1.55比1.75,更好为1.62比1.68;和在线性图形单元的第二端上所形成的连接部分,其可连接由线圈形状中的绝缘层所分开的上和下线圈图形单元。
当比值A1/A2小于1.45时,线性图形的面积与弯曲图形的面积相比太小,因此线圈的截面积会较小,从而会造成不能获得足够电感的趋势。当比值A1/A2大于1.85时,线性图形的面积与弯曲图形的面积相比会太大,因此很容易会在垂直于线性图形纵向的方向上出现层叠偏差。
在本发明中,最好是,当绝缘层单元截面的总面积为A0时,其中包含有一个线圈图形单元,比值(A1+A2)/A0在0.10-0.30范围内,最好是在0.13-0.20范围内,更好是在0.15-0.17范围内。
当比值(A1+A2)/A0小于0.10时,构成线圈的线圈图形单元的面积与绝缘层面积相比会太小,从而会使DC电阻太大,这是所不期望的。当比值(A1+A2)/A0大于0.30时,线圈的截面积会较小,从而不能获得所需的电感。
在本发明中,当线性图形的线宽为W1、弯曲图形外周的曲率半径为R时,最好是比值W1/R在1/2-4/5的范围内,更好是在3/5-2/3的范围内。
当比值W1/R小于1/4时,线性图形的线宽会太窄,从而很容易使层叠偏差增大。相信这是由于下列事实,如果线性图形的线宽变窄的话,当位于上层的线性图形和位于下层的线性图形重叠时,在垂直于线性图形纵向的方向上很容易出现层叠偏差。还有,当比值W1/R大于4/5时,弯曲图形的直径会变小而图形的线宽会变粗,从而使器件内所获得的线圈直径变小,因此不能获得所需的电感特性。
在本发明中,位于绝缘层上和下的两个线圈图形单元最好是如平面图所看到的相对于贯穿纵向的分隔绝缘层的中心线以线对称位置来安置。通过以该方式进行安置,可以获得具有较小层叠偏差的电感器件,同时获得所需的电感特性。
可替换地,线圈图形单元最好是贯穿由平面图所看到的宽度方向相对于分隔绝缘层的中心线而设置的线对称图形。通过使用该图形,可以获得具有较小层叠偏差的电感器件。
在本发明中,两个或多个线圈图形单元可设置在绝缘层之间。通过以该方式设置许多线圈图形单元,可以获得在单个器件内具有许多线圈的电感阵列器件。
根据本发明的一种电感器件的制造方法,其包括下列步骤:制成原片层,以形成绝缘层;在原片层表面上形成导电线圈图形单元,其具有两个带有第一和第二端部的平行的线性图形和一个与线性图形第一端部连续形成的弯曲图形,并具有比值A1/A2,其中A1为在平面图中两个线性图形的总面积,A2为在平面图中弯曲图形的面积,所述比值大于或等于1.45而小于或等于1.85;层叠许多由单件的、层叠的导电线圈图形单元制成的原片层,并连接由原片层所分开的上和下单件的、层叠的导电线圈图形单元,以形成线圈形状;和烧制层叠的原片层。
按照本发明的制造方法包括,在烧制步骤之前,将层叠的原片层切成每个均包含有一个线圈图形单元的步骤。
另外,按照本发明的制造方法包括,在烧制步骤之前,将层叠的原片层切成每个均包含有许多线圈图形单元的步骤。
按照本发明的制造方法,可以获得所需的电感器件,其能够抑制层叠偏差而不会使制造过程复杂化,即使将器件制造的较小也是如此。
附图说明
本发明的这些和其它的目的和特征将通过下面参照附图对优选实施例的详细描述而更加清楚,其中:
图1是按照本发明一实施例的电感器件的局部透明透视图;
图2A是层叠在图1所示电感器件内部的线圈图形单元的平面图;
图2B是沿图2A的线IIB-IIB的主要部分的截面图;
图3A和图3B是按照本发明一实施例在制造电感器件过程中所使用的原片层的透视图;
图4A是按照本发明的实例层叠在电感器件内部的线圈图形单元的平面图;
图4B是按照本发明的比较例层叠在电感器件内部的线圈图形单元的平面图;
图5A和图5B是按照本发明的比较例层叠在电感器件内部的线圈图形单元的平面图;和
图6是按照本发明另一实施例的电感器件的局部透明透视图。
具体实施方式
第一实施例
如图1所示,按照第一实施例的电感器件具有器件本体1。器件本体1具有在其两端上整体形成的端部3a和3b。器件本体进一步具有交替层叠在其内部的线圈图形2a和2b,其位于绝缘层7之间。在本实施例中,层叠在顶部上的线圈图形单元2c的端部连接于一端3a上,而层叠在底部上的线圈图形单元2d的端部连接于另一端3b上。这些线圈图形单元2a、2b、2c、和2d通过在绝缘层7上所形成的通孔4而连接,并一起构成线圈2。
构成器件本体1的绝缘层7可由例如铁氧体、铁氧体-玻璃复合物、或其它磁性材料或氧化铝-玻璃复合物、结晶玻璃、或其它介电材料等组成。线圈图形单元2a、2b、2c、和2d可由例如银、钯、其合金、或其它金属组成。端部3a和3b为主要由银组成的烧结部件,在其表面上可电镀铜、镍、锡、锡-铅合金、或其它金属。端部3a和3b可以是由这些金属的单层或多层组成。
如图2A所示,设置在器件本体1中部的每个线圈图形单元2a和2b由平面图整个来看具有基本为U形,并且带有两个基本平行的线性图形10,与这些线性图形10的第一端部11连接的弯曲图形12,和在线性图形10第二端部13上所形成的连接部分6。
在该实施例中,如图2A所示,绝缘层7具有在纵向上的伸长单元部分15。宽度W0不受特别的限制,但是可为1.6-0.3mm。纵向长度L0为W0的约3.2-0.6倍的长度。
线圈图形单元2a和2b在沿水平方向的绝缘层7的侧截面图中相对于贯穿宽度方向将单元部分15分开的中心线S1为线对称图形。还有,任何一个线圈图形单元2a和贯穿绝缘层7位于线圈图形单元2a上或下的线圈图形单元2b均相对于贯穿纵向方向将单元部分15分开的中心线S2而设置在线对称位置上。
线圈图形单元2a和2b的连接部分6由平面图来看为圆形,并且具有略大于线性图形10宽度W1的外径D。比值D/W1不受特别的限制,但最好是为1.1-1.5,更好是为1.2-1.3。
当注意到线圈图形单元2a时,其连接部分6可通过通孔5而直接与位于其下的线圈图形单元2b的一个连接部分连接,同时线圈图形单元2a的另一连接部分6可通过通孔而直接与位于其上的线圈图形单元2b的一个连接部分连接。通过采用该方法以螺旋的方式通过连接部分6和通孔4将线圈图形单元2a和2b加以连接,从而可在器件本体1的内部形成小型线圈2,如图1所示。
在本实施例中,对于每个线圈图形单元2a和2b来说,比值A1/A2,其中两个线性图形10的面积A1R和A1L的总和,如平面图所示,不包括连接部分6的面积,为A1,并且由平面图所看到的弯曲图形12的面积为A2,其在1.45-1.85范围内。在本实施例中,通过采用该范围,使弯曲图形12具有1/n的弧形,其中n在2-4的范围内。注意,“1/n的弧”意味着具有圆形周长的1/n弧长的弧。
另外,在本实施例中,比值(A1+A2)/A0,其中由平面图所看到的包含某一线圈图形单元2a或2b的绝缘层某一单元截面的总面积为A0(=L0×W0),其在0.13-0.20范围内。
还有,在本实施例中,对于线圈图形单元2a和2b,比值W1/R,其中线性图形的线宽为W1,并且弯曲图形12外圆周的弯曲半径为R,其在1/4-4/5的范围内。注意,线性图形10的线宽W1不受特别的限制,但最好是其相对于绝缘层7某一单元截面15的侧宽W0而满足W1/W0=1/4-1/8左右。
在本实施例中,线圈图形单元2a和2b的形状和排列可进行设置,以便满足上述的数字关系范围,如图2B所示,特别是由此可以使相对于垂直于纵向方向Y的方向X的线性图形10的层叠偏差ΔWX比过去小。进一步地,在本实施例中,沿纵向方向Y的线性图形10的层叠偏差ΔWY将固有地比ΔWX小。
注意,在本发明中,在X方向上的层叠偏差ΔWX,如图2B所示,意味着在夹有绝缘层7的层叠方向(垂直方向)Z上所层叠的线圈图形单元2a(或2b)中线性图形10之间中心位置的X方向偏差。还有,在Y方向上的层叠偏差ΔWY,其未示出,意味着在夹有绝缘层7的层叠方向(垂直方向)Z上所层叠的线圈图形单元2a(或2b)中连接部分6之间中心位置的Y方向偏差。
下面将对图1所示电感器件的制造方法加以说明。
如图3A和图3B所示,首先,制备原片层17a和17b,以形成绝缘层7。原片层17a和17b可通过将陶瓷粉末与含有粘接剂或有机溶剂等的溶液混合以形成浆料、通过刮刀方法等在PET膜或其它基膜上涂覆浆料、将其干燥、然后剥掉基膜而获得。原片层的厚度不受特别的限制,但其为几十微米至几百微米。
陶瓷粉末不受特别的限制,但其可为如铁氧体粉末、铁氧体-玻璃复合物、玻璃-氧化铝复合物、结晶玻璃等。粘接剂不受特别的限制,但其可为丁醛树脂、丙烯酸树脂等。对于有机溶剂来说,可以使用甲苯、二甲苯、异丁醇、乙醇等。
然后,将这些原片层17a和17b通过激光等进行加工或处理,以形成预定图形的通孔4,用以连接不同层的线圈图形单元2a和2b。由此获得的原片层17a和17b通过丝网印刷涂覆银或银-钯导体浆料,以形成阵列的许多导电线圈图形单元2a和2b。此时,通孔4也填充浆料。将线圈图形单元2a和2b成型为与图2A所示图形2a和2b相同的形状。线圈图形单元2a和2b的涂层厚度不受特别的限制,但其通常约为5-40μm。
将预定数量的这些原片层17a和17b交替地层叠,然后在适当的温度和压力下进行压接,然后沿切割线15H和15V将其切成对应于各个器件本体1的部分。在本实施例中,层叠的原片层可切成使得在原片层17a或17b的某一单元截面上包含一个图形单元2a或2b,由此获得对应于器件本体1的原片。注意,实际上,除了原片层17a和17b以外,由图1所示的线圈图形单元2c或2d所形成的原片层也与原片层17a和17b一起层叠。还有,未形成任何线圈图形单元的原片层还可另外层叠并根据需要进行压接。
在本实施例中,由于在原片层17a和17b表面上所形成的线圈图形单元2a和2b的形状和排列的设置使得可满足上述数字关系,所以当压接原片层17a和17b时的X方向层叠偏差ΔWX要比现有技术小。当然,Y方向上的层叠偏差ΔWY也会较小。
然后,将原片进行处理以除去粘接剂,并进行烧制或其它热处理。在除去粘接剂的处理时的环境温度没有特别的限制,但其可为150℃-250℃。还有,烧制温度没有特别的限制,但其可为850℃-960℃左右。
然后,将所获得的烧制体的两端进行滚磨,然后涂覆银浆料,以形成图1所示的端部3a和3b。然后再将该片进行热处理,然后进行电解镀锡或锡-铅合金等,以获得端部3a和3b。上述步骤的处理结果,在由陶瓷组成的绝缘体的内部实现了线圈结构,并由此制成了电感器件。
第二实施例
在按照本发明第二实施例的电感阵列器件(电感器件的类型)中,如图6中所示,许多线圈102沿器件本体101的纵向安置在单一器件本体101的内部。许多端部103a和103b形成在对应于线圈102的器件本体101的侧端上。
图6所示实施例的电感阵列器件不同于图1所示的电感器件,其在于在器件本体101内部形成许多线圈102,而线圈的构成与图1所示的线圈相同,并且表现出同样的工艺过程和有益效果。
图6所示电感阵列器件的制造方法与图1所示电感器件的制造方法基本一样,不同的只在于当在层叠以后要切割图3A和3B所示原片层17a和17b时,将其切成在切割后在原片层中保留有许多图形单元2a和2b。
注意,本发明不限于上述实施例,其可以进行各种方式的改变,但均不会脱离本发明的范围。
例如,连接线圈图形单元的线性图形的弯曲图形不用完全为弧形,其还可以为椭圆形或其它弯曲形状。
下面,将参照附图和比较例来描述本发明,但本发明不限于任何实施例。
例1
首先,制备图1所示用于形成器件本体1的绝缘层7的原片层。原片层的制备如下:将由(NiCuZn)Fe2O4组成的铁氧体、由甲苯组成的有机溶剂、和由聚乙烯醇缩丁醛组成的粘接剂以预定比率进行混合,以获得一种浆料。采用刮浆方法将浆料涂覆在PET膜上,并进行干燥,以获得30μm厚的许多原片层。
然后,将原片层进行激光处理,以形成80μm直径通孔的预定图形。然后,将原片层通过丝网印刷涂覆银浆料,并进行干燥,以形成预定重复图形的线圈图形单元2a和2b,如图3A和3B所示。
线圈图形单元2a和2b在干燥以后具有10μm的厚度。如图2A所示,每个线圈图形单元实际上是由两个平行的线性图形10、弯曲图形12、和连接部分6组成。连接部分6的外径D为120μm,而弯曲图形12的外圆周半径r为150μm。弯曲图形12的形状可制成完整的1/2弧形。还有,线性图形10的宽度W1为90μm。弯曲图形12的宽度基本上等于线性图形10的宽度W1。单元截面15的侧宽W0,即印制有单个线圈图形单元2A或2b的范围,为0.52mm,并且纵向长度L0为1.1mm。
比值A1/A2,其中由平面图所看到的线性图形10的面积A1R和A1L的总和为A1并且由平面图所看到的弯曲图形12的面积为A2,为1.65。还有,当由平面图所看到的单元截面15的总面积为A0时的比值(A1+A2)/A0为0.16。再有,比值W1/R为3/5。
将采用该方式印制有线圈图形单元2a和2b的十个原片层交替地进行层叠,并且在50℃下和800kg/cm2的压力下进行压接,然后将叠层使用刀子进行切割,其截面可以观察,以便计算X方向层叠偏差ΔWX的最大值。
表1表示结果。层叠偏差ΔWX的最大值为10μm。
表1
               例1    例2   比较例1  比较例2  比较例3附图               图2A   图4A  图4B     图5A     图5B线宽W1(μm)        90     90    90       90       90比值A1/A2          1.65   1.75  1.90     -        -比值(A1+A2)/A0     0.16   0.15  0.14     -        -比值W1/R           3/5    1/3   1/5      -        -层叠偏差ΔWX(μm) 10     20    50       120      100
表2
               比较例4  例3    例1    例4    例5线宽W1(μm)        60       75     90     100    120比值A1/A2          1.71     1.68   1.65   1.62   1.55比值(A1+A2)/A0     0.11     0.13   0.16   0.17   0.20比值W1/R           2/5      1/2    3/5    2/3    4/5层叠偏差ΔWX(μm) 40       15     10     8      6
例2
采用与例1相同的步骤来压接原片层,从而获得叠层,只是代替使用图2A所示形状的线圈图形单元2a和2b,而采用的是由图4A所示形状的线圈图形单元2a′和 2b′制成。
弯曲图形12A可制成为1/4弧形,比值A1/A2为1.75,并且比值(A1+A2)/A0为0.15。还有,比值W1/R为1/3。
使用刀子切割叠层,并且观察其截面,以便计算X方向叠层偏差ΔWX的最大值。
表1表示出其结果。X方向叠层偏差ΔWX的最大值为20μm。
比较例1
采用与例1相同的步骤来压接原片层,从而获得叠层,只是代替使用图2A所示形状的线圈图形单元2a和2b,而采用的是由图4B所示形状的线圈图形单元2a″和2b″制成。
弯曲图形12B可制成为1/6弧形,比值A1/A2为1.90,并且比值(A1+A2)/A0为0.14。还有,比值W1/R为1/5。
使用刀子切割叠层,并且观察其截面,以便计算X方向叠层偏差ΔWX的最大值。
表1表示出其结果。X方向叠层偏差ΔWX的最大值为50μm。
比较例2
采用与例1相同的步骤来压接原片层,从而获得叠层,只是代替使用图2A所示形状的线圈图形单元2a和2b,而采用的是由图5A所示形状线圈图形单元8a和8b制成。
图5A所示形状的线圈图形单元8a和8b实际上为L形,其整个是由80μm线宽的Y方向长侧线性图形和相同宽度的X方向短侧线性图形组成。长侧线性图形的长度L1为0.55mm,而短侧线性图形的长度L2为0.23mm。垂直层叠的线圈图形单元8a和8b通过通孔4在连接部分6上进行连接,以形成线圈。
使用刀子切割叠层,并且观察其截面,以便计算X方向叠层偏差ΔWX的最大值。
表1表示出其结果。X方向叠层偏差ΔWX的最大值为120μm。
比较例3
采用与例1相同的步骤来压接原片层,从而获得叠层,只是代替使用图2A所示形状的线圈图形单元2a和2b,而采用的是由图5B所示形状的线圈图形单元9a和9b制成。
图5B所示形状的线圈图形单元9a和9b实际上整体为U形,其不具有任何弯曲图形。线圈图形单元9a是由两个基本平行的80μm线宽W1的Y方向长侧线性图形和一个同样宽度的X方向短侧线性图形组成。还有,线圈图形单元9b是由两个基本平行的80μm线宽W1的X方向短侧线性图形和一个同样宽度的Y方向长侧线性图形组成。
长侧线性图形的长度L1为0.55mm,而短侧线性图形的长度L2为0.23mm。垂直层叠的线圈图形单元9a和9b通过通孔4而在连接部分6处连接。各图形每次圆周转动3/4进行层叠,以形成线圈。
使用刀子切割叠层,并且观察其截面,以便计算X方向叠层偏差ΔWX的最大值。
表1表示出其结果。X方向叠层偏差ΔWX的最大值为100μm。
例3
采用与例1相同的步骤来压接原片层,从而获得叠层,只是图2A所示形状的线圈图形单元2a和2b中的图形线宽W1为75μm。
比值A1/A2为1.68,并且比值(A1+A2)/A0为0.13。还有,比值W1/R为1/2。
使用刀子切割叠层,并且观察其截面,以便计算X方向叠层偏差ΔWX的最大值。
表2表示出其结果。叠层偏差ΔWX的最大值为15μm。
例4
采用与例1相同的步骤来压接原片层,从而获得叠层,只是图2A所示形状的线圈图形单元2a和2b中的图形线宽W1为100μm。
比值A1/A2为1.62,并且比值(A1+A2)/A0为0.17。还有,比值W1/R为2/3。
使用刀子切割叠层,并且观察其截面,以便计算X方向叠层偏差ΔWX的最大值。
表2表示出其结果。叠层偏差ΔWX的最大值为8μm。
例5
采用与例1相同的步骤来压接原片层,从而获得叠层,只是图2A所示形状的线圈图形单元2a和2b中的图形线宽W1为120μm。
比值A1/A2为1.55,并且比值(A1+A2)/A0为0.20。还有,比值W1/R为4/5。
使用刀子切割叠层,并且观察其截面,以便计算X方向叠层偏差ΔWX的最大值。
表2表示出其结果。叠层偏差ΔWX的最大值为6μm。
比较例4
采用与例1相同的步骤来压接原片层,从而获得叠层,只是图2A所示形状的线圈图形单元2a和2b中的图形线宽W1为60μm。
比值A1/A2为1.71,并且比值(A1+A2)/A0为0.11。还有,比值W1/R为2/5。
使用刀子切割叠层,并且观察其截面,以便计算X方向叠层偏差ΔWX的最大值。
表1表示出其结果。叠层偏差ΔWX的最大值为40μm。
评价
通过表1中例1和2与比较例1的比较将会认识到,当比值A1/A2处于不大于1.85,并最好是不大于1.75的范围内时,叠层偏差将变小。注意,当比值A1/A2小于1.45时,不能获得足够的电感,因此比值A1/A2最好是至少为1.45。
还有,如表2所示,可以知道,当比值W1/R大于1/2时,叠层偏差会变小。特别是,发现应将比值W1/R设定为至少3/5,以便获得小于10μm的叠层偏差。注意,当比值W1/R超过4/5时,所得线圈的直径会变小,从而会出现将不能达到预定电感特性的情况。因此,比值W1/R最好是不超过4/5。

Claims (9)

1、一种电感器件,其包括:
两个导电件;
许多夹在两个导电件之间的绝缘层;
许多单件的、层叠的导电线圈图形单元,其中每个所述导电线圈图形单元形成在一个绝缘层上,其具有两个各带有第一和第二端部的平行的线性图形和一个与线性图形第一端部连续形成的弯曲图形,并且具有比值A1/A2,其中A1为在平面图中两个线性图形的总面积,A2为在平面图中弯曲图形的面积,所述比值大于或等于1.45而小于或等于1.85;和
在线性图形每个第二端部上所形成的连接部分,它连接由绝缘层所分开的上和下线圈图形单元,以形成线圈形状,其中许多单件的、层叠的导电线圈图形单元被夹在两个导电件之间。
2、按照权利要求1的电感器件,其特征在于,其中含有一个单件的、层叠的导电线圈图形单元的绝缘层单元截面的总面积为A0,比值(A1+A2)/A0在大于或等于0.10至小于或等于0.30的范围内。
3、按照权利要求1的电感器件,其特征在于,线性图形的线宽为W1,弯曲图形的外圆周弯曲半径为R,比值W1/R在大于或等于0.5而小于或等于0.8的范围内。
4、按照权利要求1的电感器件,其特征在于,在平面图中,位于绝缘层上和下的两个单件的、层叠的导电线圈图形单元可相对于贯穿纵向分隔绝缘层的中线而设置在线对称位置上。
5、按照权利要求1的电感器件,其特征在于,在平面图中,许多单件的、层叠的导电线圈图形单元为贯穿宽度方向分隔绝缘层中心线的线对称图形。
6、按照权利要求1的电感器件,其特征在于,两个或多个单件的、层叠的导电线圈图形单元安置在绝缘层之间。
7、一种电感器件的制造方法,其包括下列步骤:
制成原片层,以形成绝缘层;
在原片层表面上形成导电线圈图形单元,其具有两个带有第一和第二端部的平行的线性图形和一个与线性图形第一端部连续形成的弯曲图形,并具有比值A1/A2,其中A1为在平面图中两个线性图形的总面积,A2为在平面图中弯曲图形的面积,所述比值大于或等于1.45而小于或等于1.85;
层叠许多由单件的、层叠的导电线圈图形单元制成的原片层,并连接由原片层所分开的上和下单件的、层叠的导电线圈图形单元,以形成线圈形状;和
烧制层叠的原片层。
8、按照权利要求7的电感器件制造方法,其特征在于,其进一步包括,在烧制步骤以前,将层叠原片层切割成多件,使每件均含有一个单件的、层叠的导电线圈图形单元的原片层的步骤。
9、按照权利要求7的电感器件制造方法,其特征在于,其进一步包括,在烧制步骤之前,将层叠原片层切割成多件,使每件均含有许多单件的、层叠的导电线圈图形单元的原片层的步骤。
CNB991110102A 1998-07-06 1999-07-06 电感器件及其制造方法 Expired - Lifetime CN1137497C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP189555/1998 1998-07-06
JP18955598 1998-07-06

Publications (2)

Publication Number Publication Date
CN1241791A CN1241791A (zh) 2000-01-19
CN1137497C true CN1137497C (zh) 2004-02-04

Family

ID=16243291

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991110102A Expired - Lifetime CN1137497C (zh) 1998-07-06 1999-07-06 电感器件及其制造方法

Country Status (5)

Country Link
US (1) US6362716B1 (zh)
EP (1) EP0971377B1 (zh)
KR (1) KR100438191B1 (zh)
CN (1) CN1137497C (zh)
TW (1) TW434597B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820320B2 (en) * 1998-07-06 2004-11-23 Tdk Corporation Process of making an inductor device
JP2001106566A (ja) * 1999-10-04 2001-04-17 Murata Mfg Co Ltd フェライト焼結体および積層フェライト部品
JP3635631B2 (ja) * 1999-12-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3551876B2 (ja) * 2000-01-12 2004-08-11 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3449351B2 (ja) * 2000-11-09 2003-09-22 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2002324714A (ja) * 2001-02-21 2002-11-08 Tdk Corp コイル封入圧粉磁芯およびその製造方法
JP2003229311A (ja) * 2002-01-31 2003-08-15 Tdk Corp コイル封入圧粉磁芯およびその製造方法、コイルおよびその製造方法
JP4010920B2 (ja) * 2002-09-30 2007-11-21 Tdk株式会社 インダクティブ素子の製造方法
US20040145441A1 (en) * 2003-01-28 2004-07-29 Arnett David W. Inductor with resistive termination
JP4019071B2 (ja) * 2004-07-12 2007-12-05 Tdk株式会社 コイル部品
WO2006067929A1 (ja) * 2004-12-20 2006-06-29 Murata Manufacturing Co., Ltd. 積層セラミック電子部品およびその製造方法
US8186038B2 (en) * 2005-09-06 2012-05-29 Borealis Technical Limited Method for building a component of an electrical rotating machine
JP2007214341A (ja) 2006-02-09 2007-08-23 Taiyo Yuden Co Ltd 積層インダクタ
US7884695B2 (en) * 2006-06-30 2011-02-08 Intel Corporation Low resistance inductors, methods of assembling same, and systems containing same
KR100862489B1 (ko) * 2007-06-11 2008-10-08 삼성전기주식회사 스파이럴 인덕터
US7463112B1 (en) 2007-11-30 2008-12-09 International Business Machines Corporation Area efficient, differential T-coil impedance-matching circuit for high speed communications applications
US8193781B2 (en) * 2009-09-04 2012-06-05 Apple Inc. Harnessing power through electromagnetic induction utilizing printed coils
US8747591B1 (en) * 2009-09-22 2014-06-10 Sandia Corporation Full tape thickness feature conductors for EMI structures
KR101153656B1 (ko) * 2010-11-04 2012-06-18 삼성전기주식회사 적층형 인덕터
US20120169444A1 (en) * 2010-12-30 2012-07-05 Samsung Electro-Mechanics Co., Ltd. Laminated inductor and method of manufacturing the same
KR101476044B1 (ko) * 2012-12-06 2014-12-23 쓰리엠 이노베이티브 프로퍼티즈 캄파니 페라이트 그린 시트, 소결 페라이트 시트, 이를 포함하는 페라이트 복합시트 및 도전 루프 안테나 모듈
US10263467B2 (en) * 2012-12-12 2019-04-16 Ls Cable & System Ltd. Antenna for wireless power, and dual mode antenna comprising same
WO2015016079A1 (ja) * 2013-07-29 2015-02-05 株式会社村田製作所 積層コイル
JP6393457B2 (ja) * 2013-07-31 2018-09-19 新光電気工業株式会社 コイル基板及びその製造方法、インダクタ
US20150279548A1 (en) 2014-04-01 2015-10-01 Virginia Tech Intellectual Properties, Inc. Compact inductor employing redistrubuted magnetic flux
JP6458806B2 (ja) * 2014-09-24 2019-01-30 株式会社村田製作所 インダクタ部品の製造方法およびインダクタ部品
CN105405638B (zh) * 2015-12-28 2018-01-12 深圳顺络电子股份有限公司 一种线圈制作方法、一种片式元件及其制作方法
KR102559973B1 (ko) * 2016-07-27 2023-07-26 삼성전기주식회사 인덕터

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2379229A1 (fr) * 1977-01-26 1978-08-25 Eurofarad Composants electroniques multi-couches inductifs et leur procede de fabrication
JPS6261305A (ja) * 1985-09-11 1987-03-18 Murata Mfg Co Ltd 積層チツプコイル
JPH02172207A (ja) * 1988-12-23 1990-07-03 Murata Mfg Co Ltd 積層型インダクター
US5291173A (en) * 1992-02-21 1994-03-01 General Electric Co. Z-foldable secondary winding for a low-profile, multi-pole transformer
JPH0620843A (ja) 1992-07-04 1994-01-28 Taiyo Yuden Co Ltd 積層チップインダクタの製造方法
JP2858609B2 (ja) 1992-08-24 1999-02-17 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP2999357B2 (ja) 1993-12-27 2000-01-17 太陽誘電株式会社 積層型電子部品の製造方法
JP3173941B2 (ja) 1993-12-27 2001-06-04 太陽誘電株式会社 コイル導体内蔵部品の製造方法
JP3476296B2 (ja) * 1995-11-22 2003-12-10 太陽誘電株式会社 積層チップ形インダクタの製造方法

Also Published As

Publication number Publication date
EP0971377B1 (en) 2003-09-10
TW434597B (en) 2001-05-16
KR20000011522A (ko) 2000-02-25
CN1241791A (zh) 2000-01-19
EP0971377A2 (en) 2000-01-12
KR100438191B1 (ko) 2004-07-01
EP0971377A3 (en) 2000-05-17
US6362716B1 (en) 2002-03-26

Similar Documents

Publication Publication Date Title
CN1137497C (zh) 电感器件及其制造方法
CN1235336C (zh) 多层lc复合元件及其制造方法
CN1177339C (zh) 电感器件及其制造方法
CN1154127C (zh) 线圈式电子零件及其制造方法
CN1236658C (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN1175438C (zh) 层叠型线圈部件及其制造方法
CN1722318A (zh) 线圈零件
CN1130735C (zh) 线圈元件
JP6914617B2 (ja) 積層コイル部品
CN1476621A (zh) 固体电解电容器及其制造方法
CN1820331A (zh) 共模噪声滤波器
CN1697098A (zh) 线圈部件及其制造方法
CN1798474A (zh) 具有三维螺旋电感器的印刷电路板及其制造方法
CN1258373A (zh) 复合元件及其制造方法
CN1832069A (zh) 多端子型层叠电容器及其制造方法
CN1457527A (zh) 介电滤波器、天线收发转换装置和使用滤波器的通讯装置
CN101030479A (zh) 层叠电容器及其制造方法
CN1467760A (zh) 层叠型电子器件的制造方法
CN1207738C (zh) 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件
CN1701397A (zh) 层叠线圈及其生产方法
CN100346428C (zh) 电感元件及该电感元件的制造方法
CN1848310A (zh) 层叠型片状可变电阻
CN1300810C (zh) 线圈元件及其制造方法
CN1701401A (zh) 表面安装型元器件
CN1165209C (zh) 多层集成式基片和多层陶瓷元件的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040204