CN1914699A - 电子元件的制造方法、母板和电子元件 - Google Patents

电子元件的制造方法、母板和电子元件 Download PDF

Info

Publication number
CN1914699A
CN1914699A CNA2005800037683A CN200580003768A CN1914699A CN 1914699 A CN1914699 A CN 1914699A CN A2005800037683 A CNA2005800037683 A CN A2005800037683A CN 200580003768 A CN200580003768 A CN 200580003768A CN 1914699 A CN1914699 A CN 1914699A
Authority
CN
China
Prior art keywords
conductive pattern
pattern layer
imaginary circle
circle case
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800037683A
Other languages
English (en)
Other versions
CN1914699B (zh
Inventor
工藤和秀
松永季
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1914699A publication Critical patent/CN1914699A/zh
Application granted granted Critical
Publication of CN1914699B publication Critical patent/CN1914699B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在制造多个导电图案位于经过绝缘层的各层中的电子元件的工艺中，具有沿着层表面以一定间隔形成的多个导电图案(4、5、7、8)的导电图案层与绝缘层(10－13)交替层叠以产生多层体，其中设在各层的导电图案(4、5、7、8)的多个电子元件(1)集体地形成。沿着层方向对该多层体施加压力并在随后沿着在每个电子元件(1)边界设置的切割线对其进行切割以分开各电子元件(1)。在用于切割多个电子元件(1)的母板的切割/可移除区域(Z)中，形成其尺寸可包含在该区域内的可移除虚图案(18)。在电子元件(1)中形成未与导电图案(4、5、7和8)电气连接同时与切割/可移除区域(Z)隔开的的悬浮虚图案(15)。

Description

电子元件的制造方法、母板和电子元件
技术领域
本发明涉及一种电子元件制造方法，其中该元件具有导电图案相互层叠并在其间设有绝缘层的结构，本发明还涉及母板(mother substrate)和电子元件。
背景技术
在图5a中，示出了作为电子元件的一个线圈元件实例的示意性透视图。在图5b中，示出了沿着线A-A切开的图5a线圈元件的横截面示意图(例如参见专利文档1)。该线圈元件30具有相互层叠的盘绕的导电图案31(31A和31B)并在其间设有绝缘层32的结构。
如下将描述所述线圈元件30的制造过程。例如图6a所示，形成一导电图案层，它具有在同一平面上彼此间隔的许多导电图案31。上述导电图案层相互层叠并在它们之间设有绝缘层32，从而形成如图6b所述的叠层33。叠层33是在其中集体形成多个线圈元件30的叠层。并在形成后，就可沿着在各线圈元件30之间的边界上设置的切割线L来切割叠层33，以分隔线圈元件30。由此制造过程就能制造线圈元件30。
专利文档1：日本未审查专利申请公开No.7-122430
发明内容
本发明要解决的问题
顺便提一下，在制造线圈元件30的过程中形成的叠层33中，例如图7横截面示意图所示，在线圈元件30的相邻导电图案31之间会形成较大间隙S。因此，绝缘层32就需要为在导电图案31之间形成的间隙S提供大量的绝缘材料。于是，就会出现导电图案31A和31B之间在层叠方向上的间隙d减小到低于设计值或者导电图案31A和31B之间的间隙d改变的问题。于是线圈元件30的电特性就会变化，从而使得线圈元件性能的稳定性难以得到改善。
为此就提出了如图8所示的方法。即根据该用于形成叠层33的导电图案层的方法，形成电子元件-形成导电图案31，并且还沿着切割线形成非电气连接导电图案31的虚图案(dummy pattern)35。通过如上所述形成虚图案35，就增加了在线圈元件30的相邻导电图案31之间间隙S内形成的导电图案的数量。由此就能降低由绝缘层32提供给间隙S的绝缘材料数量。这样就能基本按照原始设计形成导电图案31A和31B之间的间隙d。
但是虚图案35的形成会导致下列问题。例如，虚图案35的目的是增加在线圈元件30的相邻导电图案31之间间隙S内形成的导电图案的数量。考虑到该目的，虚图案35就最好具有较宽的宽度。然而在形成的虚图案35宽度较宽时，却会出现如下问题。即在形成的虚图案35宽度较宽的情况下，虚图案35甚至在要形成虚图案35的位置仅发生微小移位时也会从在叠层33的切割工序中要切割并移除的区域进入准备形成电子元件的区域。在此情况下，如图9b的横截面图所示，虚图案35的一部分仍然有害地留在已与叠层33分开的线圈元件30中。此外，当形成的虚图案宽度较宽时，同样在切割位置移位并且如图9a所示切割叠层33的情况下，虚图案35的一部分仍然倾向于如图9b的横截面图所示留在已与叠层33分开的线圈元件30中。虚图案35的切割面在线圈元件30侧面露出。而这些留下的虚图案35会导致下列问题。
即在某些情况下会对与叠层分开的线圈元件30进行电镀用于表面处理，而这时电镀就会有害地并且不必要地镀在虚图案35的露出部分。此外，在对虚图案35外加电压并在导电图案31和虚图案35之间产生电势差时，就会在虚图案35和导电图案31之间出现偏移，由此可引发线圈元件30电特性劣化的问题。
在为了避免上述问题而形成宽度较小的虚图案35的情况下，则会产生如下所述的分层(各层间的剥离)问题。即在形成虚图案35时，会在形成虚图案35的叠层33的上表面处形成与虚图案35形状相符的突起部分。此外在突起部分的两侧各边，绝缘层会设在与其相邻的虚图案35和导电图案31之间的间隔，从而形成凹陷部分。随着虚图案35宽度的减小，与其相邻的虚图案35和导电图案31之间的间隔就增大，从而使得在它们之间的绝缘层凹陷也增大。因此如图10的横截面示意图所示，遵照虚图案35所形成突起的顶部与在突起部分36两侧各边形成的凹陷部分37的底部之间的高度差就有所增加。此外在减小虚图案35的宽度时，突起部分36的宽度也随着虚图案35的宽度减小而减小；因此在切割以分开叠层33之前的对该叠层33执行的加压步骤中，狭窄的突起部分36就承受了较大的压力。
如图10中的箭头F所示，外加在突起部分36的较大压力传至凹陷部分37的底部(即，层厚度较小的部分)。此外，还可以在叠层33的上表面形成由导电图案31引起的突起部分38，并且如图10的箭头F’所示在叠层33的加压步骤中，外加给突起部分38的压力也传至凹陷部分37的底部。如上所述，因为将彼此面对的力F和F’施于厚度较小的部分，所以就在层厚较小且强度较小的所述部分产生一个由图10中箭头U所示的向上力。结果就会产生分层(各层间的剥离)，使得位于导电图案之下的绝缘层与其剥离。这就严重劣化了线圈元件30的电特性并增加了元件的缺陷次品率。
解决问题的手段
根据本发明的一个发明，提供了一种电子元件的制造方法，其中导电图案使用在其之间提供的绝缘层而相互层叠以形成集成的叠层，所述方法包括如下步骤：
交替层叠绝缘层和导电图案层以形成在其中电子元件-形成导电图案的各叠层部分是集体形成的叠层，其中所述导电图案层在层表面方向上以一定间隔形成导电图案；
在层叠方向上对叠层施力以形成所述集成叠层之后，沿着在电子元件-形成导电图案的叠层部分的边界处的切割线切割所述叠层以使得所述电子元件彼此分开；
在将绝缘层设在导电图案层中的至少一个的表面上之前，在将要相互层叠的所述至少一个导电图案层内形成至少一个可移除虚图案，所述可移除虚图案具有可以被放置在切割-可移除区域内的尺寸，而所述区域在叠层切割步骤中会被切割并移除；以及
在所述至少一个导电图案层表面层叠形成绝缘层之前，就在所述电子元件-形成导电图案的叠层部分的至少一个导电图案层中形成至少一个悬浮(floating)虚图案，以将其以一定间隔配置于附近切割-可移除区域外部，所述悬浮虚图案并未与所述电子元件-形成导电图案电气相连。
此外，根据本发明的另一个方面，提供一种用于形成多个电子元件的母板，包括：具有在层表面方向上以一定间隔形成的导电图案的导电图案层；以及与所述导电图案层交替层叠以形成叠层的绝缘层，其中各电子元件-形成导电图案的各叠层部分被集体形成并沿着在电子元件-形成导电图案的叠层部分边界处的切割线切割所述叠层，以使得所述电子元件彼此分开，
其中在至少一个相互层叠的导电图案层中形成至少一个可移除虚图案，所述可移除虚图案具有可被配置在切割-可移除区域内的尺寸，而所述区域将沿着切割线被切除，以及
在所述电子元件-形成导电图案的叠层部分的至少一个导电图案层中，形成至少一个并未与所述电子元件-形成导电图案电气相连并且以一定间隔置于接近切割-可移除区域外部的悬浮虚图案。
根据本发明的另一个方面，提供一种电子元件，包括：导电图案层；以及与所述导电图案层交替层叠以形成叠层的绝缘层，而在所述叠层中各导电图案层彼此集成层叠；
其中在至少一个相互层叠的导电图案层中，把未与相应导电图案电气连接的至少一个悬浮虚图案以一定间隔配置在所述至少一个导电图案层的端面和导电图案之间的区域内，从而不会在所述至少一个导电图案层的所述端面处露出。
发明效果
在根据本发明的一种电子元件的制造方法中，当交替层叠绝缘层和具有在层表面方向上以一定间隔形成的导电图案的导电图案层，从而形成在其内电子元件-形成导电图案的各叠层部分被集体形成的叠层时，就在要被相互层叠的至少一个导电图案内形成电子元件-形成导电图案，并且在不形成导电图案的位置上形成可移除虚图案和悬浮虚图案。因此按照可移除虚图案和悬浮虚图案的形成，就能增加在无法形成电子元件-形成导电图案的地方所形成的图案数量。换句话说，能够减小在层表面方向上的图案之间的间隙。结果就能降低绝缘层提供给层表面方向上图案间间隙的绝缘材料。于是就能在层叠方向上导电图案间较易获取与设计大致相符的间隙。
此外，在根据本发明的所述电子元件的制造方法中，因为能降低绝缘层提供给层表面方向上图案间间隙的绝缘材料，所以就能改善由导电图案层和绝缘层所导致的叠层上表面不规则度，从而使得所述叠层的上表面能够变得平坦。因此在叠层加压步骤中，可将压力大致均匀地施加给整个叠层，从而避免分层的出现。
附图说明
图1是根据本发明示出一电子元件制造方法实例的模型图。
图2a是根据本发明示出一电子元件实例的示意性透视图。
图2b是图2a中所示电子元件的分解示意图。
图3a是用于示出在其内形成有母板可移除虚图案和悬浮虚图案的区域中的叠层结构实例的横截面示意图。
图3b是用于示出在其内不同于图3a所示的位置处形成有母板可移除虚图案和悬浮虚图案的区域中的叠层结构实例的横截面示意图。
图4是用于示出另一实例的横截面示意图。
图5a是示出了一个线圈元件实例的模型图。
图5b是示出了沿着图5a中线A-A切开的线圈元件的横截面示意图。
图6a是示出了一个线圈元件制造步骤实例的示意图。
图6b是示出了跟随在图6a所示步骤之后的一个线圈元件制造步骤实例的示意图。
图7是用于示出传统制造工艺中所存在的一个问题的模型图。
图8是用于示出传统制造工艺中存在的另一个问题的模型图。
图9a是参考图8而示出传统制造工艺中存在的问题实例的模型图。
图9b是参考图8连同图9a而示出传统制造工艺中所存在的问题实例的模型图。
图10是参考图8而示出传统制造工艺中存在的另一问题的模型图。
编号
1  线圈
4、5、7、8  形成电子元件的导电图案
10、11、12、12  绝缘层
15  悬浮虚图案
18  可移除虚图案
具体实施方式
如下将参考附图描述本发明的实例。
在图2a的示意性透视图和图2b的示意性分解图中示出了作为该实例电子元件的线圈元件(共用扼流圈元件)1。该线圈元件1具有的结构包括：底面磁性基板2、基础绝缘层3、由呈线圈图案的导电图案4和5组成的初级线圈6、由呈线圈图案的导电图案7和8组成的次级线圈9、导电图案层间绝缘层10、11和12、保护性绝缘层13、顶面磁性基板14、悬浮虚图案15以及外部连接电极16(16a、16b)和17(17a、17b)。
如下将连同其制造过程描述线圈元件1的结构。在该实例的线圈元件制造过程中，首先制备从中可形成如图1所示的多个线圈元件1的底面磁性基板2。随后，通过在所述底面磁性基板2的整个上表面上层叠形成基础绝缘层3。可以使用例如铁氧体基板、含有磁性材料的陶瓷基板和含有磁性材料的树脂基板来形成底面磁性基板2和顶面磁性基板14的基板。可以使用从上述基板中适当选出的基板来形成底面和顶面磁性基板2和14。此外，可以使用诸如聚酰亚胺树脂、环氧树脂和苯并环丁烯树脂之类的树脂材料、光敏树脂材料以及诸如SiO2的玻璃材料和玻璃陶瓷来形成包括基础绝缘层3、导电图案层间绝缘层10至12和保护性绝缘层13的各绝缘层。通过使用从上述绝缘材料中合适选取的绝缘材料，就能形成各绝缘层。
接下来，在基础绝缘层3上部通过在各预定电子元件-形成区域R进行层叠来形成电子元件-形成导电图案4，此外还形成未与电子元件-形成导电图案4电气连接的悬浮虚图案15(15a)。另外，在将于随后描述的切割步骤中通过切割要移除的预定切割-移除区域Z内形成要移除的虚图案18(18a)。在图1所示的情况下，可以在与图形的平面垂直的方向上形成相邻的电子元件-形成导电图案4，使得各导电图案4的相邻一端延伸并在随后彼此连接。即，导电图案4的延伸形成部分是从电子元件-形成区域R延伸并贯穿切割-移除区域Z的延伸导体。
顺便提一下，可预先获取容许范围，并且即便在切割位置在随后所述的切割步骤中有移位的情况下也能确定在该容许范围，线圈元件1的特性也不会因为切割位置的移位而严重劣化。考虑在容许范围内切割位置的移位而确定可移除虚图案18(18a)的形成位置和宽度以实现可靠切割和移除。此外在此实例中，对可移除虚图案18a形成位置的确定还需考虑如下几点。即在通过层叠而在电子元件-形成导电图案4上部形成的电子元件-形成导电图案7和8中，如同在导电图案4的情形，沿着与平面垂直的方向形成相邻电子元件-形成导电图案7，使延伸导电图案7相邻的一端延伸并在随后相互连接，并且在与上述相同的方向上形成相邻电子元件-形成导电图案8，使导电图案8相邻的一端延伸并在随后相互连接。各自形成导电图案7的连接部分(延伸导体)X和导电图案8的连接部分X，使其从电子元件-形成区域R延伸直至插入切割-可移除区域Z。在此实例中，在与电子元件-形成导电图案7和8的那些连接部分(延伸导体)X层叠的位置上形成可移除虚图案18a，其中的连接部分(延伸导体)X在切割-可移除区域Z内形成。
在此实例中，考虑到在切割步骤中切割位置在容许范围内的移位，在以一定间隔靠近切割-可移除区域Z外部的位置提供悬浮虚图案15(15a)，以确保其不会在电子元件1的侧面(切割面)露出并以一定间隔与待移除虚图案18a相邻。
可以使用各种方法来形成包括电子元件-形成导电图案4、悬浮虚图案15a以及可移除虚图案18a的第一导电图案层；然而如下将描述作为一个实例的一种使用光刻技术的方法。
在使用光刻技术的情况下，首先通过成膜技术(诸如包括溅射或蒸发的薄膜形成技术或包括丝网印刷的厚膜形成技术)在基础绝缘层3的整个上表面之上形成用于形成导电图案4、15a和18a的导电材料膜。例如可以使用诸如Ag、Pb、Cu、Al的金属或其合金作为导电材料。此外，还应优选地考虑各自的机械加工性、导电图案和绝缘层之间的附着力等以相关联地确定用于形成导电图案的导电材料以及用于形成绝缘层3、10至13的绝缘材料，例如，可以使用聚酰亚胺树脂形成绝缘层并使用Ag形成导电图案。
在基础绝缘层3的整个上表面之上形成导电材料膜之后，就通过涂佈在导电材料膜的整个表面上形成光刻胶膜。接下来，在光刻胶膜的上部形成用于形成导电图案4、15a和18a的掩膜。随后通过该掩膜，使用诸如紫外线的光照射形成导电图案4、15a和18a的部分光刻胶膜进行光固化(photo-curing)。接下来使用显影处理移除光刻胶膜的未固化部分。随后就移除其上无光刻胶膜覆盖的导电材料部分，例如可以使用蚀刻以形成导电图案4、15a和18a。然后移除导电图案4、15a和18a上剩余的光刻胶膜。通过上述光刻技术，就能以相同材料在同一工序中形成导电图案4、悬浮虚图案15a以及可移除虚图案18a，于是就形成了包括导电图案4、15a和18a的第一导电图案层。
在第一导电图案层上部，通过层叠形成导电图案层间绝缘层10。在该导电图案层间绝缘层10中，形成通孔20用于其间设有绝缘层10并在上下方向上彼此相邻的电子元件-形成导电图案4和5之间的连接。为了形成通孔20，例如可使用下述光刻技术形成导电图案层间绝缘层10。
例如在第一导电图案层整个上表面之上，通过层叠形成用于形成导电图案层间绝缘层10的光敏绝缘材料。将用于形成通孔的掩膜置于该绝缘材料的上部并通过该掩膜使用诸如紫外线的光照射绝缘材料区域中除了要形成通孔20位置之外的部分进行光固化。随后使用显影处理移除绝缘材料的未固化部分。因此就形成了通孔20。如上所述，就能形成带有通孔20的导电图案层间绝缘层10。
在导电图案层间绝缘层10上部，通过层叠在各电子元件-形成区域R中形成电子元件-形成导电图案5，并且还形成未与电子元件-形成导电图案5电气连接的悬浮虚图案15(15b)。此外，还在切割-可移除区域Z内形成可移除虚图案18(18b)。
形成电子元件-形成导电图案5使其与第一导电图案层的电子元件-形成导电图案4大致重叠。与导电图案4的情况类似，在与图1的平面垂直的方向上形成相邻的电子元件-形成导电图案5，以便于各导电图案5相邻一端的延伸以及在随后的彼此连接。设置连接部分(延伸导体)X用以贯穿切割-可移除区域Z，并且将该连接部分X配置在与导电图案4的连接部分X相重叠且在其间设有导电图案层间绝缘层10的位置上。此外，与第一导电图案层的悬浮虚图案15a和可移除虚图案18a的情况类似，考虑切割部分的移位来确定每个悬浮虚图案15b和可移除虚图案18b形成位置和宽度。在此实例中，悬浮虚图案15b和可移除虚图案18b分别与悬浮虚图案15a和可移除虚图案18a相重叠，而导电图案层间绝缘层10则位于它们之间。
包括电子元件-形成导电图案5、悬浮虚图案15b和可移除虚图案18b的第二导电图案层可以例如使用光刻技术以类似于第一导电图案层的情况形成。此外，用于形成导电图案5、15b和18b的部分导电材料进入在导电图案层间绝缘层10内形成的通孔20。因为通孔20的存在，就能相互由连接在上下方向上相邻并在其间间隔有导电图案层间绝缘层10的导电图案4和5。
在第二导电图案层形成之后，就在所述第二导电图案层上部形成导电图案层间绝缘层-11。在导电图案层间绝缘层-11上部，通过层叠在各电子元件-形成区域R中形成电子元件-导电图案7，此外还形成未与电子元件-形成导电图案7电气连接的悬浮虚图案15(15c)。另外还在切割-可移除区域Z内形成可移除虚图案18(18c)。
电子元件-形成导电图案7形成的位置与第一和第二导电图案层中电子元件-形成导电图案4和5形成的位置大致重叠。与导电图案4和5的情况类似，在与图1中平面垂直的方向上形成相邻的电子元件-形成导电图案7，以便于各导电图案7相邻一端的延伸以及在随后的彼此连接。连接部分(延伸导体)X被提供用以贯穿切割-可移除区域Z。然而该连接部分X所配置的位置与导电图案4和5连接部分X的位置不同，并且在该实例中的连接部分X被置于与可移除虚图案18a和18b重叠的位置上。
类似于可移除虚图案18a和18b的情况，考虑到切割位置的移位，形成的可移除虚图案18c的尺寸应能被放入切割-可移除区域Z内。将可移除虚图案18c配置在与导电图案4和5的连接部分(延伸导体)X重叠的位置上。类似于悬浮虚图案15a和15b的情况，考虑切割部分的移位而将悬浮虚图案15c以一定间距设在可移除虚图案18c的附近并将该图案配置在与导电图案4和5的连接部分X重叠的位置上。
包括上述电子元件-形成导电图案7、悬浮虚图案15c和可移除虚图案18c的第三导电图案层可以使用光刻技术以类似于第一和第二导电图案层的情况形成。在第三导电图案层上部，通过层叠形成导电图案层间绝缘层12。在该导电图案层间绝缘层12中，形成通孔21用于电子元件-形成导电图案7和8之间的连接。可使用与形成导电图案层间绝缘层10所使用的光刻技术相类似的方法形成导电图案层间绝缘层12。
在导电图案层间绝缘层12上部，通过层叠在各电子元件-形成区域R中形成电子元件-形成导电图案8，并且还形成未与电子元件-形成导电图案8电气连接的悬浮虚图案15(15d)。此外，还在切割-可移除区域Z内形成可移除虚图案18(18d)。由这些导电图案8、悬浮虚图案15d和可移除虚图案18d可形成第四导电图案层。
电子元件-形成导电图案8形成的位置与第一至第三导电图案层中电子元件-形成导电图案4、5和7形成的位置大致重叠。与导电图案7的情况类似，在与图1中平面垂直的方向上形成相邻的电子元件-形成导电图案8，以便于各导电图案8相邻一端的延伸以及在随后的彼此连接。连接部分(延伸导体)X被提供用以贯穿切割-可移除区域Z，并且该连接部分(延伸导体)X所配置的位置与导电图案7连接部分X的位置重叠。即如图3a中横截面示意图所示的这一实例中，所提供的第一导电图案层的可移除虚图案18a、第二导电图案层的可移除虚图案18b、第三导电图案层的导电图案7的连接部分(延伸导体)X以及第四导电图案层的导电图案8的连接部分(延伸导体)X彼此重叠。换句话说，在与第一和第二导电图案层的可移除虚图案18a和18b所在位置重叠处没有提供可移除虚图案的其他导电图案层(即，第三和第四导电图案层)中，就在与可移除虚图案18a和18b所在位置重叠的位置处提供电子元件-形成导电图案7和8的连接部分(延伸导体)X。
类似于可移除虚图案18a至18c的情况，考虑到切割位置在可接受范围内的移位，形成的可移除虚图案18d的尺寸应能被放入切割-可移除区域Z内。将可移除虚图案18d配置在与可移除虚图案18c的位置相重叠的位置上。即如图3b中横截面示意图所示的这一实例中，所提供的第一导电图案层的导电图案4的连接部分(延伸导体)X、第二导电图案层的导电图案5的连接部分(延伸导体)X、第三导电图案层的可移除虚图案18c、以及第四导电图案层的可移除虚图案18d彼此重叠。换句话说，在与第三和第四导电图案层的可移除虚图案18c和18d所在位置重叠的位置处没有提供可移除虚图案的其他导电图案层(即，第一和第二导电图案层)中，就在与可移除虚图案18c和18d所在位置重叠的位置处提供电子元件-形成导电图案4和5的连接部分(延伸导体)X。
类似于悬浮虚图案15a至15c的情况，考虑到切割位置的移位，在可移除虚图案18d的附近以一定间隔提供悬浮虚图案15d，并配置其使在与第三导电图案层的悬浮虚图案15c重叠。在此实例中，当从沿着通过悬浮虚图案15c和15d的线观察叠层的横截面时，在第一至第四导电图案层的所有层中都形成有悬浮虚图案15或电子元件-形成导电图案。
可以使用与第一至第三导电图案层情况类似的光刻技术形成上述第四导电图案层。在所述第四导电图案层的上部，通过层叠形成保护性绝缘层13。
随后在保护性绝缘层13的上部设置顶面磁性基板14。在此步骤中，在彼此面对的保护性绝缘层13和顶面磁性基板14的表面涂覆粘合剂(诸如，热固聚酰亚胺树脂)。
接下来，在真空或惰性气体气氛中，边加热边对包括磁性基板2和14、第一至第四导电图案层以及绝缘层3和10至13的叠层加压，以便顶面磁性基板14和保护性绝缘层13相互粘合。在该叠层冷却之后，就撤去外加压力。如上就形成了可从中通过切割获取大量线圈元件1的母板。
在母板形成之后，例如就通过可沿着各个电子元件-形成区域R边界设定的切割线切割，将先前压实的叠层切割成单个的电子元件1。于是就分开了各电子元件1的侧面(切割面)并露出了导电图案4、5、7和8的延伸导体的端面。
接下来对每一电子元件1，就分别在露出的导电图案4、5、7和8的延伸导体的端面位置处形成外部连接电极16(16a、16b)和17(17a、17b)。因此，经由外部连接电极16a和外部连接电极16b将导电图案4和5一端侧和另一端侧分别电气连接至外部。此外，经由外部连接电极17a和外部连接电极17b将导电图案7和8一端侧和另一端侧分别电气连接至外部。
通过使用导电膏涂佈技术或诸如溅射或蒸发的成膜技术形成由诸如Ag、Cu、NiCr或NiCu等导电材料组成的基础电极膜，并在随后使用诸如湿法电镀在基础电极膜的上部形成由Ni、Sn、Sn-Pb等等形成的金属膜就能提供每个外部连接电极16和17。
如上所述就能形成线圈元件1。在此实例中，因为在导电图案层中可移除虚图案18和悬浮虚图案15在导电图案层的形成区域与电子元件-形成导电图案4、5、7和8的形成区域不同，所以在第四导电图案层上部形成保护性绝缘层13时，就能减轻保护性绝缘层13上表面的不规则度并使其平坦化。于是当在保护性绝缘层13上部设置顶面磁性基板14时，在随后的加压中就可把压力大致均匀地施加于整个叠层。因此就能抑制由外加压力不均匀所引起的分层出现。
更具体地，在此实例中，设置可移除虚图案18和悬浮虚图案15使之与导电图案的连接部分(延伸导体)X重叠。换句话说，在形成外部连接电极16和17的最主要位置(即，在过去最易出现分层的区域，在分层问题发生最为严重的位置)设置悬浮虚图案15和可移除虚图案18以防止产生分层。
此外，在此实例中，考虑到切割部分的移位，形成的可移除虚图案18宽度应较窄以便放入切割-可移除区域Z；但由于提供的悬浮虚图案15以一定间隔与相应的可移除均压用图案18相邻，所以即便在形成的可移除虚图案18宽度较窄的情况下，也能避免图案间生成较大间隙从而防止在绝缘层上产生很大的凹陷。因此，由于能够降低叠层保护性绝缘层13上表面的不规则度，所以就能如前所述避免分层的产生。
在此实例中，还可以设计悬浮虚图案15和可移除虚图案18，使得虽然切割位置移位，但只要该移位仍处于预先确定的容许范围内，也能避免在线圈元件1的侧面(切割面)露出虚图案15和18的端面。于是就能避免虚图案和电子元件-形成导电图案之间产生诸如偏移的问题。因此，就能防止电子元件电特性的劣化并能够容易地提供高性能的高度可靠电子元件。
在此实例中，还可以沿着各导电图案层的层表面形成悬浮虚图案15和可移除虚图案18，也可使用与形成电子元件-形成导电图案4、5、7和8相同的材料并也能与其同时形成悬浮虚图案15和可移除虚图案18。于是在能够避免制造步骤增加和材料成本上升的情况下，就能获取上述优良结果。
而且在此实例中，例如在其与第一导电图案层的可移除虚图案18a所在位置重叠的位置上不具有可移除虚图案的第三和第四导电图案层内，可以在可移除虚图案18a所在位置重叠的位置上形成导电图案7和8的延伸导体X。在此实例中，如上所述在其与一个导电图案层的可移除虚图案所在位置重叠的位置上不具有可移除虚图案的其他至少一个导电图案层内，可以在与所述导电图案层的可移除虚图案所在位置重叠的位置上形成电子元件形成-导电图案的延伸导体。因此就能降低形成导电图案延伸导体所在处的叠层的上表面的不规则度。
此外，当在形成悬浮虚图案的叠层部分上不具有悬浮虚图案的导电图案层被设计成具有与上述悬浮虚图案重叠的电子元件-形成导电图案时，在悬浮虚图案-形成区域内的所有层叠导电图案层中形成悬浮虚图案或电子元件-形成导电图案使之彼此重叠，从而有效降低了叠层上表面的不规则度。
在此实例中使用光刻技术形成导电图案层和绝缘层。于是通过光刻技术高度精确的加工，就能按设计基本形成导电图案层和绝缘层。因此就能抑制电子元件电特性的变化，并能容易地实现对电特性可靠度的进一步改善。
本发明不限于该实例并也可执行其他实施例。例如如图3a的横截面图所示，在此实例中，在第二至第四导电图案层的所有各层中，在其与第一导电图案层的悬浮虚图案15a相重叠的位置上都形成悬浮虚图案15或者电子元件-形成导电图案7和8的一部分。如上所述，在此实例中，在所有其他导电图案层与一个导电图案层的悬浮虚图案所在位置相重叠的位置上，分别形成悬浮虚图案或者电子元件-形成导电图案的一部分。另一方面，例如如图4的横截面示意图所示，在所有与一个导电图案层的悬浮虚图案15相重叠的其他导电图案层中，可以在与上述一个导电图案层的悬浮虚图案15所在位置相重叠却未形成悬浮虚图案15或者电子元件-形成导电图案的一部分的位置上呈现导电图案层。此外，相同的情况也适用于可移除虚图案18，也就是说，在所有与一个导电图案层的可移除虚图案18相重叠的其他导电图案层中，可以在与上述一个导电图案层的可移除虚图案18所在位置相重叠却未形成可移除虚图案18或者电子元件-形成导电图案的一部分的位置上呈现导电图案层。
在此实例中，还在与电子元件-形成导电图案的连接部分(延伸导体)X所在位置重叠的位置上配置悬浮虚图案15和可移除虚图案18；然而，也可以在未与电子元件-形成导电图案所在位置重叠的位置上形成悬浮虚图案15和可移除虚图案18。在此情况下，例如在切割-可移除区域Z中，可移除虚图案18可在所有第一至第四导电图案层中形成，也可只在预先从第一至第四导电图案层中选出的三个或更少的导电图案层中形成。与上述情况类似，当悬浮均压用图案15设在不与电子元件-形成导电图案所在位置重叠的位置时，悬浮虚图案15可在所有第一至第四导电图案层中形成，也可只在预先从第一至第四导电图案层中选出的三个或更少的导电图案层中形成。
此外，虽然在此实例中的线圈元件1使用了磁性基板，但是也可使用例如电介质基板来代替磁性基板。而形成该电介质基板的绝缘材料可以包括诸如聚酰亚胺树脂、环氧树脂和苯并环丁烯树脂之类的树脂材料、光敏树脂材料、诸如SiO2的玻璃材料以及诸如玻璃陶瓷或BaTiO3的电介质陶瓷。此外，此实例虽然为在上下方向上通过交替层叠导电图案层和绝缘层而形成的叠层两侧都提供了基板，但是也可使用通过涂覆熔化的绝缘材料并加以固化而形成的保护层来代替在顶部或底部所提供的至少一个基板。如上所述，并不总是必需在上下方向上叠层的两侧上提供基板。
此外，在此实例中描述的本发明以实例的方式参考了线圈元件(共用扼流圈元件)；然而在使用其间设有至少一个绝缘层以相互层叠导电图案层的结构的情况下，本发明可应用于除了共用扼流圈元件之外的其他电子元件、该电子元件的制造方法以及用于形成许多电子元件的母板。
工业适用性
通过形成按照本发明的结构就能提供紧凑且高性能的电子元件，并且本发明可有效应用于需要减小其体积以并入设备的电子元件、应用于制造该电子元件的方法以及用于形成许多电子元件的母板。

Claims (17)

1.一种电子元件的制造方法，其中导电图案层相互层叠，其间设置了绝缘层，以形成集成的叠层，所述方法包括以下步骤：
交替层叠所述绝缘层和所述导电图案层以形成其中电子元件-形成导电图案的各叠层部分集体形成的叠层，其中所述导电图案层在层表面方向上形成彼此有一定间隔的导电图案；
在层叠方向上对叠层施力以形成所述集成叠层之后，沿着在所述电子元件-形成导电图案的叠层部分边界处提供的切割线切割所述叠层以使得所述各电子元件彼此分开；
在将绝缘层设在导电图案层中的至少一个的表面上之前，在将要相互层叠的所述至少一个导电图案层内形成至少一个可移除虚图案，所述可移除虚图案具有可以被放置在切割-可移除区域内的尺寸，而所述区域在叠层切割步骤中会被切割并移除；以及
在所述至少一个导电图案层表面层叠形成绝缘层之前，就在所述电子元件-形成导电图案的叠层部分的至少一个导电图案层中形成至少一个悬浮虚图案，以将其以一定间隔放置接近于切割-可移除区域外部，所述悬浮虚图案并未与所述电子元件-形成导电图案电气相连。
2.如权利要求1所述的电子元件制造方法，其特征在于，至少一个悬浮虚图案和至少一个可移除虚图案被置于至少一个所述导电图案层中，使其在所述至少一个所述导电图案层的层表面方向上以一定间隔彼此相邻，并且使用相同材料在同一步骤中形成所述至少一个导电图案层的电子元件-形成导电图案、所述至少一个悬浮虚图案和所述至少一个可移除虚图案。
3.如权利要求1所述的电子元件制造方法，其特征在于，放置一个导电图案层，其中该层在其与另一个导电图案层的至少一个可移除虚图案所在位置相重叠的位置上不具有至少一个可移除虚图案，在所述的一个导电图案层中形成从电子元件-形成导电图案延伸贯穿所述切割-可移除区域的至少一个延伸导体，并且所述另一个导电图案层的所述至少一个可移除虚图案和所述的一个导电图案层的所述至少一个延伸导体设在彼此重叠的位置上。
4.如权利要求1所述的电子元件制造方法，其特征在于，放置一个导电图案层的导电图案，所述一个导电图案层在其与另一个导电图案层的至少一个悬浮虚图案所在位置相重叠的位置上不具有悬浮虚图案，并且所述另一个导电图案层的悬浮虚图案和所述一个导电图案层的部分导电图案设在彼此重叠的位置上。
5.如权利要求3所述的电子元件制造方法，其特征在于，放置一个导电图案层的导电图案，所述导电图案层在其与另一个导电图案层的至少一个悬浮虚图案所在位置相重叠的位置上不具有悬浮虚图案，并且所述另一个导电图案层的悬浮虚图案和所述至少一个导电图案层的部分导电图案设在彼此重叠的位置上。
6.如权利要求1所述的电子元件制造方法，其特征在于，使用光刻技术形成所述导电图案层和所述绝缘层。
7.如权利要求1至6之一所述的电子元件制造方法，其特征在于，所述电子元件-形成导电图案具有线圈图案形状，并且所述电子元件是线圈元件。
8.一种用于形成多个电子元件的母板，包括：
具有在层表面方向上以一定间隔形成的导电图案的导电图案层；以及与所述导电图案层交替层叠以形成一叠层的绝缘层，其中各电子元件-形成导电图案的各叠层部分被集体形成并沿着在电子元件-形成导电图案的叠层部分边界设置的割线切割所述叠层，以使得所述电子元件彼此分开，
其中在相互层叠的至少一个所述导电图案层中形成至少一个可移除虚图案，所述可移除虚图案具有可被置于切割-可移除区域内的尺寸，而所述区域将沿着切割线被切除，以及
在所述电子元件-形成导电图案的叠层部分的至少一个导电图案层中，形成至少一个并未与所述电子元件-形成导电图案电气相连并且以一定间隔置于接近切割-可移除区域外部的悬浮虚图案。
9.如权利要求8所述的用于形成多个电子元件的母板，其特征在于，至少一个悬浮虚图案和至少一个可移除虚图案被置于至少一个所述导电图案层中，使其以一定间隔彼此相邻，并且使用相同材料形成所述至少一个导电图案层的电子元件-形成导电图案、所述至少一个悬浮虚图案和所述至少一个可移除虚图案。
10.如权利要求8所述的用于形成多个电子元件的母板，其特征在于，在其与一个导电图案层的至少一个可移除虚图案相重叠的位置上不具有可移除虚图案的至少一个其他导电图案层中，至少一个延伸导体从所述至少一个其他导电图案层的电子元件-形成导电图案延伸贯穿所述切割-可移除区域，并且所述一个导电图案层的所述至少一个可移除虚图案和所述至少一个其他导电图案层的所述至少一个延伸导体设在彼此重叠的位置上。
11.如权利要求8所述的用于形成多个电子元件的母板，其特征在于，在其与一个导电图案层的至少一个悬浮虚图案相重叠的位置上不具有悬浮虚图案的至少一个其他导电图案层中，所述至少一个其他导电图案层的电子元件-形成导电图案的部分被置于与所述一个导电图案层的至少一个悬浮虚图案所在位置相重叠的位置上。
12.如权利要求10所述的用于形成多个电子元件的母板，其特征在于，在其与一个导电图案层的至少一个悬浮虚图案相重叠的位置上不具有悬浮虚图案的至少一个其他导电图案层中，所述至少一个其他导电图案层的电子元件-形成导电图案的部分被置于与所述一个导电图案层的至少一个悬浮虚图案所在位置相重叠的位置上。
13.如权利要求8所述的用于形成多个电子元件的母板，其特征在于，使用光刻技术形成所述导电图案层和所述绝缘层。
14.如权利要求8至13之一所述的用于形成多个电子元件的母板，其特征在于，所述电子元件-形成导电图案具有线圈图案形状，并且所述电子元件是线圈元件。
15.一种电子元件，包括：导电图案层；以及与所述导电图案层交替层叠以形成叠层的绝缘层，而在所述叠层中的各导电图案层彼此集成层叠；
其中在至少一个相互层叠的导电图案层中，把未与相应导电图案电气连接的至少一个悬浮虚图案以一定间隔置于所述至少一个导电图案层的端面和导电图案之间的区域内，以使其不会在所述至少一个导电图案层的所述端面处露出。
16.如权利要求15所述的电子元件，其特征在于，所述导电图案层具有的延伸导体从所述导电图案延伸至所述导电图案层端面而形成，其中具有在彼此不同位置处形成的延伸导体的导电图案层被包括在相互层叠的导电图案层中，而对于具有在彼此不同位置处形成有延伸导体的导电图案层来说，在未形成悬浮虚图案的一个导电图案层的一个区域中形成至少一个悬浮虚图案，其中所述区域与另一个其中形成有至少一个延伸导体的导电图案层的一个区域相重叠。
17.如权利要求15或16所述的电子元件，其特征在于，所述电子元件-形成导电图案具有线圈图案形状，并且所述电子元件是线圈元件。
CN2005800037683A 2004-07-23 2005-05-27 电子元件的制造方法、母板和电子元件 Expired - Fee Related CN1914699B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP216029/2004 2004-07-23
JP2004216029 2004-07-23
PCT/JP2005/009779 WO2006011291A1 (ja) 2004-07-23 2005-05-27 電子部品の製造方法および親基板および電子部品

Publications (2)

Publication Number Publication Date
CN1914699A true CN1914699A (zh) 2007-02-14
CN1914699B CN1914699B (zh) 2011-07-13

Family

ID=35786046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800037683A Expired - Fee Related CN1914699B (zh) 2004-07-23 2005-05-27 电子元件的制造方法、母板和电子元件

Country Status (6)

Country Link
US (1) US7663225B2 (zh)
EP (1) EP1772878A4 (zh)
JP (2) JP4225349B2 (zh)
CN (1) CN1914699B (zh)
TW (1) TWI271751B (zh)
WO (1) WO2006011291A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102316678A (zh) * 2010-07-09 2012-01-11 株式会社东海理化电机制作所 电路基板的制造方法
CN106298161A (zh) * 2015-06-24 2017-01-04 株式会社村田制作所 线圈部件的制造方法以及线圈部件
CN107154300A (zh) * 2016-03-04 2017-09-12 株式会社村田制作所 电子部件

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1772878A4 (en) * 2004-07-23 2012-12-12 Murata Manufacturing Co METHOD FOR PRODUCING AN ELECTRONIC COMPONENT, NUT PLATE AND ELECTRONIC COMPONENT
JP4844045B2 (ja) * 2005-08-18 2011-12-21 Ｔｄｋ株式会社 電子部品及びその製造方法
JPWO2008155895A1 (ja) * 2007-06-19 2010-08-26 住友ベークライト株式会社 電子装置の製造方法
US20100183983A1 (en) * 2007-06-19 2010-07-22 Sumitomo Bakelite Co., Ltd. Process for manufacturing electronic device
TW201106386A (en) * 2009-08-03 2011-02-16 Inpaq Technology Co Ltd Common mode filter and method of manufacturing the same
KR101133397B1 (ko) * 2010-04-05 2012-04-09 삼성전기주식회사 평면형 트랜스포머 및 이의 제조 방법
US8451083B2 (en) * 2010-05-31 2013-05-28 Tdk Corporation Coil component and method of manufacturing the same
ITTO20110295A1 (it) * 2011-04-01 2012-10-02 St Microelectronics Srl Dispositivo ad induttore integrato ad elevato valore di induttanza, in particolare per l'uso come antenna in un sistema di identificazione a radiofrequenza
CN204332583U (zh) * 2011-11-04 2015-05-13 株式会社村田制作所 共模扼流圈及高频电子器件
WO2013099540A1 (ja) * 2011-12-27 2013-07-04 株式会社村田製作所 積層型コモンモードチョークコイル
KR20130077400A (ko) 2011-12-29 2013-07-09 삼성전기주식회사 박막형 코일 부품 및 그 제조 방법
GB2513725B (en) * 2012-02-29 2016-01-13 Murata Manufacturing Co Multilayer inductor and power supply circuit module
US9000876B2 (en) 2012-03-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor for post passivation interconnect
KR101397488B1 (ko) * 2012-07-04 2014-05-20 티디케이가부시기가이샤 코일 부품 및 그의 제조 방법
KR101771729B1 (ko) * 2012-07-25 2017-08-25 삼성전기주식회사 적층형 인덕터 및 적층형 인덕터의 보호층 조성물
US8633793B1 (en) * 2012-10-05 2014-01-21 Inpaq Technology Co., Ltd. Common mode filter
JP5978915B2 (ja) * 2012-10-19 2016-08-24 株式会社村田製作所 積層型インダクタ
JP5958377B2 (ja) * 2013-02-14 2016-07-27 株式会社村田製作所 トランス
KR20150062556A (ko) * 2013-11-29 2015-06-08 삼성전기주식회사 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
US10083486B2 (en) * 2013-12-31 2018-09-25 Nyse Group, Inc. Limited movement collar on marketable order execution price
WO2015174124A1 (ja) * 2014-05-15 2015-11-19 株式会社 村田製作所 積層コイル部品、およびその製造方法
US9646758B2 (en) * 2015-07-14 2017-05-09 Globalfoundries Inc. Method of fabricating integrated circuit (IC) devices
JP6447785B2 (ja) * 2016-06-22 2019-01-09 株式会社村田製作所 多層基板およびその製造方法
JP6919194B2 (ja) * 2016-12-27 2021-08-18 Tdk株式会社 コイル部品及びこれを備える回路基板
JP6828555B2 (ja) 2017-03-29 2021-02-10 Tdk株式会社 コイル部品およびその製造方法
CN210519104U (zh) * 2017-06-05 2020-05-12 株式会社村田制作所 线圈内置陶瓷基板
JP6696483B2 (ja) * 2017-07-10 2020-05-20 株式会社村田製作所 コイル部品
JP6819499B2 (ja) * 2017-07-25 2021-01-27 株式会社村田製作所 コイル部品およびその製造方法
WO2020121801A1 (ja) * 2018-12-11 2020-06-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320096B2 (ja) * 1992-05-07 2002-09-03 ティーディーケイ株式会社 積層型インダクタおよびその製造方法
JP3150022B2 (ja) 1993-10-27 2001-03-26 横河電機株式会社 積層形プリントコイル及びその製造方法
JPH0982558A (ja) * 1995-09-18 1997-03-28 Murata Mfg Co Ltd 積層型セラミック電子部品
US6356181B1 (en) * 1996-03-29 2002-03-12 Murata Manufacturing Co., Ltd. Laminated common-mode choke coil
JPH09289128A (ja) 1996-04-19 1997-11-04 Matsushita Electric Works Ltd プリントコイル用多層板の製造方法
JP3615024B2 (ja) * 1997-08-04 2005-01-26 株式会社村田製作所 コイル部品
JP3011174B2 (ja) * 1998-02-26 2000-02-21 株式会社村田製作所 薄膜型コイル部品の方向性認識方法
JP2000012377A (ja) * 1998-06-17 2000-01-14 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2001217139A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 積層型電子部品の製法
JP2003158376A (ja) 2002-09-02 2003-05-30 Ibiden Co Ltd セラミックス多層基板の製造方法
JP3881949B2 (ja) 2002-10-17 2007-02-14 東洋アルミニウム株式会社 アンテナ回路構成体およびそれを備えた機能カードならびにアンテナ回路構成体の製造方法
JP2004186343A (ja) * 2002-12-02 2004-07-02 Kyocera Corp セラミック積層体及びその製法
EP1772878A4 (en) * 2004-07-23 2012-12-12 Murata Manufacturing Co METHOD FOR PRODUCING AN ELECTRONIC COMPONENT, NUT PLATE AND ELECTRONIC COMPONENT
JP4622367B2 (ja) * 2004-07-27 2011-02-02 株式会社村田製作所 電子部品

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102316678A (zh) * 2010-07-09 2012-01-11 株式会社东海理化电机制作所 电路基板的制造方法
US9032613B2 (en) 2010-07-09 2015-05-19 Kabushiki Kaisha Tokai Rika Denki Seisakusho Method for making circuit board
CN106298161A (zh) * 2015-06-24 2017-01-04 株式会社村田制作所 线圈部件的制造方法以及线圈部件
US10600565B2 (en) 2015-06-24 2020-03-24 Murata Manufacturing Co., Ltd. Manufacture method of coil component, and coil component
CN106298161B (zh) * 2015-06-24 2020-04-24 株式会社村田制作所 线圈部件的制造方法以及线圈部件
CN107154300A (zh) * 2016-03-04 2017-09-12 株式会社村田制作所 电子部件
CN107154300B (zh) * 2016-03-04 2019-06-14 株式会社村田制作所 电子部件

Also Published As

Publication number Publication date
EP1772878A4 (en) 2012-12-12
CN1914699B (zh) 2011-07-13
JP4225349B2 (ja) 2009-02-18
JP2009044175A (ja) 2009-02-26
WO2006011291A1 (ja) 2006-02-02
JPWO2006011291A1 (ja) 2008-05-01
US20070199734A1 (en) 2007-08-30
TWI271751B (en) 2007-01-21
TW200605105A (en) 2006-02-01
EP1772878A1 (en) 2007-04-11
JP4636160B2 (ja) 2011-02-23
US7663225B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
CN1914699A (zh) 电子元件的制造方法、母板和电子元件
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
CN1622232A (zh) 薄膜共模滤波器和薄膜共模滤波器阵列
KR101952872B1 (ko) 코일 부품 및 그의 제조방법
CN1399782A (zh) 改进的导电聚合物器件及其加工方法
KR101883046B1 (ko) 코일 전자 부품
CN1622233A (zh) 薄膜共模滤波器和薄膜共模滤波器阵列
CN1714413A (zh) 导电聚合物器件以及制造该器件的方法
CN1925148A (zh) 多层配线基板及其制造方法
JP5539800B2 (ja) 配線基板の中間製品及び配線基板の製造方法
KR102545033B1 (ko) 코일 전자 부품
US10468183B2 (en) Inductor and manufacturing method of the same
CN203055903U (zh) 多层封装基板构造
JP2006173163A (ja) チップコイル
CN106298707A (zh) 封装结构及其制作方法
JP7127840B2 (ja) インダクタ及びその製造方法
TW202113881A (zh) 線圈裝置
CN111149177B (zh) 电感器及其制造方法
CN2641824Y (zh) 复合式芯片构装基板
CN217544326U (zh) 电感部件
CN112151433B (zh) 基板结构、封装结构及其制作方法
JP2768655B2 (ja) チップ部品の製造方法
JP2006173162A (ja) チップ部品
KR100809529B1 (ko) 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110713

Termination date: 20210527