TWI271751B - Method of manufacturing electronic component, mother substrate, and electronic component - Google Patents
Method of manufacturing electronic component, mother substrate, and electronic component Download PDFInfo
- Publication number
- TWI271751B TWI271751B TW094118978A TW94118978A TWI271751B TW I271751 B TWI271751 B TW I271751B TW 094118978 A TW094118978 A TW 094118978A TW 94118978 A TW94118978 A TW 94118978A TW I271751 B TWI271751 B TW I271751B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductor pattern
- layer
- pattern
- conductor
- dummy
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 288
- 238000007667 floating Methods 0.000 claims abstract description 41
- 238000005520 cutting process Methods 0.000 claims abstract description 35
- 238000009413 insulation Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000001459 lithography Methods 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 2
- 239000002023 wood Substances 0.000 claims description 2
- 241001122767 Theaceae Species 0.000 claims 1
- 239000008280 blood Substances 0.000 claims 1
- 210000004369 blood Anatomy 0.000 claims 1
- 239000000470 constituent Substances 0.000 claims 1
- 235000013618 yogurt Nutrition 0.000 claims 1
- 239000010410 layer Substances 0.000 description 160
- 239000011229 interlayer Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 9
- 230000032798 delamination Effects 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 125000005605 benzo group Chemical group 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- -1 butyl butyl Chemical group 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 235000011389 fruit/vegetable juice Nutrition 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- 238000010409 ironing Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000003307 slaughter Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/96—Porous semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
J271751 九、發明說明: 【發明所屬之技術領域】 本發明係關於電子零件之製造方法、母基板、以及電 子零件,其具備透過絕緣層積層有複數個導體圖案之構 成。 【先前技術】 圖5a,係顯示電子零件之線圈零件一形態例的示意立 體圖。圖5b,係顯示圖5a之線圈零件a_a部分的示意截 •面圖(例如麥照專利文獻1 )。此線圈零件30,具有複數個 嫘旋狀導體圖案31(31A,31B)透過絕緣層32來加以積層的 構成。 此種線圈零件30係以如下所示之方式製造。例如,如 圖6a所示,形成由複數個導體圖案31在同一平面上隔著 間隔所構成的導體圖案層。接著,透過絕緣層Μ來積層 此種複數個導體圖案層,以製作如圖6b所示之積層體 此積層體33 ’係由複數個線圈3〇所集合形成。因此,在 製作積層體33後’依照沿各線圈零件3〇邊界所設定的切 割線L來切割積層體33’將其分割成—個個線圈零件3〇。 經由此種製程來製造線圈零件3〇。 專利文獻1 :特開平7-1 22430號公報 【發明内容】 圖 間 於線圈零件30之製程中所製作的積層體33中,例如 7之示意截面圖所示,相鄰之線圈 欠_令件30的導體圖案31 為見的間隊S。因此,從絕緩《 、六、·, 攸、、巴緣層32流入導體圓案31間 J271751 間隙S内的絕緣材料流入量多。因而產生導體圖案a, ^間之積層方向的間隔d變得較設定窄、或導體圖案3Π, 二間之間隔d不一致等問題。如此,導致線圈零件3〇之 电氣特性不—致,而難以提升線圈零件3G之性能可靠性。 出 提出了 |重如圖8所不之方法。亦即,在該提 構二中:積:體二3之導體圖案層形成電子零件 電々、" 案31,且沿切割線形成未與導體圓案31 :連接之處擬圖案.藉由形成此種虛擬圖案 圖宰的开^旦从案31間的間隙s中、導體 該門2 猎此’能㈣絕緣材料從絕緣層32流入 之::大據此,可容易地使導體圖案-,…間 m 大致保持於所設定的間隔0 然而,卻會因為例如虛擬圖案 問題。例如,虛擬圖案35之目的,2成,而產生如下 零件3〇之導體圖案31間間陣二:用以增加相鄰線圈 量此點,則虛擬圖案35最:二寬的:體圖案形成量。若考 成得較寬,即會產生如下問題。亦即但右將虛擬圖案35形 形成得較寬時,即使虛擬圖’例如當虛擬圖案35 虛擬圖案35,亦會形成為僅一^ 去的切割除去區域跨入電子零件开/成體區=。之切士割加工所除 之截面圖所示,會有部分虛擬圖案二此:守,如圖9b 分割出之線圈零件30。又,若^ 欠留在從積層體33 如圖9a所示,在進行積層冑3广擬圖案35形成得較寬, 差的情形下,即如圖g b之进 ]加工日守產生切割偏 之戴面圖所示,容易使—部分之 •1271751 ^圖帛35殘留於從積層錢分割出之線圈零件3〇上。 :虛擬圖案35之切割面呈從線圈零件3〇之側面露出的 恶。由於此殘留之虛擬圖案35,而會產生如下問題。 亦即’從積層冑33分割出之線圈零件3(),有時合進 處理來作為表面處理’此時,會於虛擬圖案35之 ‘圖:分產生不需要的多餘電鍍。又’當將電壓施加於虛 35,而於虛擬圖案35與導體圖案31間產生電位差 费姓 ά體圖案31間即產生遷移,導致線圈 零件30之電氣特性惡化。 若為防止此種問題而將虛擬圖案35作成較窄,即合產 =下所示之脫層(層間剥離)的問題。亦即,由於虛擬圖 :35之形成’會在積層冑33上面之虛擬圖案π形成區 產生對應虛擬圖帛35形狀之凸部。又,在該凸部 絕緣層會凹陷於虛擬圖案35及與此相鄰之導體圖 :31間的間隙,而形成凹部。由於將虛擬圖案π作得較 該虛擬圖案35及與此相鄰之導體圖案31間的間隙會 "之變寬’因此於該間隙之絕緣層的凹陷會變得更大。如 2 ’如圖ίο之示意截面圖所示,對應積層體33之虛擬圖 的凸。p 36頂部,與其兩側之凹部37底部的高低差 即變大。又,當將虛擬圖案35作成較窄時,由於對應虛 圖案35之凸部36亦變窄’因此於分割積層體33前所 進行之積層體33的加屋製程中,會使較大的加塵力施加 於該窄小凸部36。 施加於該凸部36之較大加壓力,如圖10之箭頭F所 8 .1271751 Γ、系往凹。卩37底部(亦即此層較薄之部分)釋放。又, Β雕S紅33上面亦產生起因於導體圖案31之凸部38,積 iV且?之加壓製程中’施加於該凸部38之加壓力亦如圖 的箭號F,所示,往凹部37之底部釋放。如此,由於 “此層較薄之部分施加相對向之力F,F’,因此於該層較 :弱之部分即產生如圖1。之箭號U所示的向上力。因此, 丄例如絕緣層從其下側之導體圖案剝離的脫層(層間剝 乂據此,產生線圈零件3 0之電氣特性大幅惡化而 成為不良品的問題。 X月之電子零件之製造方法,係將導體圖案層透過 、、、巴、、彖層來加以積声, 積9且將複數個導體圖案層積層為一體, 具特徵在於: 沿層面方向隔著間隔將形成有複數個導體圖案之導體 =層、與絕緣層交互積層,來製作構成電子零件之導體 木積層部位之複數集合所形成的積層體; 冑層方向對該積層體施加力量將其加壓成-體 俊,依照沿槿出久+ v ^ , . 电子v件之導體圖案積層部位邊界的切 線來切割該積層體,並分割成各個電子零件; 於該複數積層之導體圖案層中至少】個導體圖案層, / 積層絕緣層之前,於藉由該切割所切削除去之區 =形成尺寸小於該切割除去區域内之尺寸的除去虛擬 又’於構成該各電子零件之導體圖案積層部 1個導體圖案屑, 〃曰在其表面積層絕緣層之前,將未與構成 J271751 包子v、件之導體圖案電氣連接的浮接虛擬圖案,與切割除 去區域&著間隔配置形成於切割除去區域外側附近。 本餐明之母基板之構成其中之一,係將沿層面方 :隔著間隔形成有複數導體圖案之導體圖案層、與絕緣層 又積層木合複數而形成構成電子零件之導體圖案積層 p位的積層體’將該積層體,依照沿構成各電子零件之導 體圖案積層部位邊界的切割線來加以切割,藉此來切出被 刀告’J成各個電子零件之複數個t子零件,其特徵在於·· 於該複數積層之導體圖案層中至少、1個導體圖宰層, 在依照該切割線所切割之切割除去區域内,形成有尺;小 於该切割除去區域内之尺寸的除去虛擬圖案; 於構成該各電子零件之導體圖案積層部位之至少i個 導體圖㈣’將未與構成電子零件之導體圖案電氣連接的 擬圖案,與該切割除去區域隔著間隔、配置於該切 d除去區域外側附近。
係將導 層積層 進一步,本發明之電子零件之構成其中之一, 體圖案層與絕緣層交互積層,且將複數個導體圖案 為一體的積層體,其特徵在於: 〃 於該複數積層之導體圖案層中i個以上的導體圖案層 ’未與導體圖案電氣連接之浮接虛擬圖案,係在盘導^ :案隔著間隔且未露出於導體圖案層端面之狀態下,配置-於该導體圖案層# Φ與導體圖案間的區域。 本發明之電子零件的製造方法中,在沿層面方向隔著 隔將形成有複數個導體圖案之導體圖案層、與絕緣層交 J271751 互積層,來製作構成電子零件之導體圖案 集合所形成的積層體時,係於積層之複數個:之稷數 !個以上之導體圖案層形成電子零件構成用導體:層中 在未形成該導體圖案之部分形成除去虛擬圖案i、、I水,且 圖案。/藉此,設置了除去虛擬圖案或浮接虛擬圖:接虛擬 使未形成電子零件構成用導體圖案之部分的圖案:而能 加。換言之,能減少層面方A v成量增 X ^層面方向之圖案間間隙。 制絕緣層之絕緣材料流; ’能控 層面方向之圖案間間隙的晷 又,本發明之雷+烫 里0 〈冤子零件的製造方法中,由於 緣層之絕緣材料流入爲 、J抑制絕 十爪入層面方向之圖案間間隙内的番 可抑制由導體圖案声盥έ 7里,因此 曰/、、心緣層所構成之積層體 凸,而能謀求積層體上面之平坦化 面的凹 加壓製程中將加壓力 於積層體之 脫層之產生。 體,防止 【實施方式】 、下根據圖式說明本發明之實施例。 圖2a之示咅. 實施例之# ^ 體圖及圖2b之示意分解圖,係顯示此 ^ ^ ^ "零件的線圈零件(共模扼流線圈零件)丨。此 綠圈令件1,呈错· … /、 ·基部側磁性體基板2、底層絕緣層3、 田線圈圖案之導妒 安;?墓释固& Θ案4,5構成的一次線圈6、由線圈圖 β , Θ水7,8構成的二次線圈9、導體圖案層間絕緣 層 1〇,11,12、卜“ ,^ 示€、乡巴緣層1 3、蓋側磁性體基板14、浮 接虛擬圖案15,以 17b)。 久外部連接用電極16(16a,16b),17(17a, 11 J271751 將此線圈零件1之構成與製程例同時說明如下。此實 施例之線圈零件1的製程中,首先,係如圖丨所示,準備 具有可製作複數個線圈零件丨之大小的基部側磁性體基板 2。又,於該基部側磁性體基板2之上面全面積層底層絕 緣層3。此外,作為構成基部側磁性體基板2及蓋側磁性 體基板14之基板,例如,可以是鐵氧體基板、含有磁性 材料之陶瓷基板、以及含有磁性材料之樹脂基板等。藉由 攸此等基板中適當選出之基板來構成基部側磁性體基板2 及盍側磁性體基板14。又,作為構成底層絕緣層3、導體 圖案層間絕緣& 1G〜12、以及保護絕緣層13各絕緣層的 ^巴緣材料,例如,可以是聚醯亞胺樹脂、環氧樹脂、苯並
其次,在 件形成區域R 在底層絕緣層3上側,於預先決定之 環丁稀(benzoncylobutene ,bcb)树脂等樹脂材料、或感光性樹脂材料、$丨等 之玻璃材料、以及玻璃陶瓷等。從此等絕緣材料中適當選 出絕緣材料來構成各絕緣層。
之狀態所延伸形成的延展導體。 12 1271751 此外’即使在後述切割製程中產生切割偏差,亦已預 求出並D丁疋其切割偏差不會對線圈零件丨之特性 大不良影響的容許範圍。除去虛擬圖f 18(叫),旦 此種容許範圍内之切割偏差,將其形成位置,里 “中確貝地加以切削除去。又,此實施例中, :去虛擬圖案18a形成位置之設定,亦考慮了下列事項。 亦即,於電子零件構成用導體 件構成用導|*FI安7。 積層之電子零 導體圖案7, 8,亦與導體圖案4同樣地,將前德 方向相鄰之電子零件構成用導 , 宰8…… 圖案7 一端側、或導體圖 L 伸連接。該導體圖案7, 8之連” 分(延展導體)X,係以從電子焚 您運 去區域Ζ之狀能征# / " /成£或R橫越切割除 ㈣成二Ϊ 此實施例中,除去虛擬圖案…, “成於與電子零件構成用導體圖案7, 8之 展導體)χ(形成於該切割除去區域ζ)重疊的位置。刀 心=:,浮接虛擬圖案_,係考量到切割 衣私中之谷§午範圍内 荖門”认 的切dJ偏差,而與切割除去區域Ζ隔 者間隔故於切割除去區域z外側 擬圖案18a隔著間隔·置…置’且與除去虛 不會露出於各電子俾使浮接虛擬圖案〗_ 电卞々件1側面(切割面)。 欲形成由如上诚夕+ 2 虛擬圖宰⑸、:及二零件構成用導體圖案4、浮接 圖”孫古 示去虛擬圖案18日所構成的第}導體 圖木層,係有各式各樣的方法, 守 此處,作為其中一例 们-方法來形成’ ^ 况明利用微影技術來形成之方法。 利用微影技術時,例如, 百先,使用成膜形成技術(例 1271751 如,濺鑛及蒸鍍等之;a替 开…耸、t 成技術、或網版印刷等之厚膜 形成技術寺),來於底層絕緣層3之上面全面心用± 成導體圖案4, 15a,lh >形成用來形 , 蛤電性材料膜。作為該導電性絲 料,例如,可以是A % f生材 人. g Pb、Cu、A1等金屬或該等金屬之 合金等。此外,構忐道触 、、,屬之 構成V體圖案之導電性材 層3,10〜13之絕緣松祖曰 ,、構成絕緣 、酋祕 ^ /4,取好是考量各別之加工性、誃篝 體圖案與絕緣層之贫人 — ㈢之在合性等以彼此相關連之方式加以钟 疋,例如,當絕緣絲袓 、 口又 、以聚醯亞胺樹脂構成時,導體g 案則以Ag構成。 了 &體圖 於基底%緣膜3之上面全面形成導電性 該導電性材料膜全面^廿^ι ^ 膜夕…丨 ® 土布並形成光阻膜。接著,於該光阻 、上方側,配置用以形成導體圖案4,15a,i8a之光罩。 =,利用該光罩,僅對形成導體圖帛4我 時分例如照射紫外線等使其光硬化。其 理除去未硬化之光阻膜邱八 化 田”貝像處 、ϋ刀。之後,將未形成光阻膜之導 ?生材料部分例如以钮刻來加以除去,以製作導體圖幸4 a’18a之形狀。之後’除去導體圖案4我183上之光阻 二。藉由此種微影技術’可以相同材料、I同時製程來製 ¥體圖案4、浮接虛擬圖案15a、以及除去虛擬圖案18a, 亚形成由該導體圖案4,15a,18a所構成之第丨導體圖案層。 於第1導體圖案層上側積層導體圖案層間絕緣層1〇。 =導體圖案層間絕緣㉟ig形成導孔2〇,其係用以連接 =者該絕緣層1G且上下相鄰之電子零件構成用導體圖案4, 。為形成此導孔20 ’例如可使用微影技術來如下述般地 14 -1271751 形成導體圖案層間絕緣層10。 例如,於楚 Ί _ 圖荦岸門绍 *體圖案層上側全面積層用以構成導體 緣層1G之感綠絕緣#料。於 於導孔t 光罩’利用該光罩’將紫外線等照射 ^ 之形成部分以外的絕緣材料區域,使其光硬化。 Γί孔:1影處理除去該絕緣材料之未硬化部分。藉此形 緣層1〇。如此’可形成設有導孔20之導體圖案層間絕 r,二^圖案層間絕緣層10上側之各電子零件形成區域 ♦件:/層’子零件構成用導體圖案5’且形成未與電子 ▽冓成料體圖案5電氣連接之浮接虛擬圖案15(1叫。 ^切剔除去區域Z形成除去虛擬圖案18(18b)。 電子零件構成用導體圖案5,係與第i㈣圖案 =零件構成用導體圖案4形成為大致重疊。該電;;件 =用V體圖案5亦與導體圖案4同樣地,於圖〗前後方 向相鄰之電子零件構成用莫和岡安 再攻用導體圖案5 一端側,係彼此延伸 連結。此連結部分(延展導體)χ,係橫越切割除 所設置,該連結部隔著導體圖案層間絕緣声 1〇與導體圖案4之連結部分χ重疊的位置。又,浮^ 圖案❿與除去虛擬圖案福,亦分別與第i導體圖^ 之淨接虛擬圖案15a、除去虛擬圖案18a同樣地,係考I 切割偏差後來設定形成位置與寬度。此實施例中,= 擬圖案15b與浮接虛擬圖案心、以及除去虛擬圖案】ς 與除去虛擬圖案18a,係分別隔著導體圖案層間絕緣層 15 -1271751 设置成重疊。 由如上述電子零件構成料體圖帛5、浮接虛擬圖案 1 5b _除去虛擬圖案J 8b所構成的第2導體圖案層,例如 能使用微影技術,以和第1導體圖案層同樣方式形成。此 外’構成導體圖案5,15b,18b之導電性材料一部分,會流 入導體圖案層間絕緣層1Q之導孔2()。藉由此導孔2〇,而 能隔著導體圖案層間絕緣層1G將上下相鄰之導體圖案Ο 加以電氣連接。 ^成第2導體圖案層後,於該第2導體圖案層上側形 成導體圖案層間絕緣層n。於導體圖案層間絕緣層u上 側之口电子零件形成區域R,分別積層電子零件構成用導 月丑圖水7且形成未與電子零件構成用導體圖案7電氣連 接之浮接虛擬圖案15(15e)。又,於切割除去區域Z形成 除去虛擬圖案18(18(〇。 電子零件構成用導體圖案7,係、設置成與第卜第2各 導體圖案層之電子零件構成用導體圖帛U的形成位置重 疊。此電子零件構成用導體圖案7,亦與導體圖案4,5同 樣地,於圖i前後方向相鄰之導體圖案7 一端侧,彼此延 伸連結。該連結部分(延展導體)χ,係橫越切割除去區域z 所設置。不過,該連結部分γ 、 ^ 口丨刀Χ之配置位置,與導體圖案4 及導體圖案5各連結部分χ之配置位置不同,於此實施例 中,係設於與除去虛擬圖案18a,18b重疊之位置。 除去虛擬圖案18c,係與除去虛擬圖案i8a,i8b同樣 地’考量到切割偏差而形成為尺寸小於切割除去區域2内 16 -1271751 之尺寸。此除去虛擬圖案丨8c,係設於與導體圖案4, 5之 連〜^刀(延展導體)x重疊的位置。浮接虛擬圖案15c係 與洋接虛擬圖案15a,15b同樣地,考量切割偏差之間隔, 而設置於與除去虛擬圖案18c鄰接、且與導體圖案4, 5之 連結部分X重疊的位置。 由此種電子零件構成用導體圖案7、浮接虛擬圖案 15C、:及除去虛擬圖t 18c所構成的第3導體圖案層, 亦=第1或第2之各導體圖案層同樣地,能利用微影技術 來幵7成於第3導體圖案層上側積層導體圖案層間絕緣層 12。於此導體圖案層間絕㈣12形成用以連接…件 構成用導體圖案7,8的導孔21。該導體圖㈣間絕緣層Μ, 亦與導體圖案層間絕緣I 1G同樣地能利用微影技術來形 成0 於導體圖案層間絕緣層12上側之各電子零件形成區 ^別積層電子零件構成料體圖案8,且形成未與電 : 導體圖案8電氣連接之浮接虛擬圖案l5(15d) 等導去區域Z形成除去虛擬圖案即8d)。以 第!、、浮接虛擬圖…以及除去虛擬圖案1丨 木構成弟4導體圖案層。 =子零件構成用導體圖案8,係設置成與第i至第 之σ 體圖案層的電子交杜 疊。嗜-;導體圖# 4, 5, 7大致: 於:二:構成用導體圖案8亦與導體圖案7同樣地 I方向相鄰之導體圖案8 一端側,係彼此延伸立 、-。该連結部分(延展導體)X,係橫越切割除去區域^ 17 1271751 設置’該連結部分X之設置位置’為與導體圖案7之連結 部分X重疊的位置。亦即,此實施例中,如圖3a之示意 截面圖所不’帛1導體圖案層之除去虛擬圖案18a、第2 導體圖案層之除去虛擬圖案18b、f 3導體圖案層之導體 圖案7彼此的連結部分(延展導體)X、以及第4導體圖案 層^導體f案8彼此的連結部分(延展導體)χ,係設置成 重璺。換言之’於另-導體層(其未在和第1與第2導體 層之除去虛擬圖案18a,18b ί疊的位置形成除去虛擬 ^木亦即第3與第4之各導體圖案層)之與除去虛擬圖案 重疊的位置’係設有電子零件構成用導體圖案7,8 的連…部分(延展導體)X。 =虛擬圖案⑻係與除去虛擬圖案18a〜18 了容許範圍内之切割偏差,而形成為可尺寸小於 切告J除去區域7 μ p工 .Α 、 與除去虛擬圖案18…二去二擬圖案·係設於 圖3h夕-立置。亦即,此實施例中,如 0 3b之不思截面圖所示, 的連結部八γ „ . 導體圖案層之導體圖案4 χ、第3導弟2導體圖案層之導體圖案5的連結部分 荦層之::二案層之除去虛擬圖案^ 除*虛擬圖案⑻,係設置成重疊。換 -導體層(其未在和第、 ;另 案18c,18d重^㈣之除去虛擬圖 2 係設有電子18G,18d重疊的位置’ 體)x。 7 導體圖案4,5的連結部分(延展導 18 J271751 ㈣虛擬圖案15d係與浮接虛擬圖案15a〜15c同樣 地’考量了切割偏差之間隔,而設置於與除去虛擬圖案⑻ 鄰,、且與第3導體圖案層之浮接虛擬圖案15。重疊處。 此貝施例中,觀察通過浮接虛擬圖帛15c,15d之積層體的 截面即可毛現,於第!至第4之所有導體圖案層分別形成 有洋接虛擬圖帛15 $電子零件構成用導體圖案。 士上述之第4導體圖案層,亦與第〗至第3之各導體 圖木層同樣地,可利用微影技術來形成。於第4導體圖案 _層上側積層保護絕緣層1 3。 士之後,於保護絕緣層13上側配置蓋側磁性體基板Η。 此守方、保濩、纟巴緣層1 3與蓋側磁性體基板丨4彼此對向的 刀別預先塗布形成黏著劑(例如熱硬化性之聚醯亞胺樹 脂)。 接著’在真空中或惰性氣體的環境氣氛中,將由磁性 體基板2,14、第i至第4之導體圖案層、以及絕緣層3,1〇 馨_ 1 3所構成之積層體在加熱的狀態下來加壓,使蓋側磁性 體基板14接合於保護絕緣層13。之後,冷卻該積層體並 角午除加壓狀態。如此,即形成能切割出多數線圈零件1之 母基板。 元成母基板之製作後,將上述加壓後之積層體依照沿 σ兒子令件形成區域R之邊界所設定的切割線,藉由例如 磨削切割來進行切割,並分割成各個電子零件1。於該分 利後之各電子零件1側面(切割面),係呈各導體圖案4,5,7, 之k展&體端面露出的狀態。 19 1271751 之後’於各電子零件卜在 展導體端面的露出位置,分別 二二,,7,8之各延 極即^),】7(^)。藉此,導=外/連接用電 :編著外部連接用電極I6a、且導之-側隔者外部連接用電極⑽ ,之另-端 連接之狀態。進一牛地^ 別構成為此與外部電氣 連接…":體:rr 接用電極17b,即分別構:者外部連 外部連接用電極1617 =電乳連接之狀態。 術、_、或蒸鑛等之成㈣導電糊之塗布技 Cu、NlCr、以及NiCu^ =技術’來形成例如由Ag、 膜後,於兮广思 4之導笔性材料所構成的底層電極 層Ni、SmSn—Ph_ 使用濕式電解電鑛來積 、 、 寺之金屬膜,藉此來設置。 ^述方式’即可製作線圈零件1。此實施例中,由 的SI零件構成用導體圖案4,5,7,8之形成區域以外 15 Γ 部分形成除去虛擬圖案18及浮接虛擬圖案 &於弟4導體圖案層上側積層保護絕緣層13後,、 1卩制該保護絕緣層13上面之凹凸使之平坦化。因此, 於保護絕緣層丨3 ^日·^嬰# y, 丄丨〜置盍側磁性體基板14並加壓時, =對積層體整體施加大致均等之加壓力。藉此,能抑制 叫力施加不均等而產生脫層的情形。 Έ邱寸別疋此只施例中,係使導體圖案之連結部分(延展 導=)χ重$,亚設置除去虛擬圖案18與浮接虛擬圖案 換5之’在與形成外部連接用電極16, 17有很大關係之部 20 J271751 分(亦即習知易產生脫層之區域中最有可能產生脫層問題 的部分)設置除去虛擬圖案i 8與浮接虛擬圖案15,以防止 脫層之產生。 又,此實施例中,雖考量切割偏差,而將除去虛擬圖 案18縮小形成為尺寸小於切割除去區域z内,但由於該 除去虛擬圖案18係隔著間隔與浮接虛擬圖案15相鄰配 置,因此即使將除去虛擬圖案18作得較小,亦可避免因 圖案間之較大間隙而導致絕緣層的較大凹陷產生。藉此, 由於能抑制積層體之保護絕緣層13上面的凹凸,因此能 防止如上述之脫層的產生。 少 .....a肌κ罔未u興|紫紊虚擬圖案J ! 係被設計成即使產生切割偏差,只要該切割偏差是在預先 決定之容許範圍内的話’虛擬圖案15,18之端面即不會露 出於線圈零件1之側面(切割面)。因此,能避免虛擬圖幸 二電子零件構成用導體圖案間產生遷移等問題。藉此,能 谷易地防止電子零件之+名4古 — ^件之包就特性劣化,提供高品質且可靠 性向的電子零件。 业谈圑茶15與除去虛 丨糸形成於同一導體圖案声66恳 、, 之带+ /、θ面,亚以和同一導體圖案,/ 之电子夺件構成用導體圖案 P ^ ^ ^ ^ ^ 4 ^ 〃、 ,5, 7, 8相同的材料,來同g 衣作该斤接虛擬圖案盥 ,、除去虛擬圖案18。藉此,能ψ 制製程之增加及材料成本之捭此击 果。 “並獲侍如上述之優異矣 再者,此實施例中, 例如於第3與第4 之導體圖案層(其 21 I27l751 未在和第;[導體圖幸; 矛、處挺圖案1 8 a重疊的位置形 成除去虛擬圖案)之盥除去声 ”除去虛擬圖案18a重疊的位置,形 成有導體圖案7,8的延|導# v , ▽夂展蛉體X。如此,此實施例中,在 禾形成除去虛擬圖幸於縿^ 導…… 與形成有除去虛擬圖案之 層的除去虛擬圖案重疊的位置)之其他至少"固以上 :體圖案層,其與該除去虛擬圖案之重疊的位置形成有 …件構成用導體圖案的延展導體。藉此,能抑制= ’、形成有導體圖案之延展導體部分之積層體上面的凹凸。 又’在形成有洋接虛擬圖案之積層冑的部位 有浮接虛擬圖案之導體圖案 戌 圖案設置成與浮接虛擬圖安;! !子成用導體 # 一 由於係在所積層之所有導體圖案声带 接虛擬圖案或電子零件構成用導體圖案且重叠,、二 可有效地抑制積層體上面之凹凸。 此貝加例中,係利用微影技術來形成導體圖宰層及r 、、…因此,藉由微影技術之高精度加工 小電子烫件之緣層°猎此’可容易地抑制並縮 可靠性。 小° *步如幵對電氣特性之 此外,本發明並不限定於此實施例之形態,亦可採各 種不同之實施形態。例如,此實施例中,如圖 圖所示’在第?/ 之截面 之所有導體圖案層,分盥 體圖案層之浮接虛擬圖棄 ”弟1 ¥ 圖宰15或·子〜“ 形成有浮接虛擬 、/电子々件構成用導體圖案7, 8的一部分。如此, 22 1271751 此實施例中,在與某一個導 1小π〜汁授座獄圓累重疊 之其他所有導體圖案層的位置,分別形成浮接虛擬圖案或 電子零件構成用導體圖案的—部分。相對於此,例如,如 ^之示意截面圖所示’在與某—個導體圖案層之浮接虛 成圖案15重疊之其他所有導體圖案層的位置中,即使有 切成浮接虛擬圖案15或電子零㈣心㈣圖案一部 =的導體圖案層亦可。又,關於除去虛擬圖案18亦為相 ’在與某一個導體圖案層之除去虛擬圖帛18重疊之其 所有導體圖案層的位置中,卽 j P使有未形成除去虛擬圖案 $电^件構成用導體圖案_部分的導體圖案層亦可。 雖係〜例中’斤接虛擬圖案Η與除去虛擬圖案18, 體)x重最…广 連結部分(延展導 亦可^^ 虛擬圖案15或除去虛擬圖案18, 日^子零件構成用導體圖案重疊之部分。此 有導-二可於切割除去區域Z中,在第1至第4之所 Γ至Π案,別形成除去虛擬圖案18,或亦可僅在從第 之^體圖案層中預先選擇之3層以下的導體巴安 層形成除去虛_ 18。同樣地 :=體圖案 於未與電;,^將汙接虛擬圖案15設 丄至第4^·卞構成用導體圖案重疊之部分時,亦可在第 亦可僅在導體圖案層分別形成浮接虛擬圖案15,或 在攸乐1至第4之導體圖案層中予 的導體圖案層形成除去虛擬圖案15。 曰以 心亦件1雖係利用磁性體基板, 私土板來取代該磁性體基板。作為構成 23 1271751 :+ ¾基板之巴緣材料’例& ’可以是聚醯亞胺樹脂、環 粗于月曰u及苯J衣丁稀樹脂等之樹脂材料、感光性樹脂材 二八恭及Sl〇2等之玻璃材枓、玻璃陶瓷、以及BaTi03等 =電陶1等。進-步i也’此實施例中,雖於導體圖案層 泉層彼此積層所構成之積層體上下兩側分別設置有基 扳,但例如亦可設置塗布並形成已炫融之絕緣材料後、使 ^石更化所構成的保護層,來取代上下至少—側之基板。如 即可不須於積層體上下兩側設置基板。 者此貝^例中,雖以線圈零件(共模扼流線圈零件) 、咼J作了 °兒明,但只要本發明具備由複數個導體圖案層透 層來積層之構成的話’則亦可應用於共模扼流線圈 外之電子零件、該電子零件之製造方法、或用以取 于夕數電子零件之母基板。 藉由具備本發明之構成而可提供小型且高性能之電子 K ’從此點來看’本發明’係對組裝於被要求小型化之 ::電子零件、電子零件之製造方法、或用以製作多數 电子令件之母基板相當有效。 【圖式簡單說明】 圖1,係用以說明本發明電子零件之製造方法 例的模示圖。 貝也 圖。圖1係示意顯示本發明之電子零件-實施例的立體 圖2b,係圖2a之電子零件的示意分解圖。 圖3a,係用以說明母基板中、形成有除去虛擬圖案及 24
4,5,7,8 : 10,11,12, 1271751 浮接虛擬圖案之區域之積層構造例的示意截面圖。 ® 3b係用以說明母基板中、形成有與圖3a不同位 置之除去虛擬圖案及浮接虛擬圖案之區域之積層構造例的 示意截面圖。 圖4 ’係用以說明另一實施例的示意截面圖。 圖5a,係顯示線圈零件一形態例的模式圖。 θ 5b,係圖5a之線圈零件A_A部分的示意截面圖。 圖^,係用以說明線圈零件之一製程例的圖。 =6b’係接續圖6a、說明線圈零件之一製程例的圖。 係用以說明習知製程中之問題點的模式圖。 二8’係用以說明線圈零件之另一製程例的圖。 圖9a,係用以說明利 中之問題點的模式圖。 戶“明之線圈零件製程例 圖牝,係與圖9a同樣地,用以 之線圈零件製程例中之問題點的模式圖。1圖8所說明 圖1 〇,係用以說明利用圖8所 中另一問題點的模式圖。 、、、圈零件製程例 【主要元件代表符號】 :線圈零件 電子零件構成用導體圖案 13 :絕緣層 1 5 :浮接虛擬圖案 1 8 :除去虛擬圖案 25
Claims (1)
- ^1271751 十、ΐ謗專利範園: 1.種電子零件之製造方法,γ彡脾遒雕 緣層來加以穑展 “將導m圓案層透過絕 特徵在於: 版S案層積層為一體,其 :沿層面方向隔著間隔形成有複數個 圖案層、與絕緣層交 朱之等篮 圖安m 積層,來製作構成電子零件之導體 積層σΡ位之複數集合所形成的積層體; 在&積層方向對該積層體施加力量將 後,依照沿構成各電子零件之、7成體 利線來切㈣積層體,並分割成各個電子愛件. 在直==積層之導體圖案層中至少1個導體圖案層, 面積層絕緣層之前,於藉由該切割所切削除去之區 ;7、尺寸小於該切割除去區域内之除去虛擬圖案; :,於構成該各電子零件之導體圖案積層部位中至少 個V體圖案層,在其表面積 電子e、巴緣層之别,將未與構成 :二:件之*體圖案電氣連接的浮接虛擬圖案,與切割除 。。域隔者間隔配置形成於切割除去區域外側附近。 2.如申請專利範圍第i項之電子零件之製造方法,盆 中,係於複數個導體圖案層中」個以上之導體圖案層,將 /于接虛擬圖案與除去虛擬圖案於相同導體圖案層之層面方 向、隔著間隔相鄰配置’形成於此同一導體圖案層之電子 零件構成用導體圖案、浮接虛擬圖案、以及除去虛擬圖案, 係以相同材料、且同時製程製作。 3·如申請專利範圍第i項之電子零件之製造方法,其 26 •1271751 中,係在與一導體圖案層之除去虛擬圖案重疊的位置,配 置未形成除去虛擬圖案之另一導體圖案層,於該另一導體 圖案層,形成從構成該另一導體圖案層之電子零件的導體 圖案延伸、橫越切割除去區域的延展導體,並將該一導體 圖案層之除去虛擬圖案與另一導體圖案層之該延展導體設 於重疊的位置。 • Α %丁夺仟之製造方法,其 中,在與-導體圖案層之浮接虛擬圖案重疊的位置配置未 形成浮接虛擬圖案之另一導體圖案層的導體圖案,該一導 體圖案層之浮接虛擬圖崇盘今r Jg m ;獄圓茶興5亥另一導體圖案層之導體圖案 一部分係設於重疊的位置。 5·如申請專利範圍帛3項之電子零件之製造方法,其 中’在與-導體圖案層之浮接虛擬圖案重疊的位置配置未 形成浮接虛擬圖案之另—導體圖案層的導體圖n導 體圖案層之浮接虛擬圖案與該另—導體圖案層之導體圖案 一部分係設於重疊的位置。6. 如申請專利範圍第i項之電子零件之製造方法,其 中,係利用微影技術來形成導體圖案層及絕緣層。 7. 如申請專利範圍帛}至6項中任—項之曰電子零件之 製造方法’其中’電子零件構成用導體圖案係形成為線圈 圖案形狀’電子零件係線圈零件。 8. -種用以取得多數電子零件之母基板,係將沿層面 向隔著間Ik形成有複數導體圖案之導體圖案^、與絕緣 ^人互積層,集合複數而形成構成電子零件之導體圖案積 27 .1271751 層部位的積層體,將該積層體,依照沿構成各電子零件之 導體圖案積層部位邊界的切割線來加以切割,藉此來切出 被分割成各個電子零件之複數個電子零件,其特徵在於: 於該複數積層之導體圖案層中至少】個導體圖案層, 在依照該切割線所切割之切割除去區域内,形成有尺寸小 於該切割除去區域内之尺寸的除去虛擬圖案,· 於構成該各電子零件之導體圖案積層部位之至少工個 導體圖案層,將未與構成電子零件之導體圖案電氣連接的 洋接虛擬圖案,與該切割除去區域隔著間隔、配置於該切 割除去區域外侧附近。 9’如申睛專利範圍第8項之用以取得多數電子零件之 母基板,其中,將浮接虛擬圖案與除去虛擬圖案,隔 隔相鄰配置於複數個導體圖案層中之】個以上的導體圖案 =形成方;此同-導體圖案層之電子零件構成用導體圖 术、序接虛擬圖案、以及除去虛擬圖案係以相同材料夢作。 10.如申請專利範圍第8項之用以取得多數電子零件之 母基板其中’在與形成有除去虛擬圖案之導體圖案層之 除去虛擬圖案重疊的位置未形成除去虛擬圖案之其他i曰個 以上的導體圖案層,形成從構成該另-導體圖案層之電工 零件的導體圖案所延伸形成、且橫越切割除去區域的延展 導體’該導體圖案層之除去虛擬圖案與另一 該延展導體係設於重疊之位置。 £1案層之 :!•如申請專利範圍第8項之用以取得多數電 母基板,其中,在血形成右 午之 、开入成有/于接虛擬圖案之導體圖案層之 28 Ϊ271751 洋接虛擬圖案重叠的位置未形成浮接虛擬圖案之其他i個 以上的導體圖案層,將構成該另一導體圖案層之電子零件 的導體圖案-部分設於與該導體圖案層之浮接虛擬圖 疊的位置上。 〃 12. 如巾請專利範圍第1{)項之用以取得多數電子零件 之母基板’其巾’在與形成有浮接虛擬圖案之導體圖案層 之浮接虛擬圖案重疊的位置未形成浮接虛擬圖案之其他! :以上的導體圖案@,將構成該另一導體圖案層之電子零 番:導版圖案。p分設於與該導體圖案層之浮接虛 重疊的位置上。 杀 13. 如申請專利範圍第8項之用以取得多數電子零件之 層:板丨中’係利用微影技術來形成導體圖案層及絕緣 多數L4.如中請專利範圍第8至13項中任-項之用以取得 係件之母基板,其中,電子零件構成用導體圖案 乂成為線圈圖案形狀,電子零件係線圈零件。 層 、種電子零件,係將導體圖案層與絕緣層交互積 在於:將複數個導體圖案層積層為—體的積層體,其特徵 上,數積層之導體圖案層中1個以上的導體圖案層 圖案隔著=㈡連接之浮接虛擬圖•,係在與導體 於該導触出於導體圖案層端面之狀態下,配置 X,版圖案層端面與導體圖案間的區域。 16.如申請專利範圍第15項之電子零件,其中,於導 29 1271751 月豆圖案層形成有從導體圖案延伸形成、且延伸至該導體圖 案層端面的延展導體,複數積層之導體圖案層中含有延展 7 to之$成位置相異的導體圖案層,此延展導體之形成位 =互異的導體圖案層中,於與—導體圖案層之延展導體重 豐之另—導體圖案層之未形成延展導體的區域,形成有浮 接虛擬圖案。 1 7 ·如申請專利範圍第*1 5 命工+ 固弟15或16項之電子零件,其中,甩子零件構成用導體圖案係 、 件係線圈焚件。 、少成為線圈圖木形狀,電子零、圖式 如次頁 30
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216029 | 2004-07-23 | ||
PCT/JP2005/009779 WO2006011291A1 (ja) | 2004-07-23 | 2005-05-27 | 電子部品の製造方法および親基板および電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200605105A TW200605105A (en) | 2006-02-01 |
TWI271751B true TWI271751B (en) | 2007-01-21 |
Family
ID=35786046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094118978A TWI271751B (en) | 2004-07-23 | 2005-06-09 | Method of manufacturing electronic component, mother substrate, and electronic component |
Country Status (6)
Country | Link |
---|---|
US (1) | US7663225B2 (zh) |
EP (1) | EP1772878A4 (zh) |
JP (2) | JP4225349B2 (zh) |
CN (1) | CN1914699B (zh) |
TW (1) | TWI271751B (zh) |
WO (1) | WO2006011291A1 (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7663225B2 (en) * | 2004-07-23 | 2010-02-16 | Murata Manufacturing Co., Ltd. | Method for manufacturing electronic components, mother substrate, and electronic component |
JP4844045B2 (ja) * | 2005-08-18 | 2011-12-21 | Tdk株式会社 | 電子部品及びその製造方法 |
US20100193122A1 (en) * | 2007-06-19 | 2010-08-05 | Sumitomo Bakelite Co., Ltd. | Process for manufacturing electronic device |
WO2008155896A1 (ja) * | 2007-06-19 | 2008-12-24 | Sumitomo Bakelite Co., Ltd. | 電子装置の製造方法 |
TW201106386A (en) * | 2009-08-03 | 2011-02-16 | Inpaq Technology Co Ltd | Common mode filter and method of manufacturing the same |
KR101133397B1 (ko) * | 2010-04-05 | 2012-04-09 | 삼성전기주식회사 | 평면형 트랜스포머 및 이의 제조 방법 |
US8451083B2 (en) * | 2010-05-31 | 2013-05-28 | Tdk Corporation | Coil component and method of manufacturing the same |
JP5595813B2 (ja) * | 2010-07-09 | 2014-09-24 | 株式会社東海理化電機製作所 | 回路基板の製造方法 |
ITTO20110295A1 (it) * | 2011-04-01 | 2012-10-02 | St Microelectronics Srl | Dispositivo ad induttore integrato ad elevato valore di induttanza, in particolare per l'uso come antenna in un sistema di identificazione a radiofrequenza |
CN204045316U (zh) * | 2011-11-04 | 2014-12-24 | 株式会社村田制作所 | 共模扼流圈及高频电子器件 |
JP5700140B2 (ja) * | 2011-12-27 | 2015-04-15 | 株式会社村田製作所 | 積層型コモンモードチョークコイル |
KR20130077400A (ko) * | 2011-12-29 | 2013-07-09 | 삼성전기주식회사 | 박막형 코일 부품 및 그 제조 방법 |
WO2013128702A1 (ja) * | 2012-02-29 | 2013-09-06 | 株式会社村田製作所 | 積層型インダクタおよび電源回路モジュール |
US9000876B2 (en) * | 2012-03-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor for post passivation interconnect |
KR101397488B1 (ko) * | 2012-07-04 | 2014-05-20 | 티디케이가부시기가이샤 | 코일 부품 및 그의 제조 방법 |
KR101771729B1 (ko) * | 2012-07-25 | 2017-08-25 | 삼성전기주식회사 | 적층형 인덕터 및 적층형 인덕터의 보호층 조성물 |
US8633793B1 (en) * | 2012-10-05 | 2014-01-21 | Inpaq Technology Co., Ltd. | Common mode filter |
JP5978915B2 (ja) * | 2012-10-19 | 2016-08-24 | 株式会社村田製作所 | 積層型インダクタ |
JP5958377B2 (ja) * | 2013-02-14 | 2016-07-27 | 株式会社村田製作所 | トランス |
KR20150062556A (ko) * | 2013-11-29 | 2015-06-08 | 삼성전기주식회사 | 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법 |
US10083486B2 (en) * | 2013-12-31 | 2018-09-25 | Nyse Group, Inc. | Limited movement collar on marketable order execution price |
WO2015174124A1 (ja) * | 2014-05-15 | 2015-11-19 | 株式会社 村田製作所 | 積層コイル部品、およびその製造方法 |
JP6500635B2 (ja) | 2015-06-24 | 2019-04-17 | 株式会社村田製作所 | コイル部品の製造方法およびコイル部品 |
US9646758B2 (en) * | 2015-07-14 | 2017-05-09 | Globalfoundries Inc. | Method of fabricating integrated circuit (IC) devices |
JP6536437B2 (ja) * | 2016-03-04 | 2019-07-03 | 株式会社村田製作所 | 電子部品 |
WO2017221647A1 (ja) * | 2016-06-22 | 2017-12-28 | 株式会社村田製作所 | 多層基板およびその製造方法 |
JP6919194B2 (ja) * | 2016-12-27 | 2021-08-18 | Tdk株式会社 | コイル部品及びこれを備える回路基板 |
JP6828555B2 (ja) | 2017-03-29 | 2021-02-10 | Tdk株式会社 | コイル部品およびその製造方法 |
WO2018225445A1 (ja) * | 2017-06-05 | 2018-12-13 | 株式会社村田製作所 | コイル内蔵セラミック基板 |
JP6696483B2 (ja) * | 2017-07-10 | 2020-05-20 | 株式会社村田製作所 | コイル部品 |
JP6819499B2 (ja) * | 2017-07-25 | 2021-01-27 | 株式会社村田製作所 | コイル部品およびその製造方法 |
WO2020121801A1 (ja) * | 2018-12-11 | 2020-06-18 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3320096B2 (ja) * | 1992-05-07 | 2002-09-03 | ティーディーケイ株式会社 | 積層型インダクタおよびその製造方法 |
JP3150022B2 (ja) | 1993-10-27 | 2001-03-26 | 横河電機株式会社 | 積層形プリントコイル及びその製造方法 |
JPH0982558A (ja) * | 1995-09-18 | 1997-03-28 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
US6356181B1 (en) * | 1996-03-29 | 2002-03-12 | Murata Manufacturing Co., Ltd. | Laminated common-mode choke coil |
JPH09289128A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electric Works Ltd | プリントコイル用多層板の製造方法 |
JP3615024B2 (ja) * | 1997-08-04 | 2005-01-26 | 株式会社村田製作所 | コイル部品 |
JP3011174B2 (ja) * | 1998-02-26 | 2000-02-21 | 株式会社村田製作所 | 薄膜型コイル部品の方向性認識方法 |
JP2000012377A (ja) * | 1998-06-17 | 2000-01-14 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
JP2001217139A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | 積層型電子部品の製法 |
JP2003158376A (ja) | 2002-09-02 | 2003-05-30 | Ibiden Co Ltd | セラミックス多層基板の製造方法 |
JP3881949B2 (ja) | 2002-10-17 | 2007-02-14 | 東洋アルミニウム株式会社 | アンテナ回路構成体およびそれを備えた機能カードならびにアンテナ回路構成体の製造方法 |
JP2004186343A (ja) * | 2002-12-02 | 2004-07-02 | Kyocera Corp | セラミック積層体及びその製法 |
US7663225B2 (en) * | 2004-07-23 | 2010-02-16 | Murata Manufacturing Co., Ltd. | Method for manufacturing electronic components, mother substrate, and electronic component |
JP4622367B2 (ja) * | 2004-07-27 | 2011-02-02 | 株式会社村田製作所 | 電子部品 |
-
2005
- 2005-05-27 US US10/599,368 patent/US7663225B2/en not_active Expired - Fee Related
- 2005-05-27 JP JP2006528418A patent/JP4225349B2/ja not_active Expired - Fee Related
- 2005-05-27 CN CN2005800037683A patent/CN1914699B/zh not_active Expired - Fee Related
- 2005-05-27 EP EP05743677A patent/EP1772878A4/en not_active Withdrawn
- 2005-05-27 WO PCT/JP2005/009779 patent/WO2006011291A1/ja active Application Filing
- 2005-06-09 TW TW094118978A patent/TWI271751B/zh not_active IP Right Cessation
-
2008
- 2008-10-06 JP JP2008260165A patent/JP4636160B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070199734A1 (en) | 2007-08-30 |
JP4225349B2 (ja) | 2009-02-18 |
EP1772878A4 (en) | 2012-12-12 |
EP1772878A1 (en) | 2007-04-11 |
US7663225B2 (en) | 2010-02-16 |
TW200605105A (en) | 2006-02-01 |
WO2006011291A1 (ja) | 2006-02-02 |
CN1914699B (zh) | 2011-07-13 |
CN1914699A (zh) | 2007-02-14 |
JP4636160B2 (ja) | 2011-02-23 |
JP2009044175A (ja) | 2009-02-26 |
JPWO2006011291A1 (ja) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI271751B (en) | Method of manufacturing electronic component, mother substrate, and electronic component | |
US9514880B2 (en) | Coil unit for thin film inductor, manufacturing method of coil unit for thin film inductor, thin film inductor and manufacturing method of thin film inductor | |
JPS6317359B2 (zh) | ||
CN112951541A (zh) | 电子部件 | |
JP2008166455A (ja) | コイル装置、及びコイル装置の製造方法 | |
US10515755B2 (en) | Coil electronic component and method of manufacturing the same | |
US10593466B2 (en) | Electronic component and method for producing the same | |
JP4622367B2 (ja) | 電子部品 | |
JP7069739B2 (ja) | コイル部品及びその製造方法 | |
KR101983191B1 (ko) | 인덕터 및 그 제조방법 | |
JP2006287063A (ja) | 電子部品 | |
TWI228813B (en) | Method for manufacturing circuit device | |
TWI298941B (en) | Method of fabricating substrate with embedded component therein | |
JP7347037B2 (ja) | 電子部品の製造方法 | |
JP2006173163A (ja) | チップコイル | |
US20240021364A1 (en) | Electronic component and method for manufacturing electronic component | |
WO2024171731A1 (ja) | 複合電子部品 | |
JP2011049379A (ja) | 電子部品およびその製造方法 | |
CN104125726A (zh) | 印刷电路板的制作方法 | |
KR100809529B1 (ko) | 전자 부품의 제조 방법, 페어런트 기판 및 전자 부품 | |
JP2006054338A (ja) | 薄膜キャパシタ素子およびその製造方法 | |
KR20140008184A (ko) | 인쇄회로기판의 제조방법 | |
JPH0721526A (ja) | 薄膜磁気ヘッド | |
JP2020080384A (ja) | チップコンデンサおよびチップコンデンサの製造方法 | |
JP2002050533A (ja) | 積層チップ部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |