JP5700140B2 - 積層型コモンモードチョークコイル - Google Patents

積層型コモンモードチョークコイル Download PDF

Info

Publication number
JP5700140B2
JP5700140B2 JP2013551557A JP2013551557A JP5700140B2 JP 5700140 B2 JP5700140 B2 JP 5700140B2 JP 2013551557 A JP2013551557 A JP 2013551557A JP 2013551557 A JP2013551557 A JP 2013551557A JP 5700140 B2 JP5700140 B2 JP 5700140B2
Authority
JP
Japan
Prior art keywords
coil
common mode
layer
annular
primary coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013551557A
Other languages
English (en)
Other versions
JPWO2013099540A1 (ja
Inventor
加藤　登
登 加藤
野間　隆嗣
隆嗣 野間
恒 秋山
恒 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013551557A priority Critical patent/JP5700140B2/ja
Application granted granted Critical
Publication of JP5700140B2 publication Critical patent/JP5700140B2/ja
Publication of JPWO2013099540A1 publication Critical patent/JPWO2013099540A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/343—Preventing or reducing surge voltages; oscillations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Balance/unbalance networks
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F2027/348—Preventing eddy currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0107—Non-linear filters

Description

本発明は、高周波信号の伝送線路に適用される積層型コモンモードチョークコイルに関する。
例えばＵＳＢ（UniversalSerial Bus）やＨＤＭＩ（High Definition Multimedia Interface）（登録商標）等の高速インターフェースでは、一対の信号線路（＝平衡線路）にて位相が１８０°異なる信号を伝送する「差動伝送方式」が用いられている。差動伝送方式では、平衡線路にて放射ノイズや外来ノイズが相殺されるため、これらノイズによる影響を受けにくい。しかし、現実には、特に高速インターフェース用の信号線路においては、信号線路の非対称性に基づくコモンモードのノイズ電流が発生してしまう。そこで、このコモンモードノイズを抑制するため、コモンモードチョークコイルが用いられる。
通常、コモンモードチョークコイルは、特許文献１の図１や特許文献２の図２等に開示されているように、同方向に巻回された２つのコイル（一次コイル、二次コイル）を備えた小型の積層型チップ部品として構成されている。ここで、一次コイルおよび二次コイルは、積層素体の内部にて、積層方向に並べられている。
図１３は特許文献１に示されているコモンモードチョークコイルの断面図である。このコモンモードチョークコイルは、積層素子１中に、同軸上に巻回され、軸方向に分離して配設された２つのコイル（積層型コイル）２，３を備えた構造を有し、各コイル２，３の始端部及び終端部は、積層素子１の両側の端面に引き出されて、所定の外部電極に接続されている。
特開２００３−０６８５２８号公報 特開２００８−０９８６２５号公報
しかし、一次コイルと二次コイルを積層素体の内部にて、単純に積層方向に並べただけでは、一次コイルと二次コイルの結合度を高くすることが難しい。一次コイルと二次コイルの結合度が低いと、ノーマルモード信号の通過損失が増えてしまう。他方、結合度を高くするために一次コイルと二次コイルとを近接配置すると、一次コイルと二次コイルとの間に生じる容量（浮遊容量）が増大してしまう。この容量が大きくなると、コモンモードチョークコイルの差動インピーダンスが低くなって、平衡線路のインピーダンスとマッチングできなくなる。
また、一次コイルと二次コイルを積層素体の内部にて積層方向に並べる構造では、コイルパターンの形成位置ずれやシートの積みずれがプロセス上の問題で生じる。また、プリント配線板に搭載したとき、各コイルとプリント配線板上のグランド導体との結合量が異なる等の構造上の問題により、一次コイル−グランド導体間の容量と、二次コイル−グランド導体間の容量とが不均衡になる。そのため、一次コイルと二次コイルの対称性が確保できず、コモンモードノイズがノーマルモード信号に変換されてしまう。すなわちコモンモードノイズの除去能力が低下してしまう。
また、積層素体として磁性体を用いることがあるが、磁性体は比較的大きな周波数依存性を持っているため、特に高周波帯域におけるノーマルモード信号の損失が大きくなりやすい。また、特に高周波帯域で一次コイルと二次コイルとの間で十分な結合値が得られず、ノーマルモードの損失が大きくなりやすい。
本発明は上述の課題を解消するためになされたものであり、その目的は、ノーマルモード信号の損失が少なく、コモンモードノイズの除去能の高い、小型のコモンモードチョークコイルを提供することにある。
本発明のコモンモードチョークコイルは、
複数の基材層を積層してなる積層素体と、前記積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有し、前記一次コイルの第１端および前記二次コイルの第１端を一方の入出力端子、前記一次コイルの第２端および前記二次コイルの第２端を他方の入出力端子とする積層型コモンモードチョークコイルであって、
前記一次コイルは、前記複数の基材層に設けられた第１環状導体と、前記第１環状導体同士を層間で接続する層間接続導体とを含み、
前記二次コイルは、前記複数の基材層に設けられた第２環状導体と、前記第２環状導体同士を層間で接続する層間接続導体とを含み、
前記複数の第１環状導体および第１環状導体同士を層間で接続する層間接続導体によって、前記積層素体の下層から上層へ巻回された形状の、一次コイルの第１螺旋状部およびこの第１螺旋状部に繋がり、前記積層素体の上層から下層へ巻回された形状の、一次コイルの第２螺旋状部が形成されていて、
前記複数の第２環状導体および第２環状導体同士を層間で接続する層間接続導体によって、前記積層素体の下層から上層へ巻回された形状の、二次コイルの第１螺旋状部およびこの第１螺旋状部に繋がり、前記積層素体の上層から下層へ巻回された形状の、二次コイルの第２螺旋状部が形成されていて、
前記一次コイルおよび前記二次コイルの第１螺旋状部と前記一次コイルおよび前記二次コイルの第２螺旋状部とは実質的に対称に配置され、
前記一次コイルの第１螺旋状部のコイル軸は、前記基材層の積層方向からの平面視で前記二次コイルの第１螺旋状部の外形の内側の範囲内にあり、前記二次コイルの第１螺旋状部のコイル軸は、前記基材層の積層方向からの平面視で前記一次コイルの第１螺旋状部の外形の内側の範囲内にあり、
前記一次コイルの第２螺旋状部のコイル軸は、前記基材層の積層方向からの平面視で前記二次コイルの第２螺旋状部の外形の内側の範囲内にあり、前記二次コイルの第２螺旋状部のコイル軸は、前記基材層の積層方向からの平面視で前記一次コイルの第２螺旋状部の外形の内側の範囲内にあり、
複数の前記第１環状導体と複数の前記第２環状導体とは、前記基材層の積層方向に交互に配置され、かつ前記基材層の積層方向に対面する範囲は全長の半分以下である、
ことを特徴とする。
本発明によれば、一次コイルと二次コイルとの間の浮遊容量を増大させることなく、一次コイルと二次コイルとの結合度を高くできる。ゆえに、特に高周波帯域で、ノーマルモード信号の損失が小さく、かつ、コモンモードノイズがノーマルモード信号に変換されにくい、小型のコモンモードチョークコイルが得られる。
図１は第１の実施形態のコモンモードチョークコイルの各層の導体パターン等を示す分解平面図である。 図２は第１の実施形態のコモンモードチョークコイル１０１の外観斜視図である。 図３はコモンモードチョークコイル１０１の等価回路図である。 図４はコモンモードチョークコイル１０１の一次コイルと二次コイルの位置関係を示す模式図である。 図５（Ａ）はコモンモードチョークコイル１０１のコモンモードノイズの電流と磁束の向きを示す図、図５（Ｂ）はコモンモードチョークコイル１０１のノーマルモード（ディファレンシャルモード）信号の電流と磁束の向きを示す図である。 図６は第２の実施形態のコモンモードチョークコイル１０２の模式断面図である。 図７は第３の実施形態のコモンモードチョークコイルの各層の導体パターン等を示す分解平面図である。 図８は第３の実施形態のコモンモードチョークコイル１０３の外観斜視図である。 図９（Ａ）はコモンモードチョークコイル１０３の断面図、図９（Ｂ）はＥＳＤ保護素子部の断面図である。 図１０は放電電極Ｄｅ１１，Ｄｅ１２を含む部分の断面構造を表す模式図である。 図１１はコモンモードチョークコイル１０３の等価回路図である。 図１２は、第３の実施形態のコモンモードチョークコイルの周波数特性を示す図である。 図１３は特許文献１に示されているコモンモードチョークコイルの断面図である。
《第１の実施形態》
図１は第１の実施形態のコモンモードチョークコイルの各層の導体パターン等を示す分解平面図である。図２は第１の実施形態のコモンモードチョークコイル１０１の外観斜視図である。
コモンモードチョークコイル１０１は、図１において（１）〜（９）で示す基材層を含む複数の基材層を積層してなる積層素体１０と、この積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有する積層型コモンモードチョークコイルである。
図１において、（１）は最下層、（９）は最上層である。図１に示すように、基材層（１）には入出力端子Ｐ１〜Ｐ４の電極が形成されている。基材層（２），（４），（６），（８）には第１環状導体が形成されている。基材層（３），（５），（７），（９）には第２環状導体が形成されている。図１中の円形のパターンはビアホール導体（層間接続導体）である。各環状導体の両端部または片端部には、ビアホール導体との接続部（パッド部）が設けられている。この構造により、層方向に隣接する環状導体と環状導体とが層間で接続されている。
第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄ，Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈとそれらを接続するビアホール導体によって一次コイルが形成されている。また、第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄ，Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈとそれらを接続するビアホール導体によって二次コイルが形成されている。
図１において、第１環状導体Ｌ１ａの端部は入出力端子Ｐ１に、第１環状導体Ｌ１ｈの端部は入出力端子Ｐ２に、それぞれ接続されている。また、第２環状導体Ｌ２ａの端部は入出力端子Ｐ３に、第２環状導体Ｌ２ｈの端部は入出力端子Ｐ４に、それぞれ接続されている。
図２に表れているように、積層素体１０の外面には入出力端子Ｐ１，Ｐ２，Ｐ３，Ｐ４が形成されている。
基材層用の材料としては、ＨＦ帯用のコモンモードチョークコイルを形成する場合は渦電流損失が相対的に小さいので、磁気エネルギーの閉じ込め性の点で、磁性体材料（透磁率の高い誘電体材料）を用いることができる。一方、例えばＵＨＦ帯用のコモンモードチョークコイルを形成する場合は、高周波数領域での渦電流損失を抑えるために、電気絶縁抵抗の高い誘電体材料を用いることが好ましい。フェライトに代表される磁性体は透磁率に周波数依存性をもっているため、利用周波数帯が高くなるにつれ、損失が大きくなってしまうが、誘電体は周波数依存性が比較的小さいため、広い周波数帯で損失の小さい積層型コモンモードチョークコイルを実現できる。すなわち、広帯域、特に高周波帯域を含む高速インターフェースに用いられるコモンモードチョークコイルとしては、基材層として非磁性体層である誘電体層を用いることが好ましい。
基材層は低温焼成セラミックス（LTCC［Low Temperature Co-firedCeramics］）のような誘電体セラミック層であってもよいし、熱可塑性樹脂や熱硬化性樹脂からなる樹脂層であってもよい。すなわち、積層素体は、セラミック積層体であってもよいし、樹脂積層体であってもよい。また、各コイルを構成する環状導体や層間接続導体、積層素体の表面に設けられる表面導体等は、銅や銀等の比抵抗の小さな金属を主成分とする金属材料を用いることが好ましい。
図３はコモンモードチョークコイル１０１の等価回路図である。一次コイルＬ１は、第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄ，Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈおよびそれらを接続するビアホール導体によって形成されていて、二次コイルＬ２は、第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄ，Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈおよびそれらを接続するビアホール導体によって形成されている。後に詳述するように、一次コイルＬ１と二次コイルＬ２はコモンモード電流が流れることにより強く磁界結合する。また、一次コイルＬ１と二次コイルＬ２との間には浮遊容量が生じる。図３（Ａ）においては、この浮遊容量を集中定数回路としてキャパシタＣ１，Ｃ２で表している。コモンモードチョークコイル１０１の等価回路は図３（Ｂ）のように表すこともできる。図３（Ｂ）においては、前記浮遊容量をキャパシタＣ１１，Ｃ１２，Ｃ２１，Ｃ２２で表している。
図４はコモンモードチョークコイル１０１の一次コイルと二次コイルの位置関係を示す模式図である。第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄは下層から上層へ順次配置され、螺旋状に形成されている。第１環状導体Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈは上層から下層へ順次配置され、螺旋状に形成されている。また、第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄは下層から上層へ順次配置され、螺旋状に形成されている。第２環状導体Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈは上層から下層へ順次配置され、螺旋状に形成されている。
第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄと第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄとは、積層方向に交互に配置されている。同様に、第１環状導体Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈと第２環状導体Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈとは、積層方向に交互に配置されている。
また、第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄは、それらの中心がコイル軸ＣＡ１上に並ぶように配置されていて、第１環状導体Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈは、それらの中心がもう一つのコイル軸ＣＡ２上に並ぶように配置されている。また、第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄは、それらの中心がコイル軸ＣＡ１上に並ぶように配置されていて、第２環状導体Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈは、それらの中心がもう一つのコイル軸ＣＡ２上に並ぶように配置されている。
図４に示した例では、第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄのコイル軸と第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄのコイル軸が一致していて、第１環状導体Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈのコイル軸と第２環状導体Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈのコイル軸が一致しているが、第１環状導体のコイル軸と第２環状導体のコイル軸とは多少ずれていてもよい。例えば、第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄのコイル軸と第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄのコイル軸は、平面視でこれらの環状導体の形成範囲内にあればよい。同様に、第１環状導体Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈのコイル軸と第２環状導体Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈのコイル軸は、平面視でこれらの環状導体の形成範囲内にあればよい。
このコモンモードチョークコイル１０１によれば、一次コイルと二次コイルとが、いわゆる「バイファイラ巻き」されているため、一次コイルと二次コイルとの結合度が高く、したがって、ノーマルモード信号の挿入損失は小さい。
第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄおよび第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄは、層方向に隣接する環状導体同士で、その主要部が平面視で重ならないように配置されている。同様に、第１環状導体Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈおよび第２環状導体Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈは、層方向に隣接する環状導体同士で、その主要部が平面視で重ならないように配置されている。端的に表現すると、第１環状導体および第２環状導体は、基材層の積層方向に対面する範囲は全長の半分以下である。第１の実施形態では、第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄおよび第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄは平行部分が平面視で重ならないように配置されている。同様に、第１環状導体Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈおよび第２環状導体Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈは平行部分が平面視で重ならないように配置されている。
前記環状導体の主要部とは、環状導体の接続部（パッド部）を除くほぼ全域であるが、例えば第１環状導体と第２環状導体とが交差する箇所のように、第１環状導体と第２環状導体とが平面視で重なる部分が一部にあっても構わない。
図５（Ａ）はコモンモードチョークコイル１０１のコモンモードノイズの電流と磁束の向きを示す図、図５（Ｂ）はコモンモードチョークコイル１０１のノーマルモード（ディファレンシャルモード）信号の電流と磁束の向きを示す図である。
図５（Ａ）に示すように、コモンモード電流が流れると、第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄによる一次コイル（一次コイルの半分）に生じる磁束の向きと、第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄによる二次コイル（二次コイルの半分）に生じる磁束の向きとは一致する。そのため、互いに磁界を強め合う。また、第１環状導体Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈによる一次コイル（一次コイルの半分）に生じる磁束の向きと、第２環状導体Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈによる二次コイル（二次コイルの半分）に生じる磁束の向きとは一致する。そのため、互いに磁界を強め合う。このように、コモンモード電流に対しては大きなインダクタンス値のインダクタとして作用し、そのため、入出力端子Ｐ１，Ｐ３からコモンモードチョークコイル１０１を見たインピーダンスは高く、コモンモード電流（コモンモードノイズ）は抑制される。
図５（Ｂ）に示すように、ノーマルモード電流が流れると、第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄによる一次コイル（一次コイルの半分）に生じる磁束の向きと、第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄによる二次コイル（二次コイルの半分）に生じる磁束の向きとは逆向きとなる。そのため、互いに磁界を弱め合う。また、第１環状導体Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈによる一次コイル（一次コイルの半分）に生じる磁束の向きと、第２環状導体Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈによる二次コイル（二次コイルの半分）に生じる磁束の向きとは互いに逆向きとなる。そのため、ノーマルモード（ディファレンシャルモード）の信号に対しては、互いに磁界を弱め合うことになり、一次コイルＬ１および二次コイルＬ２のインダクタンス値は小さい。したがって、ノーマルモード信号は低損失で伝送される。
本発明によれば、基材層にフェライトのような磁性体を用いなくとも一次コイルＬ１と二次コイルＬ２とを強く結合させることができるので、基材層に誘電体を用いることにより、特に高周波帯域におけるノーマルモード信号の損失が大きくならない。
また、本発明によれば、第１環状導体および第２環状導体は、積層方向に対面する範囲が全長の半分以下となるように配置されているので、一次コイルＬ１と二次コイルＬ２との間に生じる浮遊容量は小さい。すなわち、一次コイルＬ１と二次コイルＬ２との磁界結合を高めるために、一次コイルを構成する第１環状導体と二次コイルを構成する第２環状導体との層間距離を小さくしても、一次コイルＬ１と二次コイルＬ２との間に生じる浮遊容量は小さい。そのため、コモンモードチョークコイルの差動インピーダンスは適正に確保でき、平衡線路のインピーダンスとマッチングできる。特に、第１環状導体および第２環状導体の大部分が平面視で重ならないように配置されていると、前記浮遊容量はさらに小さくなり、コモンモードチョークコイルの差動インピーダンスはより適正に確保でき、平衡線路のインピーダンスとのマッチングがさらに容易となる。
また、本発明によれば、第１環状導体が設けられた基材層の間に第２環状導体が設けられた基材層が位置するため、同様に、第２環状導体が設けられた基材層の間に第１環状導体が設けられた基材層が位置するため、第１環状導体における線間容量、第２環状導体における線間容量は共に小さい。ゆえに、この線間容量と一次コイルおよび二次コイルのインダクタンスとによる自己共振周波数（カットオフ周波数）を高周波側にシフトさせることができ、広い周波数帯域にて優れた通過特性を確保できる。
第１の実施形態によれば、実装先のプリント配線板に形成されているグランド導体と第１環状導体Ｌ１ａ〜Ｌ１ｈとの間に生じる容量は前記グランド導体と第２環状導体Ｌ２ａ〜Ｌ２ｈとの間に生じる容量と殆ど等しいので、一次コイルと二次コイルとの対称性は確保される。すなわち、図３（Ｂ）に示したキャパシタＣ１１，Ｃ１２，Ｃ２１，Ｃ２２の値は、Ｃ１１≒Ｃ２１、Ｃ１２≒Ｃ２２の関係である。そのため、このキャパシタンスの不平衡によるコモンモードノイズからノーマルモード信号（ノイズ）への変換は殆どない。
特に、第１の実施形態によれば、互いのコイル軸が同一軸上に並ぶように配置された複数の第１環状導体Ｌ１ａ〜Ｌ１ｈおよび複数の第２環状導体Ｌ２ａ〜Ｌ２ｈによる２つの環状導体群を備え、この二つの環状導体群は直列接続されるとともに、基材層の積層方向からの平面視で互いに実質的に対称性を保つように配置されているので、入出力端子Ｐ１−Ｐ３と入出力端子Ｐ２−Ｐ４との間での、浮遊成分を含めた回路の対称性も高い。そのため、上述のコモンモードノイズからノーマルモード信号（ノイズ）への変換がより抑制される。
また、前記キャパシタＣ１１，Ｃ１２，Ｃ２１，Ｃ２２の値は、Ｃ１１≒Ｃ１２、Ｃ２１≒Ｃ２２の関係でもある。そのため、入出力端子Ｐ１−Ｐ２間の線路インピーダンスと入出力端子Ｐ３−Ｐ４間の線路インピーダンスとは等しく、コモンモードチョークコイル１０１でのノーマルモード信号の反射は殆どない。
また、第１の実施形態によれば、第１環状導体Ｌ１ａ〜Ｌ１ｈによる一次コイルと第２環状導体Ｌ２ａ〜Ｌ２ｈによる二次コイルは、いずれも入出力端子に近い側の環状導体Ｌ１ａ，Ｌ１ｈ，Ｌ２ａ，Ｌ２ｈが、実装先のプリント配線板に形成されているグランド導体に対面するので、積層素体内での無駄な配線が殆ど無く、不要な浮遊容量が削減できる。
なお、第１の実施形態では互いのコイル軸が同一軸上に並ぶように配置された複数の第１環状導体Ｌ１ａ〜Ｌ１ｈおよび複数の第２環状導体Ｌ２ａ〜Ｌ２ｈによる２つの環状導体群を備えた例を示したが、４つ以上の複数の環状導体群を、直列接続するとともに、基材層の積層方向からの平面視で互いに実質的に対称性を保つように配置してもよい。
《第２の実施形態》
図６は第２の実施形態のコモンモードチョークコイル１０２の模式断面図である。このコモンモードチョークコイル１０２は、最外層を磁性体層１０ｍで構成し、第１環状導体Ｌ１ａ〜Ｌ１ｈおよび第２環状導体Ｌ２ａ〜Ｌ２ｈを非磁性体層（低透磁率層、誘電体層）１０ｎに形成している。この非磁性体層１０ｎと各環状導体の構成は第１の実施形態で示したコモンモードチョークコイル１０１と同じである。非磁性体層１０ｎの比透磁率μｒは１、磁性体層１０ｍの比透磁率μｒは約２００〜５００である。
コモンモード電流による生じる磁界は図５（Ａ）に示したとおりであるので、磁性体層１０ｍを磁束が通る。したがってコモンモードノイズにとっては、インダクタンス値がより効果的に大きくなる。また、磁性体層１０ｍは磁気シールドとしても作用し、外部から磁界ノイズが入ってくるのを防ぎ、また、コモンモードノイズにより生じる磁界が外部へ漏れるのを防止する。ノーマルモード電流に対しては、図５（Ｂ）に示したとおり、一次コイルによる磁界と二次コイルによる磁界とが打ち消し合っているため、磁性体層１０ｍの影響は無い。
《第３の実施形態》
図７は第３の実施形態のコモンモードチョークコイルの各層の導体パターン等を示す分解平面図である。図８は第３の実施形態のコモンモードチョークコイル１０３の外観斜視図である。図９（Ａ）はコモンモードチョークコイル１０３の断面図、図９（Ｂ）はＥＳＤ保護素子部の断面図である。
コモンモードチョークコイル１０３は、図７において（１）〜（２４）で示す基材層を含む複数の基材層を積層してなる積層素体１０と、この積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有する積層型コモンモードチョークコイルである。
図７において、（１）〜（２４）は積層素体の各層に対応し、各層に形成された導体パターン等の形状を示している。（１）は最下層、（２４）は最上層である。最下層（１）の下面（底面）が、実装先である配線板に対する実装面である。最下層（１）の下面には入出力端子Ｐ１，Ｐ２，Ｐ３，Ｐ４およびグランド端子ＧＮＤが形成されている（図８参照）。第２層（２）にはシールド層Ｓｈ１１，Ｓｈ１３が形成されている。第３層（３）には放電補助電極Ｓｅ１，Ｓｅ３が形成されている。第４層（４）には放電電極Ｄｅ１１，Ｄｅ１２，Ｄｅ３１，Ｄｅ３２が形成されている。第５層（５）には空洞層Ａｈ１，Ａｈ３が形成されている。第６層（６）にはシールド層Ｓｈ２１，Ｓｈ２３が形成されている。但し、第２層（２）〜第５層（５）はそれぞれ個別のグリーンシートに形成されているのではなく、最下層（１）の上面に重ね塗りされている。この部分の積層構造については後に詳述する。
第７層（７）〜第９層（９）は導体パターンの無い誘電体層である。これらの層は、コモンモードチョークコイル部とＥＳＤ保護素子部との間隔を大きくするために設けられている。
第１０層（１０）、第１２層（１２）、第１４層（１４）、第１６層（１６）、第１８層（１８）、第２０層（２０）、には、第１環状導体Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄ，Ｌ１ｅ，Ｌ１ｆが形成されている。
第１１層（１１）、第１３層（１３）、第１５層（１５）、第１７層（１７）、第１９層（１９）、第２１層（２１）、には、第２環状導体Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄ，Ｌ２ｅ，Ｌ２ｆが形成されている。
前記第１環状導体Ｌ１ａの一端は入出力端子Ｐ１に導通していて、第１環状導体Ｌ１ｆの一端は入出力端子Ｐ２に導通している。
前記第２環状導体Ｌ２ａの一端は入出力端子Ｐ３に導通していて、第２環状導体Ｌ２ｆの一端は入出力端子Ｐ４に導通している。
図７中の円形のパターンはビアホール導体（層間接続導体）である。各環状導体の両端部または片端部には、ビアホール導体との接続部（パッド部）が設けられている。この構造により、層方向に隣接する環状導体と環状導体とが層間で接続されている。
第１環状導体Ｌ１ａ〜Ｌ１ｆとそれらを接続するビアホール導体によって一次コイルが形成されている。また、第２環状導体Ｌ２ａ〜Ｌ２ｆとそれらを接続するビアホール導体によって二次コイルが形成されている。
第２２層（２２）、第２３層（２３）は導体パターンの無い誘電体層である。これらの層は、実装面（底面）と一次コイルおよび二次コイルとの間隔を所定距離に保つために設けられている。この間隔により、実装先のグランド導体と一次コイルおよび二次コイルとの間に生じる容量が所定値に定められている。
最上層（２４）の上面には入出力端子Ｐ１，Ｐ２，Ｐ３，Ｐ４およびグランド端子ＧＮＤとしての外部電極が形成されている。
図９（Ａ）において積層部ＬＬ１に、前記シールド層Ｓｈ１１，Ｓｈ１３、放電補助電極Ｓｅ１，Ｓｅ３、放電電極Ｄｅ１１，Ｄｅ１２，Ｄｅ３１，Ｄｅ３２、空洞層Ａｈ１，Ａｈ３、シールド層Ｓｈ２１，Ｓｈ２３が形成されている。積層部ＬＬ２には前記各環状導体が形成されている。
図１０は放電電極Ｄｅ１１，Ｄｅ１２を含む部分の断面構造を表す模式図である。放電電極Ｄｅ３１，Ｄｅ３２を含む部分の断面構造も同様である。この例では、シールド層Ｓｈ１１は絶縁性セラミック層であり、基材となるLTCCグリーンシートの一体焼成の際に基材からガラス成分が放電補助電極Ｓｅ１部分へ滲出するのを防止するために設けられている。
放電補助電極Ｓｅ１は放電補助材３９Ａ，３９Ｂを含む。放電補助材３９Ａは、粒子状の金属材料３９Ａ１と、この金属材料３９Ａ１の表面に設けられる絶縁性被膜３９Ａ２とを備える。また、放電補助電極Ｓｅ１は、粒子状の半導体材料３９Ｂ１と、この半導体材料３９Ｂ１の表面に設けられる絶縁性被膜３９Ｂ２とを備える。ここでは、金属材料３９Ａ１はCu粒子であり、半導体材料３９Ｂ１はSiC粒子である。また、絶縁性被膜３９Ａ２はアルミナ被膜であり、絶縁性被膜３９Ｂ２は半導体材料３９Ｂ１が酸化されてなるSiO2被膜である。
また、放電補助電極Ｓｅ１には、放電補助材３９Ａ，３９Ｂを囲むようにガラス様物質４０が形成されている。ガラス様物質４０は作為的に形成したものではなく、空洞Ａｈ１を形成するために用いる犠牲層の周辺部材由来の構成材料などの酸化等の反応によって形成されるものである。
図１０に示した構造により、放電電極Ｄｅ１１−Ｄｅ１２間に高電圧が掛かると、(1) 放電補助電極Ｓｅ１の沿面放電、(2) 放電電極Ｄｅ１１−Ｄｅ１２間の気中放電、(3) 放電補助材３９Ａ，３９Ｂを飛び石のように伝搬する放電、が生じる。これらの放電により静電気が放電される。
図９、図１０に示したコモンモードチョークコイル１０３は以降に述べるような材料および工程で製造する。
前記積層部ＬＬ１部分のシールド層Ｓｈ１１，Ｓｈ１３は、例えば、アルミナ粉を主成分とするアルミナペーストを用いる。また、放電電極を形成するための電極ペーストは、Cu粉とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、撹拌、混合することで得る。
空洞Ａｈ１，Ａｈ３を形成する起点となる樹脂ペーストも同様の方法にて作製する。この樹脂ペーストは樹脂と溶剤のみからなる。樹脂材料には焼成時に分解、消失する樹脂を用いる。例えば、PET、ポリプロピレン、アクリル樹脂などである。
放電補助電極Ｓｅ１，Ｓｅ３を形成するための混合ペーストは、導電性材料としてCu粉と、セラミック材料としてBAS粉を所定の割合で調合し、バインダー樹脂と溶剤を添加し撹拌、混合することで得る。
前記シールド層Ｓｈ１１，Ｓｈ１３用のペーストは下地のグリーンシートに塗布し、その後、放電電極用の電極ペーストを塗布し、空洞Ａｈ１，Ａｈ３形成用の樹脂ペーストを塗布し、さらにシールド層Ｓｈ２１，Ｓｈ２３用のペーストを塗布する。
図９に示した積層部ＬＬ２は、通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着することにより構成する。
接合圧着された積層体は、LCフィルタのようなチップタイプの電子部品と同様にマイクロカッタでカットして、各素体に分離する。その後、各素体の端面に、焼成後に各種外部端子となる電極ペーストを塗布する。
次いで、通常のセラミック多層基板と同様に、N2雰囲気中で焼成する。また、ＥＳＤに対する応答電圧を下げるため空洞部にAr,Ne等の希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をAr,Neなどの希ガス雰囲気で焼成すればよい。放電電極Ｄｅ１１，Ｄｅ１２，Ｄｅ３１，Ｄｅ３２および外部電極が酸化しない電極材料である場合には、大気雰囲気で焼成してもよい。
その後、LCフィルタのようなチップタイプの電子部品と同様に、外部電極の表面に電解Ni-SnめっきによりNi-Snめっき膜を形成する。
ところで、一般に、フェライト中のFeを酸化状態とし、電極材料のCuを酸化させない状態で焼成することは極めて困難であるので、積層素体にフェライトを用いる場合には、電極材料にはAgを用いることが必要となる。しかし、前記放電電極Ｄｅ１１，Ｄｅ１２，Ｄｅ３１，Ｄｅ３２をAgで形成すると、マイグレーションが顕著に顕れ、スパークギャップが経時変化する。これに対し、本発明によれば、積層素体にLTCCを用いることで、電極材料にCuを用いることができる。前記放電電極Ｄｅ１１，Ｄｅ１２，Ｄｅ３１，Ｄｅ３２をCuで形成すると、放電時のエネルギーで電極表面Cuの酸化膜が形成されるが、この膜は放電電極材としては作用しないので、放電を繰り返しても放電ギャップは実質上一定に保たれる。
図１１はコモンモードチョークコイル１０３の等価回路図である。以上に示した構成により、第１端が入出力端子Ｐ１、第２端が入出力端子Ｐ２である一次コイルＬ１と、第１端が入出力端子Ｐ３、第２端が入出力端子Ｐ４である二次コイルＬ２とが構成される。すなわち、一次コイルＬ１は環状導体Ｌ１ａ〜Ｌ１ｆの直列回路で構成される。また、二次コイルＬ２は環状導体Ｌ２ａ〜Ｌ２ｆの直列回路で構成される。
入出力端子Ｐ１と入出力端子Ｐ３との間には例えば給電回路が接続される。入出力端子Ｐ２と入出力端子Ｐ４との間には例えばデジタル信号処理回路が接続される。図１１中のキャパシタＣ１，Ｃ２は一次コイルＬ１と二次コイルＬ２間の浮遊容量を等価的に表したものである。
入出力端子Ｐ１に保護すべき電圧を超える静電気が印加されると、前記放電電極および放電補助電極による放電素子Ｄｇ１が放電（導通）して低インピーダンスとなる。このことにより、入出力端子Ｐ１に印加された静電気は放電素子Ｄｇ１を介してグランドへシャントされる。同様に、入出力端子Ｐ３に保護すべき電圧を超える静電気が印加されると、放電素子Ｄｇ３が導通して低インピーダンスとなる。このことにより、入出力端子Ｐ３に印加された静電気は放電素子Ｄｇ３を介してグランドへシャントされる。
放電素子Ｄｇ１，Ｄｇ３は図１１に示すように、静電気が入ってくる側に設けられていることが好ましい。特に、入出力端子Ｐ２，Ｐ４に接続される回路の入力インピーダンスが低い場合でも、一次コイルＬ１および二次コイルＬ２によるコモンモードチョークコイルはＥＳＤのような高周波成分のサージに対して高インピーダンスであるので、サージがコモンモードチョークコイルで反射し、放電素子Ｄｇ１，Ｄｇ３に高電圧が掛かり、放電素子Ｄｇ１，Ｄｇ３は速やかに放電電圧に達し、放電を開始する。そのため、入出力端子Ｐ２，Ｐ４に接続される回路へのサージの流入がより確実に防止される。
このようにして、第３の実施形態のコモンモードチョークコイル１０３では、基材層が非磁性体層であるため、積層素体の表面または内層に、ＥＳＤ（Electrostatic Discharge）保護素子を容易に取り込む（一体的に構成する）ことができる。
なお、ＥＳＤ保護素子として、バリスタ等の非直線性抵抗素子を用いることもできるが、このような電圧可変抵抗方式を利用したＥＳＤ保護素子は、応答性があまり良くないため、一次コイルや二次コイルの前段に配置しておくと、突入電流により、この素子自体が壊れてしまうことがある。したがって、ＥＳＤ保護素子としては、積層素体の内部に形成された空洞部と、空洞部内に設けられた一対の放電電極とをそれぞれ含む、いわゆる電極間放電方式（スパークギャップ方式）のＥＳＤ保護素子を構成することが好ましい。
なお、図７に示した環状導体の配置によれば、コモンモードチョークコイル１０３がプリント配線板に実装された状態で、プリント配線板上のグランド導体と各環状導体との間に生じる容量が一次コイルと二次コイルとについて対称性が高い。そのため、コモンモードノイズの位相差０°の関係が保たれる。したがって、この位相差のずれによるコモンモードノイズからノーマルモード成分への信号変換がなされず、コモンモードノイズがノーマルモード（ディファレンシャルモード）信号（ノイズ）として流入することがない。
図１２は、前記積層体の平面サイズを１．２ｍｍ×１．０ｍｍ、厚みを０．６ｍｍ、各層の間隔を２５μｍとしたときの第３の実施形態のコモンモードチョークコイルの実測による周波数特性を示す図である。ここで各特性曲線の意味は次のとおりである。
Sdd11 ノーマルモードの反射特性
Sdd21 ノーマルモードの通過特性
Scc11 コモンモードの反射特性
Scc21 コモンモードの通過特性
Scd21 コモンモードがノーマルモードに変換される量の周波数特性
図１２のSdd11（ノーマルモード信号の反射特性）から明らかなように、数ＭＨｚ〜５０００ＭＨｚの範囲でノーマルモード信号について低反射特性が得られている。また、Scc11（コモンモードノイズの反射特性）から明らかなように、数１０ＭＨｚ以上の周波数でコモンモードノイズについて低反射特性が得られている。また、Scc21（コモンモードノイズの通過特性）から明らかなように、数１００ＭＨｚ以上の周波数でコモンモード信号について大きな減衰特性が得られている。この特性で１２００ＭＨｚ付近に極ができているのはコモンモードで発生するインダクタンスの自己共振による。また、Scd21（コモンモードがノーマルモードに変換される量）から明らかなように、全周波数帯域で−１０ｄｂ以下となっており充分に抑制されている。なお、Sdd21は周波数ｆｎにノッチができているが、これは一次コイルＬ１と二次コイルＬ２とのインダクタンスの違いにより生じる共振点である。この共振周波数を適宜設定すれば、ノーマル信号を所定の周波数を減衰させるフィルタ機能を持たせることもできる。そのため、コモンモードチョークコイル以外に例えばバランス型ローパスフィルタを別途設ける必要がなく、部品点数が削減され低コスト化が図れる。
なお、図７、図８に示した例では二つのグランド端子を設けたが、共通の一つのグランド端子を設けてもよい。また、目的によっては、入出力端子Ｐ２とグランドとの間にのみ、または入出力端子Ｐ４とグランドとの間にのみＥＳＤ保護素子を設けてもよい。
なお、以上に示した各実施形態において、積層体の構成図で示したコイルのターン数および一次コイルと二次コイルの交差回数は当然ながら例示であり、各環状導体のタ−ン数および交差回数はこれらの図に示したものに限られるものではない。所望の特性に応じて定めればよい。一次コイルおよび二次コイルのターン数はノーマルモードでのインピーダンスを定めることに寄与する。また、一次コイルと二次コイルとの交差回数は一次コイルと二次コイルとの結合度に寄与する。
特に、一層あたりの環状導体のターン数が１ターン以上であると、基材層の積みずれによるインダクタンスおよび結合度のばらつきは小さくなる。また、一層あたりの環状導体のターン数が３ターン以上であると、層間で隣接する第１環状導体と第２環状導体との間の層間容量が増大する傾向がある。したがって、一層あたりの環状導体のターン数は１ターン以上３ターン以下であることが好ましい。
本発明のコモンモードチョークコイルはＵＳＢやＨＤＭＩ（登録商標）等の高速インターフェースに用いることができる。また、スイッチング周波数の高い（たとえば１ＭＨｚ以上）電源回路や、高速（たとえば転送レート６００MBit/sec）のＢＵＳライン等のフィルタとして有用である。
Ａｈ１，Ａｈ３…空洞層
ＣＡ１，ＣＡ２…コイル軸
Ｄｅ１１，Ｄｅ１２，Ｄｅ３１，Ｄｅ３２…放電電極
Ｄｇ１，Ｄｇ３…放電素子
ＧＮＤ…グランド端子
Ｌ１…一次コイル
Ｌ２…二次コイル
Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄ，Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ，Ｌ１ｈ…第１環状導体
Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄ，Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ，Ｌ２ｈ…第２環状導体
ＬＬ１，ＬＬ２…積層部
Ｐ１，Ｐ２，Ｐ３，Ｐ４…入出力端子
Ｓｅ１，Ｓｅ３…放電補助電極
Ｓｈ１１，Ｓｈ１３，Ｓｈ２１，Ｓｈ２３…シールド層
１０…積層素体
１０ｍ…磁性体層
１０ｎ…非磁性体層
１０１，１０２，１０３…コモンモードチョークコイル

Claims (7)

  1. 複数の基材層を積層してなる積層素体と、前記積層素体に設けられ、互いに結合した一次コイルおよび二次コイルと、を有し、前記一次コイルの第１端および前記二次コイルの第１端を一方の入出力端子、前記一次コイルの第２端および前記二次コイルの第２端を他方の入出力端子とする積層型コモンモードチョークコイルであって、
    前記一次コイルは、前記複数の基材層に設けられた第１環状導体と、前記第１環状導体同士を層間で接続する層間接続導体とを含み、
    前記二次コイルは、前記複数の基材層に設けられた第２環状導体と、前記第２環状導体同士を層間で接続する層間接続導体とを含み、
    前記複数の第１環状導体および第１環状導体同士を層間で接続する層間接続導体によって、前記積層素体の下層から上層へ巻回された形状の、一次コイルの第１螺旋状部およびこの第１螺旋状部に繋がり、前記積層素体の上層から下層へ巻回された形状の、一次コイルの第２螺旋状部が形成されていて、
    前記複数の第２環状導体および第２環状導体同士を層間で接続する層間接続導体によって、前記積層素体の下層から上層へ巻回された形状の、二次コイルの第１螺旋状部およびこの第１螺旋状部に繋がり、前記積層素体の上層から下層へ巻回された形状の、二次コイルの第２螺旋状部が形成されていて、
    前記一次コイルおよび前記二次コイルの第１螺旋状部と前記一次コイルおよび前記二次コイルの第２螺旋状部とは実質的に対称に配置され、
    前記一次コイルの第１螺旋状部のコイル軸は、前記基材層の積層方向からの平面視で前記二次コイルの第１螺旋状部の外形の内側の範囲内にあり、前記二次コイルの第１螺旋状部のコイル軸は、前記基材層の積層方向からの平面視で前記一次コイルの第１螺旋状部の外形の内側の範囲内にあり、
    前記一次コイルの第２螺旋状部のコイル軸は、前記基材層の積層方向からの平面視で前記二次コイルの第２螺旋状部の外形の内側の範囲内にあり、前記二次コイルの第２螺旋状部のコイル軸は、前記基材層の積層方向からの平面視で前記一次コイルの第２螺旋状部の外形の内側の範囲内にあり、
    複数の前記第１環状導体と複数の前記第２環状導体とは、前記基材層の積層方向に交互に配置され、かつ前記基材層の積層方向に対面する範囲は全長の半分以下である、
    ことを特徴とする積層型コモンモードチョークコイル。
  2. 前記複数の第１環状導体のうち少なくとも最下層側にある第１環状導体と、前記複数の第２環状導体のうち少なくとも最下層側にある第２環状導体とは、前記基材層の積層方向に視て重なっていない、請求項１に記載の積層型コモンモードチョークコイル。
  3. 前記一方の入出力端子にコモンモード電流が流れるとき、前記一次コイルの第１螺旋状部による磁束の向きと前記二次コイルの第１螺旋状部による磁束の向きとが同じであり、且つ、前記一次コイルの第２螺旋状部による磁束の向きと前記二次コイルの第２螺旋状部による磁束の向きとが同じである、請求項１または２に記載の積層型コモンモードチョークコイル。
  4. 前記基材層は、非磁性体層である、請求項１〜３のいずれかに記載の積層型コモンモードチョークコイル。
  5. 前記積層素体の表面または内層に、前記一次コイルに接続された第１のＥＳＤ保護素子および前記二次コイルに接続された第２のＥＳＤ保護素子が設けられている、請求項４に記載の積層型コモンモードチョークコイル。
  6. 前記第１のＥＳＤ保護素子および前記第２のＥＳＤ保護素子は、前記積層素体の内部に形成された空洞部と、前記空洞部内に設けられた一対の放電電極とをそれぞれ含む、請求項５に記載の積層型コモンモードチョークコイル。
  7. 複数の前記第１環状導体および複数の前記第２環状導体は、一層あたりのターン数が１ターン以上３ターン以下である、請求項１〜６のいずれかに記載の積層型コモンモードチョークコイル。
JP2013551557A 2011-12-27 2012-12-05 積層型コモンモードチョークコイル Active JP5700140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013551557A JP5700140B2 (ja) 2011-12-27 2012-12-05 積層型コモンモードチョークコイル

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011284712 2011-12-27
JP2011284712 2011-12-27
JP2013551557A JP5700140B2 (ja) 2011-12-27 2012-12-05 積層型コモンモードチョークコイル
PCT/JP2012/081452 WO2013099540A1 (ja) 2011-12-27 2012-12-05 積層型コモンモードチョークコイル

Publications (2)

Publication Number Publication Date
JP5700140B2 true JP5700140B2 (ja) 2015-04-15
JPWO2013099540A1 JPWO2013099540A1 (ja) 2015-04-30

Family

ID=48697037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013551557A Active JP5700140B2 (ja) 2011-12-27 2012-12-05 積層型コモンモードチョークコイル

Country Status (3)

Country Link
US (2) US9245681B2 (ja)
JP (1) JP5700140B2 (ja)
WO (1) WO2013099540A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5776867B1 (ja) * 2013-11-28 2015-09-09 株式会社村田製作所 電磁石、カメラレンズ駆動装置及び電磁石の製造方法
TWI530093B (zh) * 2014-05-02 2016-04-11 國立臺灣大學 共模雜訊抑制電路
KR20160037652A (ko) * 2014-09-29 2016-04-06 엘지이노텍 주식회사 무선 전력 송신 장치 및 무선 전력 수신 장치
US9912315B2 (en) * 2014-11-14 2018-03-06 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
WO2016079903A1 (ja) * 2014-11-18 2016-05-26 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
WO2016080108A1 (ja) 2014-11-19 2016-05-26 株式会社村田製作所 Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル
JP6678292B2 (ja) * 2015-02-19 2020-04-08 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
JP6287974B2 (ja) * 2015-06-29 2018-03-07 株式会社村田製作所 コイル部品
WO2017098896A1 (ja) * 2015-12-09 2017-06-15 株式会社村田製作所 コモンモードチョークコイル及び電子機器
CN207896660U (zh) * 2016-03-15 2018-09-21 株式会社村田制作所 Esd保护电路、差动传输线路以及共模滤波器电路
KR101825695B1 (ko) 2016-05-16 2018-02-05 주식회사 모다이노칩 회로 보호 소자
JP6828555B2 (ja) 2017-03-29 2021-02-10 Tdk株式会社 コイル部品およびその製造方法
JP7288288B2 (ja) * 2017-05-02 2023-06-07 太陽誘電株式会社 磁気結合型コイル部品
JP6780589B2 (ja) * 2017-06-02 2020-11-04 株式会社村田製作所 電子部品
EP3637604A4 (en) 2017-06-08 2020-05-20 Mitsubishi Electric Corporation ENERGY CONVERSION DEVICE
JP7031574B2 (ja) * 2018-12-21 2022-03-08 株式会社村田製作所 電子部品およびその製造方法
JP6873217B1 (ja) * 2019-12-05 2021-05-19 三菱電機株式会社 電力変換装置
JP7200958B2 (ja) * 2020-02-04 2023-01-10 株式会社村田製作所 コモンモードチョークコイル
JP7163935B2 (ja) 2020-02-04 2022-11-01 株式会社村田製作所 コモンモードチョークコイル
US11160162B1 (en) 2020-06-29 2021-10-26 Western Digital Technologies, Inc. Via-less patterned ground structure common-mode filter
US11659650B2 (en) 2020-12-18 2023-05-23 Western Digital Technologies, Inc. Dual-spiral common-mode filter

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769714A (en) * 1980-10-20 1982-04-28 Tdk Corp Induction type laminated coil
JPH0525816U (ja) * 1991-07-30 1993-04-02 株式会社村田製作所 ノイズフイルタ
JP2770750B2 (ja) * 1994-10-03 1998-07-02 ネミック・ラムダ株式会社 インダクタンス素子
US6534842B2 (en) 1998-03-03 2003-03-18 Matsushita Electric Industrial Co., Ltd. Composite components and the method of manufacturing the same
JPH11317311A (ja) * 1998-03-03 1999-11-16 Matsushita Electric Ind Co Ltd 複合部品およびその製造方法
KR100686991B1 (ko) * 2000-03-08 2007-02-27 마쯔시다덴기산교 가부시키가이샤 노이즈 필터 및 노이즈 필터를 이용한 전자 기기
JP2003068528A (ja) 2001-08-24 2003-03-07 Murata Mfg Co Ltd コモンモードチョークコイル
TWI276301B (en) * 2002-04-12 2007-03-11 Walsin Technology Corp Small common-mode filter
JP2004072006A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 積層コモンモードノイズフィルタ
JP4192604B2 (ja) * 2003-01-20 2008-12-10 株式会社村田製作所 コイル部品
JP2005064077A (ja) * 2003-06-20 2005-03-10 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
US7663225B2 (en) * 2004-07-23 2010-02-16 Murata Manufacturing Co., Ltd. Method for manufacturing electronic components, mother substrate, and electronic component
JP2006286884A (ja) * 2005-03-31 2006-10-19 Tdk Corp コモンモードチョークコイル
JP2006294724A (ja) * 2005-04-07 2006-10-26 Matsushita Electric Ind Co Ltd 複合電子部品およびその製造方法
JP4752368B2 (ja) * 2005-07-15 2011-08-17 株式会社村田製作所 積層コモンモードチョークコイル
JP2007091539A (ja) * 2005-09-29 2007-04-12 Tdk Corp 非磁性Ｚｎフェライトおよびこれを用いた複合積層型電子部品
JP2007181169A (ja) * 2005-11-29 2007-07-12 Tdk Corp コモンモードフィルタ
JP2008098625A (ja) 2006-09-12 2008-04-24 Murata Mfg Co Ltd コモンモードチョークコイル
JP4749482B2 (ja) * 2009-07-08 2011-08-17 Ｔｄｋ株式会社 複合電子部品

Also Published As

Publication number Publication date
US9666356B2 (en) 2017-05-30
US20140306787A1 (en) 2014-10-16
WO2013099540A1 (ja) 2013-07-04
US9245681B2 (en) 2016-01-26
US20160104569A1 (en) 2016-04-14
JPWO2013099540A1 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
JP5700140B2 (ja) 積層型コモンモードチョークコイル
JP5648768B2 (ja) コモンモードチョークコイル
JP5991453B1 (ja) Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル
JP5505564B2 (ja) 積層型コモンモードチョークコイルおよび高周波部品
KR100769031B1 (ko) 서지 흡수 소자 및 서지 흡수 회로
US10176927B2 (en) Composite electronic component
JP5617829B2 (ja) コモンモードチョークコイルおよび高周波部品
US9373441B2 (en) Composite electronic component
CN208157197U (zh) 线圈内置部件
US20170294257A1 (en) Common mode noise filter
JP2016028499A (ja) 回路保護素子
CN109416970B (zh) 共模噪声滤波器
KR20160032581A (ko) 인덕터 어레이 칩 및 그 실장기판
KR20140116678A (ko) 박막형 공통모드필터 및 그 제조방법
TWI500052B (zh) Electronic Parts
JP2009088329A (ja) コイル部品
JP2007202380A (ja) サージ吸収素子
JP2007214509A (ja) 積層型電子部品
JP4839762B2 (ja) サージ吸収素子
JP2007096710A (ja) サージ吸収素子
WO2017038238A1 (ja) Ｅｓｄ保護素子
JP2010258743A (ja) 積層型誘電体フィルタ
JP2008085365A (ja) サージ吸収素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5700140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150