JP5991453B1 - Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル - Google Patents

Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル Download PDF

Info

Publication number
JP5991453B1
JP5991453B1 JP2016529482A JP2016529482A JP5991453B1 JP 5991453 B1 JP5991453 B1 JP 5991453B1 JP 2016529482 A JP2016529482 A JP 2016529482A JP 2016529482 A JP2016529482 A JP 2016529482A JP 5991453 B1 JP5991453 B1 JP 5991453B1
Authority
JP
Japan
Prior art keywords
electrode
discharge
esd protection
protection element
discharge electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016529482A
Other languages
English (en)
Other versions
JPWO2016080108A1 (ja
Inventor
悟史 重松
悟史 重松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5991453B1 publication Critical patent/JP5991453B1/ja
Publication of JPWO2016080108A1 publication Critical patent/JPWO2016080108A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H01F27/402—Association of measuring or protective means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/08—Overvoltage arresters using spark gaps structurally associated with protected apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/026—Spark gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Thermistors And Varistors (AREA)
  • Filters And Equalizers (AREA)

Abstract

本発明のＥＳＤ保護素子は、複数の基材層を積層してなる積層体（８０）と、積層体（８０）の内部に形成される空洞部（２１）と、空洞部（２１）内に露出するグランド電極（３１）と、共有の前記空洞部（２１）内に露出し、かつ共通のグランド電極（３１）と対向する第１放電電極（４１）および第２放電電極（４２）と、基材層に導電性粒子（３００）が分散して形成され、空洞部（２１）の内面に沿って形成される放電補助電極（５１）とを備える。空洞部（２１）内において放電補助電極（５１）を形成しない非形成部（５００）によって、少なくとも第１放電電極（４１）と第２放電電極（４２）との隣接領域の放電補助電極（５１）は、第１放電電極（４１）側と第２放電電極（４２）側とに隔てられる。

Description

本発明は、ＥＳＤ保護素子、および積層体にＥＳＤ保護素子と、コモンモードチョークコイルとを一体的に構成したＥＳＤ保護素子付きコモンモードチョークコイルに関する。
ＥＳＤ（Electro-Static Discharge；静電気放電）とは、帯電した導電性の物質（人体やコネクタ等）が、他の導電性の物質（電子機器等）に接触、あるいは充分接近したときに放電が発生する現象である。ＥＳＤ保護素子は、ＥＳＤをグランド等に逃がすための素子であって、例えば回路の信号線路とグランド（接地）との間に配置する。
従来、ＥＳＤによる電子機器の損傷や誤作動等を防止するため、ＥＳＤ対策として、各種のＥＳＤ保護素子が考案されている。例えば、特許文献１には、積層体の内部に形成された空洞部に、対向配置された放電電極およびグランド電極と、対向配置する放電電極およびグランド電極に隣接して配置する補助電極とを備えた構成のＥＳＤ保護素子（スパークギャップ方式）が記載されている。
一方、差動伝送線路を伝搬するコモンモードノイズを抑制するため、従来、コモンモードフィルタとしてコモンモードチョークコイルが用いられており、ＥＳＤ対策として、上記スパークギャップ方式のＥＳＤ保護素子を備えたコモンモードチョークコイルも各種考案されている。例えば、特許文献２および特許文献３には、積層方向から視て、空洞部を左右に２つ配列し、ＥＳＤ保護素子を空洞部ごとにそれぞれ独立して形成する構造のアレイ型の積層型コモンモードチョークコイルが記載されている。
国際公開第２００８／１４６５１４号 国際公開第２０１３／１３６９３６号 国際公開第２０１３／９９５４０号
ＥＳＤ保護素子を空洞部ごとに独立して形成する構造の積層体を小型化すると、複数の空洞部が近接配置され、空洞部同士が繋がってしまう等の問題が生じる。そのため、ＥＳＤ保護素子ごとに空洞部を設ける構造では、ある程度の占有スペースが必要となり、小型化が困難である。したがって、複数のＥＳＤ保護素子を積層体の内部に備える電子部品を小型化しようとする場合には、１つの空洞部内にグランド電極と複数の放電電極とを配置する構造を採用せざるを得ない。
しかし、そのような構造を採用すると、共有の空洞部内に複数の放電電極同士が隣接するため、伝送線路に静電気が入った場合、放電電極とグランド電極との間だけではなく、複数の放電電極同士の間で異常な放電が起こりやすくなる。このような放電電極同士の放電（以下、「異常放電」）が生じると、一方の伝送線路に入った静電気が他方の伝送線路に移り、コモンモードチョークコイルの後段に接続されたＩＣ等の電子回路を破壊する虞がある。
本発明の目的は、スパークギャップ方式のＥＳＤ保護素子において、共有の空洞部内に複数のＥＳＤ保護素子を設けても複数の放電電極同士の間で放電が抑制された小型のＥＳＤ保護素子を提供することにある。また、上記のＥＳＤ保護素子を備えるＥＳＤ保護素子付きコモンモードチョークコイルを提供することにある。
（１）本発明のＥＳＤ保護素子は、
複数の基材層を積層してなる積層体と、
前記積層体の内部に形成される空洞部と、
前記空洞部内に少なくとも一部が露出するグランド電極と、
共有の前記空洞部内に少なくとも一部が露出し、かつ共通の前記グランド電極と対向する第１放電電極および第２放電電極と、
前記基材層に導電性粒子が分散して形成され、前記空洞部内に少なくとも一部が露出し、前記空洞部の内面に沿って形成される放電補助電極と、
を備え、
前記第１放電電極と前記第２放電電極は、前記基材層の積層方向から視て、前記空洞部内で互いに隣接して配置され、
前記放電補助電極は、前記基材層の積層方向から視て、少なくとも前記第１放電電極と前記グランド電極との対向領域、および前記２放電電極と前記グランド電極との対向領域に形成され、前記空洞部内に前記放電補助電極を形成しない非形成部を有し、
前記非形成部は、少なくとも前記第１放電電極と前記第２放電電極との隣接領域の前記放電補助電極を、前記第１放電電極側と前記第２放電電極側とに隔てる、ことを特徴とする。
この構成により、積層体の内部に形成される共有の空洞部内に複数のＥＳＤ保護素子が形成されるため、ＥＳＤ保護素子を空洞部ごとにそれぞれ独立して形成する従来の構造と比べて、小型化が可能となる。また、この構成により、伝送線路に入った静電気は、第１放電電極とグランド電極との間、および第２放電電極とグランド電極との間で放電され易くなる。さらに、少なくとも第１放電電極と第２放電電極との隣接領域の放電補助電極が、非形成部によって第１放電電極側と第２放電電極側とに隔てられているため、空洞部内で互いに隣接して配置される複数の放電電極同士の間での放電が抑制される。したがって、一方の伝送線路に入った静電気が他方の伝送線路に移ることを防ぐことができる。
（２）前記第１放電電極と前記グランド電極との対向領域の離間距離、および第２放電電極と前記グランド電極との対向領域の離間距離は、前記第１放電電極と前記第２放電電極との隣接領域の距離よりも短いことが好ましい。この構成により、伝送線路に入った静電気は、第１放電電極とグランド電極との間、および第２放電電極とグランド電極との間で放電され易くなるため、空洞部内で互いに隣接して配置される複数の放電電極同士の間での放電が抑制される。
（３）前記非形成部は、前記放電補助電極を前記第１放電電極側と前記第２放電電極側とに隔てることが好ましい。この構成では、非形成部によって、前記第１放電電極側と前記第２放電電極側とに放電補助電極が隔てられているため、空洞部内で互いに隣接して配置される複数の放電電極同士の間での放電が抑制される。
（４）前記放電補助電極は、前記基材層の積層方向から視て、少なくとも前記空洞部内に露出する前記第１放電電極および前記第２放電電極の外縁よりも広く形成されることが好ましい。この構成により、空洞部内に露出する第１放電電極および第２放電電極の外縁よりも放電補助電極が広く形成されるため、製造時に積みずれが発生しても、ＥＳＤ保護特性のばらつきを抑制できる。したがって、積みずれによる製品の良品率を高めることができる。また、第１放電電極とグランド電極との対向領域、および第２放電電極とグランド電極との対向領域以外にも放電補助電極が形成されるため、放電補助電極５１の面積が大きくなる。したがって、この構成により、静電気の放電経路が多く形成され、静電気の放電が繰り返し発生しても、絶縁抵抗劣化を起こしにくくなり、静電気の放電の繰り返し特性が向上できる。
（５）本発明のＥＳＤ保護素子付きコモンモードチョークコイルは、前記積層体の表面または内層に、互いに結合した第１コイルおよび第２コイルと、前記第１コイルおよび前記第２コイルに接続される（１）〜（５）のいずれかに記載のＥＳＤ保護素子と、を備えることを特徴とする。
（６）本発明のＥＳＤ保護素子付きコモンモードチョークコイルにおいて、前記ＥＳＤ保護素子は、前記第１コイルおよび前記第２コイルの巻回軸方向からの平面視で、前記第１コイルおよび前記第２コイルのコイル開口部の内側に形成されることが好ましい。この構成では、コイル開口部の内側に、グランド電極、放電電極、放電補助電極が形成されているため、コイル開口部の内側に電極パターンが何もない場合に比べて、積層体を焼成した際に生じるループ状の第１コイルおよび第２コイルの内側の領域の凹みの発生を防止できる。これにより、天面および底面の平坦度が高い積層型のＥＳＤ保護素子付きコモンモードチョークコイルを実現できる。また、コイル開口部の内側に、グランド電極、放電電極、放電補助電極が形成されているため、第１コイルの第１環状導体および第２コイルの第２環状導体との間に、不要な容量が発生するのを抑制することができる。また、ＥＳＤ保護素子の放電ギャップと各コイルを構成する環状導体との距離が大きいので、環状導体は、ＥＳＤによる電磁誘導や発熱等の影響を受けにくい。
（７）本発明のＥＳＤ保護素子付きコモンモードチョークコイルにおいて、前記グランド電極は、基材層の積層方向から視て、前記第１コイルおよび前記第２コイルに重なる部分の線幅が、前記空洞部内に露出する部分の線幅より細いことが好ましい。この構成により、第１コイルおよび第２コイルを形成する導体とグランド電極との対向面積を小さくできる。そのため、第１コイルおよび第２コイルを形成する導体と、グランド電極との間に発生する浮遊容量を軽減できる。
本発明によれば、スパークギャップ方式のＥＳＤ保護素子において、共有の空洞部内に複数のＥＳＤ保護素子を設けても複数の放電電極同士の間での異常放電が抑制された小型のＥＳＤ保護素子を実現でき、さらにＥＳＤ保護素子付きコモンモードチョークコイルを実現できる。
図１は、第１の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０１の外観斜視図である。 図２は、第１の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０１の各基材層の電極パターン等を示す分解平面図である。 図３は、図１におけるＡ−Ａ’断面図である。 図４は、第１の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０１の回路図である。 図５は、ＥＳＤ保護素子を拡大して示した平面透視図である。 図６は、ＥＳＤ保護素子付きコモンモードチョークコイル１０１の平面透視図である。 図７は、第２の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０２の各基材層の電極パターン等を示す分解平面図である。 図８は、第２の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０２の断面図である。 図９は、第２の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０２の回路図である。 図１０は、第３の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０３の外観斜視図である。 図１１は、第３の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０３の各基材層の電極パターン等を示す分解平面図である。 図１２は、第３の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０３の回路図である。 図１３は、第４の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０４の各基材層の電極パターン等を示す分解平面図である。 図１４は、第４の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０４の回路図である。 図１５は、第５の実施形態に係るＥＳＤ保護素子を示す平面透視図である。 図１６は、第６の実施形態に係るＥＳＤ保護素子を示す平面透視図である。 図１７は、第７の実施形態に係るＥＳＤ保護素子を示す平面透視図である。
以降、図を参照していくつかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。
《第１の実施形態》
第１の実施形態に係るＥＳＤ（Electro-Static Discharge）保護素子付きコモンモードチョークコイルについて、各図を参照して説明する。図１は、第１の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０１の外観斜視図である。図２は、第１の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０１の各基材層の電極パターン等を示す分解平面図である。図３は、図１におけるＡ−Ａ’断面図である。図３では、図および原理を分かりやすくするために、ＥＳＤ保護素子付きコモンモードチョークコイル１０１の構造を簡略化して図示している。なお、図３において、各部の厚みは誇張して図示している。以降の各実施形態における側面図についても同様である。
ＥＳＤ保護素子付きコモンモードチョークコイル１０１は、積層体８０と、積層体８０の内部に形成され、互いに結合した第１コイルＬ１および第２コイルＬ２と、ＥＳＤ保護素子と、を備える。ＥＳＤ保護素子は、後に詳述するように、積層体８０内部に形成される空洞部２１内に形成される。積層体８０は、直方体状であり、図２における（１）〜（１２）で示す複数の基材層１０ａ〜１０ｊを積層して構成される。
図２において、（１）は最上層であり、（１２）は最下層である。図２に示すように、基材層１０ａ、基材層１０ｊには入出力端子Ｐ１、入出力端子Ｐ２、入出力端子Ｐ３、入出力端子Ｐ４が形成されている。
基材層１０ｂには、ともに基材層の中心を軸とし、左回りにバイファイラ巻きした第１環状導体Ｌ１ａ、第２環状導体Ｌ２ａが形成されている。なお、第１環状導体Ｌ１ａは、第２環状導体Ｌ２ａの外側を巻回し、第２環状導体Ｌ２ａは、第１環状導体Ｌ１ａの内側を巻回するように形成されている。第１環状導体Ｌ１ａの一端は、入出力端子Ｐ２に接続され、第１環状導体Ｌ１ａの他端は、ビア電極によって第１環状導体Ｌ１ｂの一端に接続される。第２環状導体Ｌ２ａの一端は、入出力端子Ｐ４に接続され、第２環状導体Ｌ２ａの他端は、ビア電極（または、層間接続導体等。以下同じ。）によって第２環状導体Ｌ２ｂの一端に接続される。
基材層１０ｃには、ともに基材層の中心を軸とし、左回りにバイファイラ巻きした第１環状導体Ｌ１ｂ、第２環状導体Ｌ２ｂが形成されている。左回りに巻回する第１環状導体Ｌ１ｂ、第２環状導体Ｌ２ｂが略平行して形成されている。なお、第１環状導体Ｌ１ｂは、第２環状導体Ｌ２ｂの内側を巻回し、第２環状導体Ｌ２ｂは、第１環状導体Ｌ１ｂの外側を巻回するように形成されている。第１環状導体Ｌ１ｂの一端は、ビア電極によって第１環状導体Ｌ１ａの他端に接続され、第１環状導体Ｌ１ｂの他端は、ビア電極によって第１環状導体Ｌ１ｃの一端に接続される。第２環状導体Ｌ２ｂの一端は、ビア電極によって第２環状導体Ｌ２ａの他端に接続され、第２環状導体Ｌ２ｂの他端は、ビア電極によって第２環状導体Ｌ２ｃの一端に接続される。
基材層１０ｄには、ともに基材層の中心を軸とし、左回りにバイファイラ巻きした第１環状導体Ｌ１ｃ、第２環状導体Ｌ２ｃが形成されている。なお、第１環状導体Ｌ１ｃは、第２環状導体Ｌ２ｃの外側を巻回し、第２環状導体Ｌ２ｃは、第１環状導体Ｌ１ｃの内側を巻回するように形成されている。第１環状導体Ｌ１ｃの一端は、ビア電極によって第１環状導体Ｌ１ｂの他端に接続され、第１環状導体Ｌ１ｃの他端は、ビア電極によって第１環状導体Ｌ１ｄの一端に接続される。第２環状導体Ｌ２ｃの一端は、ビア電極によって第２環状導体Ｌ２ｂの他端に接続され、第２環状導体Ｌ２ｃの他端は、ビア電極によって第２環状導体Ｌ２ｄの一端に接続される。
基材層１０ｅには、ともに基材層の中心を軸とし、左回りにバイファイラ巻きした第１環状導体Ｌ１ｄ、第２環状導体Ｌ２ｄが形成されている。なお、第１環状導体Ｌ１ｄは、第２環状導体Ｌ２ｄの内側を巻回し、第２環状導体Ｌ２ｄは、第１環状導体Ｌ１ｄの外側を巻回するように形成されている。第１環状導体Ｌ１ｄの一端は、ビア電極によって第１環状導体Ｌ１ｃの他端に接続され、第１環状導体Ｌ１ｄの他端は、ビア電極によって第１環状導体Ｌ１ｅの一端に接続される。第２環状導体Ｌ２ｄの一端は、ビア電極によって第２環状導体Ｌ２ｃの他端に接続され、第２環状導体Ｌ２ｄの他端は、ビア電極によって第２環状導体Ｌ２ｅの一端に接続される。
基材層１０ｆには、ともに基材層の中心を軸とし、左回りにバイファイラ巻きした第１環状導体Ｌ１ｅ、第２環状導体Ｌ２ｅが形成されている。なお、第１環状導体Ｌ１ｅは、第２環状導体Ｌ２ｅの外側を巻回し、第２環状導体Ｌ２ｅは、第１環状導体Ｌ１ｅの内側を巻回するように形成されている。第１環状導体Ｌ１ｅの一端は、ビア電極によって第１環状導体Ｌ１ｄの他端に接続され、第１環状導体Ｌ１ｅの他端は、ビア電極によって第１環状導体Ｌ１ｆの一端に接続される。第２環状導体Ｌ２ｅの一端は、ビア電極によって第２環状導体Ｌ２ｄの他端に接続され、第２環状導体Ｌ２ｅの他端は、ビア電極によって第２環状導体Ｌ２ｆの一端に接続される。
基材層１０ｇには、ともに基材層の中心を軸とし、左回りにバイファイラ巻きした第１環状導体Ｌ１ｆ、第２環状導体Ｌ２ｆが形成されている。なお、第１環状導体Ｌ１ｆは、第２環状導体Ｌ２ｆの内側を巻回し、第２環状導体Ｌ２ｆは、第１環状導体Ｌ１ｆの外側を巻回するように形成されている。第１環状導体Ｌ１ｆの一端は、ビア電極によって第１環状導体Ｌ１ｅの他端に接続され、第１環状導体Ｌ１ｆの他端は、ビア電極によって第１環状導体Ｌ１ｇの一端に接続される。第２環状導体Ｌ２ｆの一端は、ビア電極によって第２環状導体Ｌ２ｅの他端に接続され、第２環状導体Ｌ２ｆの他端は、ビア電極によって第２環状導体Ｌ２ｇの一端に接続される。
基材層１０ｈには、ともに基材層の中心を軸とし、左回りにバイファイラ巻きした第１環状導体Ｌ１ｇ、第２環状導体Ｌ２ｇが形成されている。なお、第１環状導体Ｌ１ｇは、第２環状導体Ｌ２ｇの外側を巻回し、第２環状導体Ｌ２ｇは、第１環状導体Ｌ１ｇの内側を巻回するように形成されている。第１環状導体Ｌ１ｇの一端は、ビア電極によって第１環状導体Ｌ１ｆの他端に接続され、第１環状導体Ｌ１ｇの他端は、入出力端子Ｐ１に接続される。第２環状導体Ｌ２ｇの一端は、ビア電極によって第２環状導体Ｌ２ｆの他端に接続され、第２環状導体Ｌ２ｇの他端は、入出力端子Ｐ２に接続される。
図２において、（９）〜（１１）は基材層１０ｉについての構成を示している。基材層１０ｉには、基材層の中心付近に放電補助電極５１が形成されている。放電補助電極５１は、積層体の基材中に分散された粒子状の導電性材料を含んでおり、空洞部２１内に少なくとも一部が露出し、空洞部２１の内面に沿って形成されている。図２に示すように、本実施形態の放電補助電極５１は、コの字（ｃ字）状に形成されている。
さらに基材層１０ｉには、グランド電極３１および第１放電電極４１、第２放電電極４２が形成されている。グランド電極３１は、基材層の一方の短辺から他方の短辺に向かって直線状に形成され、積層体８０の両方の短辺に形成されるグランド端子ＧＮＤに接続される。グランド電極３１は、空洞部２１内に露出する部分を有している。第１放電電極４１は、基材層の一方の長辺（図２における下側の長辺）から基材層の中央付近に向かって形成されている。第１放電電極４１の一端は、入出力端子Ｐ１に接続されており、第１放電電極４１の他端は、空洞部２１内に露出し、基材層の中心付近でグランド電極３１と近接して対向する部分を有する。第２放電電極４２は、基材層の一方の長辺（図２における下側長辺）から基材層の中央付近に向かって形成されている。第２放電電極４２の一端は、入出力端子Ｐ２に接続されており、第２放電電極４２の他端は、空洞部２１内に露出し、基材層の中心付近にグランド電極３１と近接して対向する部分を有する。本実施形態において、第１放電電極４１と第２放電電極４２とは、基材層の長辺方向に対して、左右対称に形成されている。
さらに基材層１０ｉには、基材層の中心付近に矩形の空洞部２１が形成されている。
図１に示すように、積層体８０は、外面に入出力端子Ｐ１、入出力端子Ｐ２、入出力端子Ｐ３、入出力端子Ｐ４およびグランド端子ＧＮＤを備える。
基材層の材料としては、ＨＦ帯用のコモンモードチョークコイルを形成する場合は渦電流損失が相対的に小さいので、磁気エネルギーの閉じ込め性の点で、磁性体材料（透磁率の高い誘電体材料）を用いることが好ましい。この磁性体材料として、六方晶フェライト等の高周波対応のフェライト磁性体を用いても良い。一方、例えば、ＵＨＦ帯用のコモンモードチョークコイルを形成する場合は、高周波数領域での渦電流損失を抑えるために、電気絶縁抵抗の高い誘電体材料を用いることが好ましい。フェライトに代表される磁性体は透磁率に周波数依存性をもっているため、利用周波数帯が高くなるにつれ、損失が大きくなってしまうが、誘電体は周波数依存性が比較的小さいため、広い周波数帯で損失の小さい積層型コモンモードチョークコイルを実現できる。すなわち、広帯域、特に高周波帯域を含む高速インターフェイスに用いられるコモンモードチョークコイルとしては、基材層として非磁性体層である誘電体層を用いることが好ましい。
基材層は低温焼成セラミックス（LTCC［Low Temperature Co-fired Ceramics］のような誘電体セラミック層であってもよいし、熱可塑性樹脂や熱硬化性樹脂からなる樹脂層であってもよい。すなわち、積層体は、セラミック積層体であってもよいし、樹脂積層体であってもよい。また、各コイルを構成する環状導体や層間接続電極、積層体の表面に設けられる表面電極等は、銅や銀等の比抵抗の小さな金属を主成分とする金属材料を用いることが好ましい。
第１環状導体Ｌ１ａ、第１環状導体Ｌ１ｂ、第１環状導体Ｌ１ｃ、第１環状導体Ｌ１ｄ、第１環状導体Ｌ１ｅ、第１環状導体Ｌ１ｆ、第１環状導体Ｌ１ｇとそれらを接続するビア電極によって第１コイルＬ１が形成されている。第２環状導体Ｌ２ａ、第２環状導体Ｌ２ｂ、第２環状導体Ｌ２ｃ、第２環状導体Ｌ２ｄ、第２環状導体Ｌ２ｅ、第２環状導体Ｌ２ｆ、第２環状導体Ｌ２ｇとそれらを接続するビア電極によって第２コイルＬ２が形成されている。第１コイルＬ１および第２コイルＬ２は、コモンモード電流を阻止する方向に結合してコモンモードチョークコイルとして作用する。
本実施形態では、各基材層におけるバイファイラ巻きした第１環状導体と第２環状導体を、ビア電極によって層間接続する際に、第１環状導体と第２環状導体との内外配置を入れ替える構成となっている。そのため、第１コイルＬ１と第２コイルＬ２とは、電極の長さが略同じに形成される。したがって、第１コイルＬ１と第２コイルＬ２との対称性が確保され、コモンモードチョークコイルの結合度を高めることができる。なお、コモンモードチョークコイルは、本実施形態の構成に限るものではなく、第１コイルＬ１および第２コイルＬ２の巻回方向、巻数、構成等は、適宜変更可能である。
図４は、第１の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０１の回路図である。
図４に示すように、第１コイルＬ１は、入出力端子Ｐ１と入出力端子Ｐ３との間に形成され、第２コイルＬ２は、入出力端子Ｐ２と入出力端子Ｐ４との間に形成される。また、ＥＳＤ保護素子Ｄｇ１は、入出力端子Ｐ１と入出力端子Ｐ３との間で、第１コイルＬ１の前段に形成されており、ＥＳＤ保護素子Ｄｇ２は、入出力端子Ｐ２と入出力端子Ｐ４との間で、第２コイルＬ２の前段に形成されている。
ＥＳＤ保護素子付きコモンモードチョークコイル１０１では、図３に示すように、積層体８０の上部側に、第１コイルＬ１および第２コイルＬ２が形成されており、積層体８０の下部側に、ＥＳＤ保護素子Ｄｇ１、ＥＳＤ保護素子Ｄｇ２が形成されている。このような構成とすることにより、積層体８０を実装する実装基板のグランド電極までの距離を短くすることができる。また、第１環状導体および第２環状導体と、実装基板等のグランド電極までの距離が長くなるため、この間に発生する浮遊容量を軽減することができる。ただし、ＥＳＤ保護素子Ｄｇ１、ＥＳＤ保護素子Ｄｇ２は、積層体８０の下部側に形成することに限るものではなく、積層体８０の上部側に形成する構成であってもよい。
図５は、ＥＳＤ保護素子を拡大して示した平面透視図である。空洞部２１と、空洞部２１内に露出する第１放電電極４１と、空洞部２１内に露出するグランド電極３１と、放電補助電極５１とにより、ＥＳＤ保護素子Ｄｇ１を構成する。空洞部２１と、空洞部２１内に露出する第２放電電極４２と、空洞部２１内に露出するグランド電極３１と、放電補助電極５１とにより、ＥＳＤ保護素子Ｄｇ２を構成する。ＥＳＤ保護素子Ｄｇ１およびＥＳＤ保護素子Ｄｇ２は、共有の空洞部２１内に形成され、共通のグランド電極３１を用いて形成される。
この構成により、積層体８０の内部に形成される１つの空洞部２１内に複数のＥＳＤ保護素子が形成されるため、ＥＳＤ保護素子を空洞部ごとにそれぞれ独立して形成する従来の構造と比べて、小型化が可能となる。
本実施形態において、基材層１０ｉに形成される第１放電電極４１および第２放電電極４２は、空洞部２１内で互いに隣接して配置され、グランド電極３１がコの字（ｃ字）状の放電補助電極５１に重なっている。したがって、図５に示すように、基材層の積層方向から視て、第１放電電極−グランド電極間対向領域Ｄｅｇ１（本発明の「第１放電電極とグランド電極との対向領域」に相当する。）と第２放電電極−グランド電極間対向領域Ｄｅｇ２（本発明の「第２放電電極とグランド電極との対向領域」に相当する。）に、放電補助電極５１が形成される。
この構成により、本実施形態では、基材層の積層方向から視て、少なくとも第１放電電極−グランド電極間対向領域Ｄｅｇ１、および第２放電電極−グランド電極間対向領域Ｄｅｇ２に放電補助電極５１が形成される。そのため、伝送線路に入った静電気は、第１放電電極−グランド電極間対向領域Ｄｅｇ１、および第２放電電極−グランド電極間対向領域Ｄｅｇ２で放電され易くなる。
さらに、基材層１０ｉに形成される第１放電電極４１、第２放電電極４２およびグランド電極３１は、空洞部２１内において、コの字（ｃ字）状の放電補助電極５１に重なっている。そのため、ＥＳＤ保護素子付きコモンモードチョークコイル１０１の放電補助電極５１は、図５に示すように、基材層の積層方向から視て、空洞部２１内において放電補助電極５１を形成しない非形成部５００を備えている。この非形成部５００によって、放電補助電極５１は、第１放電電極４１側と第２放電電極４２側とに隔てられている。非形成部５００により、第１放電電極４１と第２放電電極４２との間に放電補助電極５１が存在しないため、空洞部２１内で互いに隣接して配置される複数の放電電極同士の間での放電が抑制される。したがって、一方の伝送線路に入った静電気が他方の伝送線路に移ることを防ぐことができ、電子機器の損傷や誤作動等を防止することができる。
また、図５に示すように、本実施形態のＥＳＤ保護素子では、基材層の積層方向から視て、第１放電電極−グランド電極間対向領域Ｄｅｇ１、および第２放電電極−グランド電極間対向領域Ｄｅｇ２の距離ｘ（本発明の「第１放電電極とグランド電極との対向領域の離間距離、および第２放電電極とグランド電極との対向領域の離間距離」に相当する。）が、第１放電電極−第２放電電極間隣接領域Ｄｅｅの距離ｙ（本発明の「第１放電電極と第２放電電極との隣接領域の距離」に相当する。）よりも短い。
この構成により、伝送線路に入った静電気は、第１放電電極−グランド電極間対向領域Ｄｅｇ１、および第２放電電極−グランド電極間対向領域Ｄｅｇ２で放電され易くなる。そのため、空洞部２１内で互いに隣接して配置される複数の放電電極同士の間での放電を抑制することができる。
図３に示すように、放電補助電極５１は、積層体８０の基材層に導電性粒子３００が分散して形成され、空洞部２１内に露出し、空洞部２１の内面に沿って形成される。導電性粒子３００は、例えば、Cuの金属粒子である。図５に示すように、本実施形態の放電補助電極５１は、グランド電極３１、第１放電電極４１、および第２放電電極４２に接し、第１放電電極−グランド電極間対向領域Ｄｅｇ１および第２放電電極−グランド電極間対向領域Ｄｅｇ２に形成されている。このため、ＥＳＤ保護素子Ｄｇ１、ＥＳＤ保護素子Ｄｇ２は、放電開始電圧の低下とＥＳＤに対する応答特性の向上を得ることができる。
なお、第１放電電極−グランド電極間対向領域Ｄｅｇ１、および第２放電電極−グランド電極間対向領域Ｄｅｇ２における放電は、（１）放電補助電極５１に沿った沿面放電、（２）第１放電電極−グランド電極間対向領域Ｄｅｇ１、および第２放電電極−グランド電極間対向領域Ｄｅｇ２の気中放電、（３）放電補助電極５１内に分散された導電性粒子３００を飛び石のように伝搬する放電を含む。これらの放電により静電気が放電される。
ＥＳＤ保護素子は、以降に述べるような材料および工程で製造する。
第１放電電極４１、第２放電電極４２を形成するための電極ペーストは、Cu粉とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、撹拌、混合することで得る。
空洞部２１を形成する起点となる樹脂ペーストも同様の方法にて作製する。この樹脂ペーストは樹脂と溶剤のみからなる。樹脂材料には焼成時に分解、消失する樹脂を用いる。例えば、ポリエチレンテレフタレート、ポリプロピレン、アクリル樹脂等である。
放電補助電極５１を形成するための混合ペーストは、導電性材料としてCu粉と、セラミック材料としてBAS粉を所定の割合で調合し、バインダー樹脂と溶剤を添加し撹拌、混合することで得る。
基材層の積層は、通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着することにより構成する。
接合圧着された積層体は、ＬＣフィルタのようなチップタイプの電子部品と同様にマイクロカッタでカットして、各素体に分離する。その後、各素体の端面に、焼成後に各種外部端子となる電極ペーストを塗布する。
次いで、通常のセラミック多層基板と同様に、N2雰囲気中で焼成する。また、ＥＳＤに対する応答電圧を下げるため空洞部にAr、Ne等の希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をAr、Ne等の希ガス雰囲気で焼成すればよい。第１放電電極４１、第２放電電極４２および外部電極（入出力端子、グランド電極等）が酸化しない電極材料である場合には、大気雰囲気で焼成してもよい。
その後、ＬＣフィルタのようなチップタイプの電子部品と同様に、外部電極の表面に電解Ni-SnめっきによりNi-Snめっき膜を形成する。
ところで、一般に、フェライト中のFeを酸化状態とし、電極材料のCuを酸化させない状態で焼成することは極めて困難であるので、積層体にフェライトを用いる場合には、電極材料にはAgを用いることが必要となる。しかし第１放電電極４１、第２放電電極４２をAgで形成すると、マイグレーションが顕れ、放電電圧が経時変化してしまうことがある。これに対し、積層体にフェライトを用いない場合には、第１放電電極４１、第２放電電極４２をCuで形成すると、放電時のエネルギーで電極表面Cuの酸化膜が形成されるが、この膜は放電電極材としては作用しないので、放電を繰り返しても放電電圧は実質上一定に保たれる。
本実施形態では、放電補助電極５１に導電性粒子３００として、Cuの金属粒子を分散して形成したが、この構成に限るものではない。導電性粒子３００は、Cuの金属粒子以外にも、例えば、Ni、Co、Ag、Pd、Rh、Ru、Au、Pt、Ir等の遷移金属群より選ばれた少なくとも１種類の金属（導電材料）粒子とすることが望ましい。また、これら金属を単体で用いてもよいが、合金として用いることも可能である。さらに、これらの金属の酸化物（抵抗材料）を用いてもよい。または、放電補助電極を構成する導電性粒子としてSiCのような半導体材料を用いてもよい。金属粒子と半導体粒子との混合物であってもよい。
また、これらの放電補助電極５１の表面に、Al2O3、ZrO2、SiO2等の無機材料や、BASのような混合仮焼材料、高融点のガラス等の絶遠材料を被覆することにより、補助電極粒を形成する。放電補助電極５１の表面を被覆する絶縁材料は、放電補助電極５１の焼結を阻害するものであり、絶縁性を有する絶縁材料ならば、例示したもの以外でもよい。
図６は、ＥＳＤ保護素子付きコモンモードチョークコイル１０１の平面透視図である。図６における環状導体形成部２００は、ＥＳＤ保護素子付きコモンモードチョークコイル１０１を基材層の積層方向から視て、図２に示す基材層１０ｂ〜１０ｈに形成された第１環状導体Ｌ１ａ〜Ｌ１ｇおよび第２環状導体Ｌ２ａ〜Ｌ２ｇの形成領域を示している。コイル開口内側部Ｃｉｄ（本発明の「コイル開口部の内側」に相当する。）は、基材層の積層方向から視て、ドーナツ状に形成された環状導体形成部２００内側の環状導体が形成されていない領域である。
上述の通り、第１環状導体Ｌ１ａ〜Ｌ１ｇとそれらを接続するビア導体によって第１コイルＬ１が形成され、第２環状導体Ｌ２ａ〜Ｌ２ｇとそれらを接続するビア導体によって第２コイルＬ２が形成される。したがって、コイル開口内側部Ｃｉｄは、第１コイルＬ１および第２コイルＬ２の開口部である。また、ＥＳＤ保護素子付きコモンモードチョークコイル１０１において、第１コイルＬ１および第２コイルＬ２の巻回軸は、基材層の積層方向と一致している。
図６に示すように、空洞部２１は、コイル開口内側部Ｃｉｄに形成されている。ＥＳＤ保護素子は、空洞部２１内に形成されるため、言い換えると、ＥＳＤ保護素子は、コイル開口内側部Ｃｉｄに形成されているといえる。このように、ＥＳＤ保護素子付きコモンモードチョークコイル１０１は、第１コイルＬ１および第２コイルＬ２の巻回軸方向からの平面視で、第１コイルＬ１および第２コイルＬ２のコイル開口内側部ＣｉｄにＥＳＤ保護素子が形成された構成である。
この構成により、コイル開口内側部Ｃｉｄに電極パターンが何もない場合に比べて、積層体を焼成した際に生じるループ状の第１コイルＬ１および第２コイルＬ２の内側の領域の凹みの発生を防止できる。これにより、天面および底面の平坦度が高い積層型のＥＳＤ保護素子付きコモンモードチョークコイルを実現できる。また、コイル開口内側部Ｃｉｄに、グランド電極３１、第１放電電極４１、第２放電電極４２、放電補助電極５１が形成されているため、第１コイルＬ１の第１環状導体Ｌ１ａ〜Ｌ１ｇおよび第２コイルＬ２の第２環状導体Ｌ２ａ〜Ｌ２ｇとの間に、不要な容量が発生するのを抑制することができる。また、ＥＳＤ保護素子の放電ギャップと各コイルを構成する環状導体との距離が大きいので、環状導体は、ＥＳＤによる電磁誘導や発熱等の影響を受けにくい。
《第２の実施形態》
第２の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイルについて、各図を参照して説明する。図７は、第２の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０２の各基材層の電極パターン等を示す分解平面図である。図８は、第２の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０２の断面図である。図９は、第２の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０２の回路図である。
図９に示すように、第２の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０２は、第１の実施形態に示したＥＳＤ保護素子付きコモンモードチョークコイル１０１に対して、第１コイルＬ１の後段にＥＳＤ保護素子Ｄｇ３が形成され、第２コイルＬ２の後段にＥＳＤ保護素子Ｄｇ４が形成されている点で異なる。その他の構成は、ＥＳＤ保護素子付きコモンモードチョークコイル１０１と同じである。
以下、第１の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０１と異なる部分のみ説明する。
図７において、（９）〜（１１）は基材層１０ｉについての構成を示している。基材層１０ｉには、基材層の中心付近に放電補助電極５１および放電補助電極５２が形成されている。放電補助電極５２は、コの字（ｃ字）状に形成されている。
さらに基材層１０ｉには、グランド電極３１および第１放電電極４１、第２放電電極４２の他に、第３放電電極４３、第４放電電極４４が形成されている。グランド電極３１は、ＥＳＤ保護素子付きコモンモードチョークコイル１０１と同じ構成である。グランド電極３１は、空洞部２１内に露出する部分および空洞部２２内に露出する部分を有している。
なお、本実施形態のグランド電極３１は、図７中の（１０）に示すように、基材層１０ａ〜１０ｊを積層した状態で、第１環状導体Ｌ１ａ〜Ｌ１ｇおよび第２環状導体Ｌ２ａ〜Ｌ２ｇに重なる部分の線幅が、空洞部２１，２２内に露出する部分（図７中の（１０）におけるグランド電極３１の中央部）の線幅より細い。言い換えると、グランド電極３１は、基材層の積層方向から視て、第１コイルＬ１および第２コイルＬ２に重なる部分の線幅が、空洞部２１，２２内に露出する部分の線幅より細い。一方、第１放電電極４１、第２放電電極４２、第３放電電極４３および第４放電電極４４と空洞部２１，２２内で対向するグランド電極３１の中央部は、基材層の積層方向から視て、第１コイルＬ１および第２コイルＬ２に重なる部分よりも線幅が太い。
第１放電電極４１および第２放電電極４２は、ＥＳＤ保護素子付きコモンモードチョークコイル１０１と同じ構成である。第３放電電極４３は、基材層の一方の長辺（図７における上側の長辺）から基材層の中央付近に向かって形成されている。第３放電電極４３の一端は、入出力端子Ｐ３に接続されており、第３放電電極４３の他端は、空洞部２２内に露出し、基材層の中心付近でグランド電極３１と近接して対向する部分を有する。第４放電電極４４は、基材層の一方の長辺（図７における上側の長辺）から基材層の中央付近に向かって形成されている。第４放電電極４４の一端は、入出力端子Ｐ４に接続されており、第４放電電極４４の他端は、空洞部２２内に露出し、基材層の中心付近でグランド電極３１と近接して対向する部分を有する。
さらに基材層１０ｉには、基材層の中心付近に矩形の空洞部２１および矩形の空洞部２２が形成されている。
空洞部２２と、空洞部２２内に露出する第３放電電極４３と、空洞部２２内に露出するグランド電極３１と、放電補助電極５２とにより、ＥＳＤ保護素子Ｄｇ３を構成する。空洞部２２と、空洞部２２内に露出する第４放電電極４４と、空洞部２２内に露出するグランド電極３１と、放電補助電極５２とにより、ＥＳＤ保護素子Ｄｇ４を構成する。ＥＳＤ保護素子Ｄｇ３およびＥＳＤ保護素子Ｄｇ４は、共有の空洞部２２内に形成され、共通のグランド電極３１を用いて形成される。
本実施形態において、第３放電電極４３および第４放電電極４４は、基材層の短辺方向に対して、第１放電電極および第２放電電極と上下対称に形成されている。ＥＳＤ保護素子付きコモンモードチョークコイル１０２は、ＥＳＤ保護素子Ｄｇ１およびＥＳＤ保護素子Ｄｇ２と、ＥＳＤ保護素子Ｄｇ３およびＥＳＤ保護素子Ｄｇ４とが、基材層の短辺方向に対して、上下対称に形成された構成である。
このような構成により、ＥＳＤ保護素子Ｄｇ１、ＥＳＤ保護素子Ｄｇ３、ＥＳＤ保護素子Ｄｇ２、ＥＳＤ保護素子Ｄｇ４を備えるＥＳＤ保護素子付きコモンモードチョークコイル１０２を構成することができる。
なお、上述したとおり、本実施形態のグランド電極３１は、基材層の積層方向から視て、第１コイルＬ１および第２コイルＬ２に重なる部分の線幅が、空洞部２１，２２内に露出する部分（図７中の（１０）におけるグランド電極３１の中央部）の線幅より細い。この構成により、第１コイルＬ１および第２コイルＬ２を形成する導体（第１環状導体Ｌ１ａ〜Ｌ１ｇおよび第２環状導体Ｌ２ａ〜Ｌ２ｇ）とグランド電極３１との対向面積を小さくできる。そのため、第１コイルＬ１および第２コイルＬ２を形成する導体と、グランド電極３１との間に発生する浮遊容量を軽減できる。
また、上述したとおり、第１放電電極４１、第２放電電極４２、第３放電電極４３および第４放電電極４４と空洞部２１，２２内で対向するグランド電極３１の中央部は、基材層の積層方向から視て、第１コイルＬ１および第２コイルＬ２に重なる部分よりも線幅が太い。この構成により、放電電極（第１放電電極４１、第２放電電極４２、第３放電電極および第４放電電極４４）とグランド電極３１との対向領域の離間距離（図５中のｘを参照）を、空洞部内で互いに隣接して配置される放電電極間の距離（図５中のｙを参照）よりも短くできる（ｘ＜ｙ）。したがって、伝送線路に入った静電気は、放電電極とグランド電極との間で放電されやすくなり、空洞部内で互いに隣接して配置される複数の放電電極同士の間での放電が抑制される。
《第３の実施形態》
第３の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイルについて、各図を参照して説明する。図１０は、第３の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０３の外観斜視図である。図１１は、第３の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０３の各基材層の電極パターン等を示す分解平面図である。図１２は、第３の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０３の回路図である。
第３の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０３は、第１の実施形態に示したＥＳＤ保護素子付きコモンモードチョークコイル１０１に対して、さらに、入出力端子Ｐ５、入出力端子Ｐ６、入出力端子Ｐ７、入出力端子Ｐ８を備える点で異なる。つまり、ＥＳＤ保護素子付きコモンモードチョークコイル１０３は、共通の積層体８０内に、左右対称にした第１の実施形態に示したＥＳＤ保護素子付きコモンモードチョークコイルの回路を、基材層の長辺方向に二つ備えた構成である。その他の構成については、ＥＳＤ保護素子付きコモンモードチョークコイル１０１と同じである。
図１０に示すように、本実施形態の積層体８０は、外面に入出力端子Ｐ１、入出力端子Ｐ２、入出力端子Ｐ３、入出力端子Ｐ４、入出力端子Ｐ５、入出力端子Ｐ６、入出力端子Ｐ７、入出力端子Ｐ８およびグランド端子ＧＮＤを備える。
上述したように、ＥＳＤ保護素子付きコモンモードチョークコイル１０３は、共通の積層体８０内に、左右対称にした第１の実施形態に示したＥＳＤ保護素子付きコモンモードチョークコイルの回路を、基材層の長辺方向に二つ備えた構成である。したがって、図１２に示すように、第１コイルＬ１は、入出力端子Ｐ１と入出力端子Ｐ２との間に形成され、第２コイルＬ２は、入出力端子Ｐ２と入出力端子Ｐ４との間に形成される。また、ＥＳＤ保護素子Ｄｇ１は、入出力端子Ｐ１と入出力端子Ｐ３との間で、第１コイルＬ１の前段に形成されており、ＥＳＤ保護素子Ｄｇ２は、入出力端子Ｐ２と入出力端子Ｐ４との間で、第２コイルＬ２の前段に形成されている。第３コイルＬ３は、入出力端子Ｐ５と入出力端子Ｐ７との間に形成され、第４コイルＬ４は、入出力端子Ｐ６と入出力端子Ｐ８との間に形成される。また、ＥＳＤ保護素子Ｄｇ５は、入出力端子Ｐ５と入出力端子Ｐ７との間で、第３コイルＬ３の前段に形成されており、ＥＳＤ保護素子Ｄｇ６は、入出力端子Ｐ６と入出力端子Ｐ８との間で、第４コイルＬ４の前段に形成されている。
第３コイルＬ３および第４コイルＬ４は、コモンモード電流を阻止する方向に結合してコモンモードチョークコイルとして作用する。
このような構成により、互いに結合した第１コイルＬ１および第２コイルＬ２と、互いに結合した第３コイルＬ３および第４コイルＬ４と、ＥＳＤ保護素子と、を積層体８０内に備えたＥＳＤ保護素子付きコモンモードチョークコイル１０３を構成することができる。
《第４の実施形態》
第４の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイルについて、各図を参照して説明する。図１３は、第４の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０４の各基材層の電極パターン等を示す分解平面図である。図１４は、第４の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０４の回路図である。
第４の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０４は、第３の実施形態に示したＥＳＤ保護素子付きコモンモードチョークコイル１０３に対して、第１コイルＬ１の後段にＥＳＤ保護素子Ｄｇ２が形成され、第２コイルＬ２の後段にＥＳＤ保護素子Ｄｇ４が形成され、第３コイルＬ３の後段にＥＳＤ保護素子Ｄｇ６が形成され、第４コイルＬ４の後段にＥＳＤ保護素子Ｄｇ８が形成される点で異なる。その他の構成については、ＥＳＤ保護素子付きコモンモードチョークコイル１０３と同じである。言い換えると、共通の積層体８０内に、左右対称にした第２の実施形態に示したＥＳＤ保護素子付きコモンモードチョークコイルの回路を、基材層の長辺方向に二つ備えた構成であるといえる。
以下、第３の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０３と異なる部分のみ説明する。
図１３において、（９）〜（１１）は基材層１０ｉについての構成を示している。基材層１０ｉには、基材層の長辺方向に対して、左右対称にして放電補助電極５１、放電補助電極５２および放電補助電極５３、放電補助電極５４が形成されている。放電補助電極５１および放電補助電極５３は、第３の実施形態に係るＥＳＤ保護素子付きコモンモードチョークコイル１０３と同じ構成である。放電補助電極５２は、コの字（ｃ字）状に形成されており、放電補助電極５４は、コの字（ｃ字）状に形成されている。
さらに基材層１０ｉには、グランド電極３１および第１放電電極４１、第２放電電極４２、第３放電電極４３、第４放電電極４４、第５放電電極４５、第６放電電極４６、第７放電電極４７、第８放電電極４８が形成されている。グランド電極３１は、ＥＳＤ保護素子付きコモンモードチョークコイル１０３と同じ構成である。グランド電極３１は、空洞部２１内に露出する部分、空洞部２２内に露出する部分、空洞部２３内に露出する部分、空洞部２４内に露出する部分を有している。
なお、本実施形態のグランド電極３１は、第２の実施形態と同様に、基材層１０ａ〜１０ｊを積層した状態で、環状導体に重なる部分の線幅が、空洞部２１〜２４内に露出する部分（図１３中の（１０）におけるグランド電極３１の左右の中央部）の線幅より細い。言い換えると、グランド電極３１は、基材層の積層方向から視て、第１コイルＬ１、第２コイルＬ２、第３コイルＬ３および第４コイルＬ４に重なる部分の線幅が、空洞部２１〜２４内に露出する部分の線幅より細い。一方、第１放電電極４１、第２放電電極４２、第３放電電極４３、第４放電電極４４、第５放電電極４５、第６放電電極４６、第７放電電極および第８放電電極４８と空洞部２１〜２４内で対向する部分のグランド電極３１は、基材層の積層方向から視て、第１コイルＬ１、第２コイルＬ２、第３コイルＬ３および第４コイルＬ４に重なる部分よりも線幅が太い。
第１放電電極４１、第２放電電極４２、第５放電電極４５、第６放電電極４６は、ＥＳＤ保護素子付きコモンモードチョークコイル１０３と同じ構成である。第３放電電極４３は、基材層の一方の長辺（図１３における上側の長辺）から基材層の中央付近に向かって形成されている。第３放電電極４３の一端は、入出力端子Ｐ３に接続されており、第３放電電極４３の他端は、空洞部２２内に露出し、基材層の中心付近でグランド電極３１と近接して対向する部分を有する。第４放電電極４４は、基材層の一方の長辺（図１３における上側の長辺）から基材層の中央付近に向かって形成されている。第４放電電極４４の一端は、入出力端子Ｐ４に接続されており、第４放電電極４４の他端は、空洞部２２内に露出し、基材層の中心付近でグランド電極３１と近接して対向する部分を有する。第７放電電極４７は、基材層の一方の長辺（図１３における上側の長辺）から基材層の中央付近に向かって形成されている。第７放電電極４７の一端は、入出力端子Ｐ７に接続されており、第７放電電極４７の他端は、空洞部２４内に露出し、基材層の中心付近でグランド電極３１と近接して対向する部分を有する。第８放電電極４８は、基材層の一方の長辺（図１３における上側の長辺）から基材層の中央付近に向かって形成されている。第８放電電極４８の一端は、入出力端子Ｐ８に接続されており、第８放電電極４８の他端は、空洞部２４内に露出し、基材層の中心付近でグランド電極３１と近接して対向する部分を有する。
さらに基材層１０ｉには、矩形の空洞部２１、矩形の空洞部２２、矩形状の空洞部２３、および矩形状の空洞部２４が形成されている。
空洞部２２と、空洞部２２内に露出する第３放電電極４３と、空洞部２２内に露出するグランド電極３１と、放電補助電極５２とにより、ＥＳＤ保護素子Ｄｇ３を構成する。空洞部２２と、空洞部２２内に露出する第４放電電極４４と、空洞部２２内に露出するグランド電極３１と、放電補助電極５２とにより、ＥＳＤ保護素子Ｄｇ４を構成する。ＥＳＤ保護素子Ｄｇ３およびＥＳＤ保護素子Ｄｇ４は、共有の空洞部２２内に形成され、共通のグランド電極３１を用いて形成される。
空洞部２４と、空洞部２４内に露出する第７放電電極４７と、空洞部２４内に露出するグランド電極３１と、放電補助電極５４とにより、ＥＳＤ保護素子Ｄｇ７を構成する。空洞部２４と、空洞部２４内に露出する第８放電電極４８と、空洞部２４内に露出するグランド電極３１と、放電補助電極５４とにより、ＥＳＤ保護素子Ｄｇ８を構成する。ＥＳＤ保護素子Ｄｇ７およびＥＳＤ保護素子Ｄｇ８は、共有の空洞部２４内に形成され、共通のグランド電極３１を用いて形成される。
本実施形態において、第３放電電極４３および第４放電電極４４は、基材層の短辺方向に対して、第１放電電極４１および第２放電電極４２と上下対称に形成されている。第７放電電極４７と第８放電電極４８は、基材層の短辺方向に対して、第５放電電極４５および第６放電電極４６と上下対称に形成されている。ＥＳＤ保護素子付きコモンモードチョークコイル１０４は、ＥＳＤ保護素子Ｄｇ１、ＥＳＤ保護素子Ｄｇ２、ＥＳＤ保護素子Ｄｇ５、およびＥＳＤ保護素子Ｄｇ６と、ＥＳＤ保護素子Ｄｇ３、ＥＳＤ保護素子Ｄｇ４、ＥＳＤ保護素子Ｄｇ７、およびＥＳＤ保護素子Ｄｇ８とが、基材層の短辺方向に対して、上下対称に形成された構成である。
このような構成により、ＥＳＤ保護素子Ｄｇ１、ＥＳＤ保護素子Ｄｇ２、ＥＳＤ保護素子Ｄｇ３、ＥＳＤ保護素子Ｄｇ４、ＥＳＤ保護素子Ｄｇ５、ＥＳＤ保護素子Ｄｇ６、ＥＳＤ保護素子Ｄｇ７、およびＥＳＤ保護素子Ｄｇ８を備えるＥＳＤ保護素子付きコモンモードチョークコイル１０４を構成することができる。
《第５の実施形態》
第５の実施形態に係るＥＳＤ保護素子について、各図を参照して説明する。図１５は、第５の実施形態に係るＥＳＤ保護素子を示す平面透視図である。
第５の実施形態に係るＥＳＤ保護素子は、図５に示す第１の実施形態に示したＥＳＤ保護素子に対して、空洞部２１内において、第１放電電極−グランド電極間対向領域Ｄｅｇ１、および第２放電電極−グランド電極間対向領域Ｄｅｇ２以外にも放電補助電極５１が形成されている点で異なる。その他の構成については、第１の実施形態に示したＥＳＤ保護素子と同じである。
なお、図１５に示すように、本実施形態における放電補助電極５１は、これまでに示した実施形態における放電補助電極のようなコの字（ｃ字）状ではなく、二つに分けて基材層に形成されている。このような構成であっても、第５の実施形態に係るＥＳＤ保護素子は、図１５に示すように、基材層の積層方向から視て、空洞部２１内において放電補助電極５１を形成しない非形成部５００を備えている。この非形成部５００によって、放電補助電極５１は、第１放電電極４１側と第２放電電極４２側とに隔てられている。また、放電補助電極５１は、グランド電極３１、第１放電電極４１、および第２放電電極４２に接し、第１放電電極−グランド電極間対向領域Ｄｅｇ１および第２放電電極−グランド電極間対向領域Ｄｅｇ２に形成されている。このように、放電補助電極５１の形状、配置、数量等は上記構成を満たす範囲で適宜変更可能である。
この構成では、グランド電極−第１放電電極間対向領域Ｄｅｇ１、およびグランド電極−第２放電電極間対向領域Ｄｅｇ２以外にも放電補助電極５１が形成されるため、グランド電極３１および第１放電電極４１に接する放電補助電極５１の面積は、第１の実施形態に係るＥＳＤ保護素子と比べて、大きい。
ＥＳＤ保護素子内で、放電補助電極に沿って一度沿面放電が発生すると、その放電経路の絶縁抵抗は高くなる。そのため、グランド電極および放電電極に接する放電補助電極の面積が小さいと、ＥＳＤ保護素子内での静電気の放電経路が少なくなるため、静電気の放電を繰り返すと、絶縁抵抗劣化を起こしやすくなる。これに対して、本実施形態における放電補助電極５１の面積は、第１の実施形態に係るＥＳＤ保護素子と比べて、大きいため、静電気の放電経路が多く形成される（図１５の矢印参照）。したがって、この構成により、静電気の放電が繰り返し発生しても、絶縁抵抗劣化を起こしにくくなり、第１の実施形態に係るＥＳＤ保護素子と比べて、静電気の放電の繰り返し特性が向上できる。
《第６の実施形態》
第６の実施形態に係るＥＳＤ保護素子について、各図を参照して説明する。図１６は、第６の実施形態に係るＥＳＤ保護素子を示す平面透視図である。
第６の実施形態に係るＥＳＤ保護素子は、第１の実施形態に示したＥＳＤ保護素子に対して、第１放電電極−第２放電電極間隣接領域Ｄｅｅのみに、放電補助電極５１の非形成部５００を備える点で異なる。その他の構成については、第１の実施形態に係るＥＳＤ保護素子と同じである。
図１６に示すように、本実施形態のＥＳＤ保護素子は、第１放電電極−第２放電電極間隣接領域Ｄｅｅに、放電補助電極５１を形成しない非形成部５００を備えている。そして、非形成部５００が、第１放電電極−第２放電電極間隣接領域Ｄｅｅの放電補助電極５１を、第１放電電極４１側と第２放電電極４２側とに隔てる構成である。
この構成では、第１の実施形態に係るＥＳＤ保護素子とは異なり、放電補助電極５１が、グランド電極３１、第１放電電極４１、および第２放電電極４２のいずれにも接する構成となっている。しかし、第１放電電極−第２放電電極間隣接領域Ｄｅｅの放電補助電極５１が、非形成部５００によって第１放電電極側と第２放電電極側とに隔てられている。そのため、第１放電電極４１とグランド電極３１との間、または第２放電電極４２とグランド電極３１との間での沿面距離（図１６中の矢印参照）と比べて、第１放電電極４１と第２放電電極４２との間での沿面距離（図１６中の中抜き矢印参照）は長くなる。そのため、第１放電電極４１とグランド電極３１との間、または第２放電電極４２とグランド電極３１との間での沿面放電と比べて、第１放電電極４１と第２放電電極４２との間での沿面放電の発生は抑制される。
したがって、このような構成であっても、空洞部内で互いに隣接して配置される複数の放電電極同士の間での放電が抑制される。すなわち、一方の伝送線路に入った静電気が他方の伝送線路に移ることを防ぐことができる。
《第７の実施形態》
第７の実施形態に係るＥＳＤ保護素子について、各図を参照して説明する。図１７は、第７の実施形態に係るＥＳＤ保護素子を示す平面透視図である。
第７の実施形態に係るＥＳＤ保護素子は、第６の実施形態に示したＥＳＤ保護素子に対して、少なくとも第１放電電極４１および第２放電電極４２の空洞部２１内に露出する部分の外縁よりも放電補助電極５１が広く形成されている点で異なる。その他の構成については、第６の実施形態に係るＥＳＤ保護素子と同じである。
上述の通り、第７の実施形態のおける放電補助電極５１は、基材層の積層方向から視て、少なくとも第１放電電極４１および第２放電電極４２の空洞部２１内に露出する部分の外縁よりも広く形成されている。
このように、基材層の積層方向から視て、空洞部２１内に露出する第１放電電極４１および第２放電電極４２の外縁よりも、放電補助電極５１が広く形成されると、製造時に積みずれが発生しても、ＥＳＤ保護特性のばらつきを抑制できる。したがって、積みずれによる製品の良品率を高めることができる。
また、本実施形態における放電補助電極５１の面積は、第６の実施形態に係るＥＳＤ保護素子と同様に、第１の実施形態に係るＥＳＤ保護素子と比べて、大きく、静電気の放電経路が多く形成される（図１６の矢印参照）。したがって、この構成により、静電気の放電が繰り返し発生しても、絶縁抵抗劣化を起こしにくくなり、第１の実施形態に係るＥＳＤ保護素子と比べて、静電気の放電の繰り返し特性が向上できる。
なお、本実施形態に係るＥＳＤ保護素子は、図１７に示すように、第６の実施形態に係るＥＳＤ保護素子と異なり、第１放電電極−第２放電電極間隣接領域Ｄｅｅ全てに非形成部５００を備える構成ではない。
このように、本実施形態に係るＥＳＤ保護素子は、基材層の積層方向から視て、少なくとも一部に第１放電電極−第２放電電極間隣接領域Ｄｅｅに非形成部５００を備える。そして、非形成部５００が、少なくとも第１放電電極−第２放電電極間隣接領域Ｄｅｅの放電補助電極５１を、第１放電電極４１側と第２放電電極４２側とに隔てる構成である。
このような構成でも、第６の実施形態に係るＥＳＤ保護素子と同様に、空洞部内で互いに隣接して配置される複数の放電電極同士の間での放電が抑制される。したがって、一方の伝送線路に入った静電気が他方の伝送線路に移ることを防ぐことができる。
《その他の実施形態》
上述の実施形態では、放電補助電極に導電性粒子として、Cuの金属粒子を分散して形成したが、この構成に限るものではない。放電補助電極は、第１の金属を主成分とするコア部と第２の金属を含む金属酸化物を主成分とするシェル部とからなるコア−シェル構造を有する複数の金属粒子の集合体から構成するものであってもよい。
コア−シェル構造は、第１の金属と第２の金属との合金を加熱し、合金粒子表面へ第２の金属成分を移動させることにより、シェル部を形成する。合金を構成する第１の金属は、例えばCuであり、第２の金属は、例えばAlである。合金粉末を構成する各合金粒子において、第２の金属を当該合金粒子の表面に向かって移動させて第１の金属を主成分とするコア部と、第２の金属を表面に達した時点で酸化させて、第２の金属を含む金属酸化物を主成分とするシェル部とを形成させる。このような方法により、コア−シェル構造を有する複数の金属粒子の集合体から構成する放電補助電極を形成してもよい。
上述の実施形態では、ＥＳＤ保護素子付きコモンモードチョークコイルについての例を示したが、コモンモードチョークコイルに限らず、他の電子部品を積層体８０の内部に形成し、ＥＳＤ保護素子と一体構造とすることもできる。
Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７，Ｐ８…入出力端子
ＧＮＤ…グランド端子
Ｃｉｄ…コイル開口内側部
Ｄｅｅ…第１放電電極−第２放電電極間隣接領域
Ｄｅｇ１…第１放電電極−グランド電極間対向領域
Ｄｅｇ２…第２放電電極−グランド電極間対向領域
Ｄｇ１，Ｄｇ２，Ｄｇ３，Ｄｇ４，Ｄｇ５，Ｄｇ６，Ｄｇ７，Ｄｇ８…ＥＳＤ保護素子
Ｌ１…第１コイル
Ｌ２…第２コイル
Ｌ３…第３コイル
Ｌ４…第４コイル
Ｌ１ａ，Ｌ１ｂ，Ｌ１ｃ，Ｌ１ｄ，Ｌ１ｅ，Ｌ１ｆ，Ｌ１ｇ…第１環状導体
Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄ，Ｌ２ｅ，Ｌ２ｆ，Ｌ２ｇ…第２環状導体
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１０ｈ，１０ｉ，１０ｊ…基材層
２１，２２，２３，２４…空洞部
３１…グランド電極
４１…第１放電電極
４２…第２放電電極
４３…第３放電電極
４４…第４放電電極
４５…第５放電電極
４６…第６放電電極
４７…第７放電電極
４８…第８放電電極
５１，５２，５３，５４…放電補助電極
８０…積層体
１０１，１０２，１０３，１０４…ＥＳＤ保護素子付きコモンモードチョークコイル
２００…環状導体形成部
３００…導電性粒子
５００…非形成部

Claims (7)

  1. 複数の基材層を積層してなる積層体と、
    前記積層体の内部に形成される空洞部と、
    前記空洞部内に少なくとも一部が露出するグランド電極と、
    共有の前記空洞部内に少なくとも一部が露出し、かつ共通の前記グランド電極と対向する第１放電電極および第２放電電極と、
    前記基材層に導電性粒子が分散して形成され、前記空洞部内に少なくとも一部が露出し、前記空洞部の内面に沿って形成される放電補助電極と、
    を備え、
    前記第１放電電極と前記第２放電電極は、前記基材層の積層方向から視て、前記空洞部内で互いに隣接して配置され、
    前記放電補助電極は、前記基材層の積層方向から視て、少なくとも前記第１放電電極と前記グランド電極との対向領域、および前記２放電電極と前記グランド電極との対向領域に形成され、前記空洞部内に前記放電補助電極を形成しない非形成部を有し、
    前記非形成部は、少なくとも前記第１放電電極と前記第２放電電極との隣接領域の前記放電補助電極を、前記第１放電電極側と前記第２放電電極側とに隔てる、
    ことを特徴とするＥＳＤ保護素子。
  2. 前記第１放電電極と前記グランド電極との対向領域の離間距離、および第２放電電極と前記グランド電極との対向領域の離間距離は、前記第１放電電極と前記第２放電電極との隣接領域の距離よりも短い、請求項１に記載のＥＳＤ保護素子。
  3. 前記非形成部は、前記放電補助電極を前記第１放電電極側と前記第２放電電極側とに隔てる、請求項１または２に記載のＥＳＤ保護素子。
  4. 前記放電補助電極は、前記基材層の積層方向から視て、少なくとも前記空洞部内に露出する前記第１放電電極および前記第２放電電極の外縁よりも広く形成される、請求項１〜３のいずれかに記載のＥＳＤ保護素子。
  5. 前記積層体の表面または内部に、互いに結合した第１コイルおよび第２コイルと、前記第１コイルおよび前記第２コイルに接続される請求項１〜４のいずれかに記載のＥＳＤ保護素子と、を備える、ＥＳＤ保護素子付きコモンモードチョークコイル。
  6. 前記ＥＳＤ保護素子は、前記第１コイルおよび前記第２コイルの巻回軸方向からの平面視で、前記第１コイルおよび前記第２コイルのコイル開口部の内側に形成される、請求項５に記載のＥＳＤ保護素子付きコモンモードチョークコイル。
  7. 前記グランド電極は、基材層の積層方向から視て、前記第１コイルおよび前記第２コイルに重なる部分の線幅が細い、請求項５または６に記載にＥＳＤ保護素子付きコモンモードチョークコイル。
JP2016529482A 2014-11-19 2015-10-09 Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル Active JP5991453B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014234127 2014-11-19
JP2014234127 2014-11-19
PCT/JP2015/078716 WO2016080108A1 (ja) 2014-11-19 2015-10-09 Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル

Publications (2)

Publication Number Publication Date
JP5991453B1 true JP5991453B1 (ja) 2016-09-14
JPWO2016080108A1 JPWO2016080108A1 (ja) 2017-04-27

Family

ID=56013666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016529482A Active JP5991453B1 (ja) 2014-11-19 2015-10-09 Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル

Country Status (4)

Country Link
US (1) US10062501B2 (ja)
JP (1) JP5991453B1 (ja)
CN (1) CN206163897U (ja)
WO (1) WO2016080108A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348418B1 (en) * 2014-07-22 2019-07-09 Esker Technologies, LLC Transient and spurious signal filter
WO2016136569A1 (ja) * 2015-02-23 2016-09-01 株式会社村田製作所 インダクタンス素子、高周波トランス素子、インピーダンス変換素子およびアンテナ装置
US10417143B2 (en) 2015-10-08 2019-09-17 Esker Technologies, LLC Apparatus and method for sending power over synchronous serial communication wiring
KR20180001033A (ko) 2016-06-24 2018-01-04 삼성전기주식회사 복합 전자 부품 및 그의 제조 방법
US10560154B2 (en) 2016-07-11 2020-02-11 Esker Technologies, LLC Power line signal coupler
US10128906B2 (en) 2016-07-11 2018-11-13 Esker Technologies, LLC Power line signal coupler
JP6493631B2 (ja) 2016-10-07 2019-04-03 株式会社村田製作所 フィルタ
JP6467734B2 (ja) * 2017-02-10 2019-02-13 パナソニックＩｐマネジメント株式会社 多層基板のフィルタ
DE102017126263B4 (de) * 2017-04-20 2021-08-26 Dehn Se + Co Kg Blitz- und Überspannungsschutzeinrichtung für Datennetzwerke, Telefonie, elektroakustische Anlagen oder Bussysteme
JP6587045B1 (ja) * 2018-02-21 2019-10-09 株式会社村田製作所 アンテナ装置及び電子機器
JP6922871B2 (ja) * 2018-09-28 2021-08-18 株式会社村田製作所 インダクタ部品およびインダクタ部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010108746A (ja) * 2008-10-30 2010-05-13 Panasonic Corp 静電気対策部品およびその製造方法
JP2010186742A (ja) * 2009-01-14 2010-08-26 Tdk Corp 静電気対策素子及びその複合電子部品、並びに、複合基板の製造方法及び静電気対策素子の製造方法
JP2011176338A (ja) * 2008-09-30 2011-09-08 Tdk Corp 複合電子部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008146514A1 (ja) 2007-05-28 2008-12-04 Murata Manufacturing Co., Ltd. Ｅｓｄ保護デバイス
JP5093345B2 (ja) 2008-05-08 2012-12-12 株式会社村田製作所 Ｅｓｄ保護機能内蔵基板
JP4734428B2 (ja) 2008-09-30 2011-07-27 Ｔｄｋ株式会社 複合電子部品及びその接続構造
US8422190B2 (en) 2008-09-30 2013-04-16 Tdk Corporation Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device
JP5477473B2 (ja) * 2010-09-10 2014-04-23 株式会社村田製作所 Ｅｓｄ保護構造およびその製造方法
WO2013065672A1 (ja) * 2011-11-01 2013-05-10 株式会社 村田製作所 Ｅｓｄ保護デバイス
WO2013099540A1 (ja) 2011-12-27 2013-07-04 株式会社村田製作所 積層型コモンモードチョークコイル
WO2013136936A1 (ja) 2012-03-16 2013-09-19 株式会社村田製作所 コモンモードチョークコイル

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176338A (ja) * 2008-09-30 2011-09-08 Tdk Corp 複合電子部品
JP2010108746A (ja) * 2008-10-30 2010-05-13 Panasonic Corp 静電気対策部品およびその製造方法
JP2010186742A (ja) * 2009-01-14 2010-08-26 Tdk Corp 静電気対策素子及びその複合電子部品、並びに、複合基板の製造方法及び静電気対策素子の製造方法

Also Published As

Publication number Publication date
WO2016080108A1 (ja) 2016-05-26
US20160351327A1 (en) 2016-12-01
CN206163897U (zh) 2017-05-10
JPWO2016080108A1 (ja) 2017-04-27
US10062501B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
JP5991453B1 (ja) Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル
JP5648768B2 (ja) コモンモードチョークコイル
JP5700140B2 (ja) 積層型コモンモードチョークコイル
JP5840731B2 (ja) 回路保護素子
US10115515B2 (en) Multilayer common mode filter
JP6500992B2 (ja) コイル内蔵部品
JP2001044037A (ja) 積層インダクタ
US9230723B2 (en) Laminated common mode choke coil and high frequency component
JP2017046169A (ja) 電子部品
KR20160032581A (ko) 인덕터 어레이 칩 및 그 실장기판
US20110163832A1 (en) Laminated electronic component
EP3460812B1 (en) Element for protecting circuit
JP2000182834A (ja) 積層型インダクタンス素子及びその製造方法
JP2018206950A (ja) コイル部品
JP6273498B2 (ja) コモンモードノイズフィルタ
JP2007214509A (ja) 積層型電子部品
JP2019054018A (ja) コイル部品
JP2006066848A (ja) 複合コモンモードチョークコイル
JP2016225394A (ja) 積層コモンモードフィルタ
WO2017038238A1 (ja) Ｅｓｄ保護素子
CN211907135U (zh) 层叠型线圈部件
JP2023103827A (ja) コイル部品
JP4142047B2 (ja) 積層型誘電体共振器
JPH11260642A (ja) 積層インピーダンス素子
JP2007097118A (ja) 積層型ｌｃフィルタ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160801

R150 Certificate of patent or registration of utility model

Ref document number: 5991453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150