JP6493631B2 - フィルタ - Google Patents
フィルタ Download PDFInfo
- Publication number
- JP6493631B2 JP6493631B2 JP2018543926A JP2018543926A JP6493631B2 JP 6493631 B2 JP6493631 B2 JP 6493631B2 JP 2018543926 A JP2018543926 A JP 2018543926A JP 2018543926 A JP2018543926 A JP 2018543926A JP 6493631 B2 JP6493631 B2 JP 6493631B2
- Authority
- JP
- Japan
- Prior art keywords
- esd protection
- diode
- protection element
- current diode
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003071 parasitic effect Effects 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 59
- 239000000463 material Substances 0.000 claims description 44
- 230000015572 biosynthetic process Effects 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 168
- 238000009792 diffusion process Methods 0.000 description 57
- 238000010586 diagram Methods 0.000 description 38
- 101100451537 Caenorhabditis elegans hsd-1 gene Proteins 0.000 description 21
- 101001050886 Homo sapiens Lysine-specific histone demethylase 1A Proteins 0.000 description 21
- 102100024985 Lysine-specific histone demethylase 1A Human genes 0.000 description 21
- 101100451536 Arabidopsis thaliana HSD2 gene Proteins 0.000 description 20
- 101000619676 Drosophila melanogaster Lipid storage droplets surface-binding protein 2 Proteins 0.000 description 19
- 101000613960 Homo sapiens Lysine-specific histone demethylase 1B Proteins 0.000 description 19
- 102100040596 Lysine-specific histone demethylase 1B Human genes 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 19
- 101000652369 Homo sapiens Spermatogenesis-associated protein 7 Proteins 0.000 description 17
- 102100030257 Spermatogenesis-associated protein 7 Human genes 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 12
- 102100028423 MAP6 domain-containing protein 1 Human genes 0.000 description 6
- 101710163760 MAP6 domain-containing protein 1 Proteins 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0107—Non-linear filters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
- H03H7/425—Balance-balance networks
- H03H7/427—Common-mode filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
- Emergency Protection Circuit Devices (AREA)
- Coils Or Transformers For Communication (AREA)
Description
第1信号線と、第2信号線とを含み、高周波信号を伝送する差動伝送線路と、
前記第1信号線に挿入された第1インダクタと、前記第2信号線に挿入され、前記第1インダクタと磁界結合する第2インダクタとを含むコモンモードチョークコイルと、
ESD保護回路と、を備え、
前記ESD保護回路は、
前記第1信号線と前記第2信号線との間に接続された第1ESD保護素子および第2ESD保護素子の直列回路と、前記第1ESD保護素子および前記第2ESD保護素子の接続点とグランドとの間に接続された第3ESD保護素子と、前記第3ESD保護素子に対して直列に接続される、インダクタ素子または寄生インダクタンス成分による第3インダクタと、を含み、
前記第1ESD保護素子の寄生容量、前記第3ESD保護素子の寄生容量および前記第3インダクタで第1直列共振回路が構成され、前記第2ESD保護素子の寄生容量、前記第3ESD保護素子の寄生容量および前記第3インダクタで第2直列共振回路が構成され、
前記第1ESD保護素子および前記第2ESD保護素子の寄生容量は実質的に等しく、
前記第3ESD保護素子の寄生容量は、前記第1ESD保護素子の寄生容量および前記第2ESD保護素子の寄生容量よりも大きい、ことを特徴とする。
前記第1ESD保護素子は、前記基材層と前記第1端子との間の前記エピタキシャル層に形成され、第1高電流ダイオードと第1低電流ダイオードとを含む第1並列回路を有し、
前記第2ESD保護素子は、前記基材層と前記第2端子との間の前記エピタキシャル層に形成され、第2高電流ダイオードと第2低電流ダイオードとを含む第2並列回路を有し、
前記第3ESD保護素子は、前記基材層と前記第3端子との間の前記エピタキシャル層に形成され、第3高電流ダイオードと第3低電流ダイオードとを含む第3並列回路を有し、
前記第3ESD保護素子は、前記エピタキシャル層の、前記第1ESD保護素子と前記第2ESD保護素子との間の領域に形成される。
前記第1ESD保護素子は、前記基材層と前記第1端子との間の前記エピタキシャル層に形成され、第1高電流ダイオードと第1低電流ダイオードとを含む第1並列回路を有し、
前記第2ESD保護素子は、前記基材層と前記第2端子との間の前記エピタキシャル層に形成され、第2高電流ダイオードと第2低電流ダイオードとを含む第2並列回路を有し、
前記第3ESD保護素子は、前記基材層と前記第3端子との間の前記エピタキシャル層に形成されたツェナーダイオードを有し、
前記第3ESD保護素子は、前記エピタキシャル層の、前記第1ESD保護素子と前記第2ESD保護素子との間の領域に形成される。
図1は第1の実施形態に係るフィルタの回路図である。
Czd1≒Czd2、Czd3>Czd1、Czd3>Czd2、の関係で表される。
Czd1 = Czd2 = 0.4pF
Czd3 = 3pF
である。
第2の実施形態では、整合回路を含むフィルタの例を示す。
第3の実施形態では、ESD保護回路の幾つかの例を示す。図7(A)、図7(B)はそれぞれESD保護回路の回路図である。
第4の実施形態では、複数のツェナーダイオード等を備えるダイオードチップの構成例を示す。
第5の実施形態では、単一の素子として構成したフィルタの例を示す。
第6の実施形態では、2つのチップ部品と回路基板とで構成されるフィルタについて示す。
第7の実施形態では、図9、図10、図11等に示したESD保護回路とは異なるESD保護回路の構成例を示す。
第8の実施形態では、ツェナーダイオードを第3ESD保護素子として構成したESD保護回路の構成例を示す。
第9の実施形態では単一のデバイスとして構成されたESD保護回路とその実装構造について示す。
第10の実施形態では、これまでに示したダイオードチップとは構造が異なるダイオードチップについて示す。
以上に示した各実施形態では、ツェナーダイオードをESD保護素子として、またはESD保護素子の主要部として、構成する例を示したが、高電圧の印加時に抵抗値が低下する、バリスタなどの非直線性抵抗素子を用いることもできる。また、高電圧の印加時にスパークギャップ間で放電して抵抗値が低下する放電素子を用いることもできる。
C1,C2…寄生容量
CA…導電性接着材
CMCC…コモンモードチョークコイル
Czd1,Czd2,Czd3…寄生容量
D1…第1ダイオード
D2…第2ダイオード
D3…第3ダイオード
D4…第4ダイオード
D5…第5ダイオード
D6…第6ダイオード
DTL…差動伝送線路
E1,E2,E3…端子
E11,E12,E21,E22…端子
GND…グランドパターン
L1…第1インダクタ
L1a,L1b,L1c,L1d,L1e…導体パターン
L2…第2インダクタ
L2a,L2b,L2c,L2d,L2e…導体パターン
L3…第3インダクタ
LM11,LM12,LM21,LM22…整合用インダクタ
MR…モールド樹脂
N1,N2,N3…N型拡散層
Nd1,Nd2,Nd3…N型拡散層
Ne,Ne1,Ne2,Ne3…エピタキシャル層
Ne11,Ne12…エピタキシャル層
Ne21,Ne22…エピタキシャル層
Ne31,Ne32…エピタキシャル層
NP…接続点
N-sub…N型基板
Nz1,Nz2,Nz3…N型拡散層
P1〜P6…端子
PC…ESD保護回路
Pd1,Pd2,Pd3…P型拡散層
PD1…第1ESD保護素子
PD2…第2ESD保護素子
PD3…第3ESD保護素子
Pe…エピタキシャル層
P-sub…P型基板
Pz1,Pz2…P型拡散層
RL…再配線層
SL1,SL11,SL12…第1信号線
SL2,SL21,SL22…第2信号線
SR…絶縁膜
SR1…第1直列共振回路
SR2…第2直列共振回路
T…素子分離用トレンチ
T11,T12,T21,T22,T31,T32,T3…端子
V1,V2,V3…ビア
W11,W13,W14,W21,W22,W23,W24…導体パターン
WE11,WE12,WE21,WE22,WE31,WE32…ワイヤ
ZD1…第1ツェナーダイオード(第1ESD保護素子)
ZD2…第2ツェナーダイオード(第2ESD保護素子)
ZD3…第3ツェナーダイオード(第3ESD保護素子)
ZDC…ダイオードチップ
11…ESD保護デバイス
101,102…フィルタ
201…回路基板
Claims (10)
- 第1信号線と、第2信号線とを含み、高周波信号を伝送する差動伝送線路と、
前記第1信号線に挿入された第1インダクタと、前記第2信号線に挿入され、前記第1インダクタと磁界結合する第2インダクタとを含むコモンモードチョークコイルと、
ESD保護回路と、を備え、
前記ESD保護回路は、基材層と、当該基材層に形成されたエピタキシャル層と、を含み、第1端子、第2端子および第3端子が形成された半導体基板を備え、前記第1信号線と前記第2信号線との間に接続された第1ESD保護素子および第2ESD保護素子の直列回路と、前記第1ESD保護素子および前記第2ESD保護素子の接続点とグランドとの間に接続された第3ESD保護素子と、前記第3ESD保護素子に対して直列に接続される、インダクタ素子または寄生インダクタンス成分による第3インダクタと、を含み、
前記第1ESD保護素子の寄生容量、前記第3ESD保護素子の寄生容量および前記第3インダクタで第1直列共振回路が構成され、前記第2ESD保護素子の寄生容量、前記第3ESD保護素子の寄生容量および前記第3インダクタで第2直列共振回路が構成され、
前記第1ESD保護素子および前記第2ESD保護素子の寄生容量は実質的に等しく、
前記第3ESD保護素子の寄生容量は、前記第1ESD保護素子の寄生容量および前記第2ESD保護素子の寄生容量よりも大きく、
前記接続点は前記基材層であり、
前記第1ESD保護素子は、前記基材層と前記第1端子との間の前記エピタキシャル層に形成され、第1高電流ダイオードと第1低電流ダイオードとを含む第1並列回路を有し、
前記第2ESD保護素子は、前記基材層と前記第2端子との間の前記エピタキシャル層に形成され、第2高電流ダイオードと第2低電流ダイオードとを含む第2並列回路を有し、
前記第3ESD保護素子は、前記基材層と前記第3端子との間の前記エピタキシャル層に形成され、第3高電流ダイオードと第3低電流ダイオードとを含む第3並列回路を有し、
前記第3ESD保護素子は、前記エピタキシャル層の、前記第1ESD保護素子と前記第2ESD保護素子との間の領域に形成され、
前記第1高電流ダイオードと前記第1低電流ダイオードとの配列方向、前記第2高電流ダイオードと前記第2低電流ダイオードとの配列方向、前記第3高電流ダイオードと前記第3低電流ダイオードとの配列方向のそれぞれは、前記第1ESD保護素子、前記第2ESD保護素子および前記第3ESD保護素子の配列方向に対して直交し、
前記半導体基板の平面視で、前記第1高電流ダイオードと前記第2高電流ダイオードとの間の領域に前記第3低電流ダイオードが形成され、前記第1低電流ダイオードと前記第2低電流ダイオードとの間の領域に前記第3高電流ダイオードが形成された、
フィルタ。 - 前記第3高電流ダイオードの形成領域は、前記第1高電流ダイオードの形成領域および前記第2高電流ダイオードの形成領域よりも大きく、前記第3低電流ダイオードの形成領域は、前記第1低電流ダイオードの形成領域および前記第2低電流ダイオードの形成領域よりも大きい、請求項1に記載のフィルタ。
- 前記第3並列回路は、前記第3高電流ダイオードによって順バイアス電流が阻止される方向に、前記第3高電流ダイオードに直列接続された第3ツェナーダイオードを含み、
前記第3低電流ダイオードは、前記第3ツェナーダイオードと前記第3高電流ダイオードとの直列回路に対して、前記第3高電流ダイオードとは逆極性に並列接続された、
請求項1または2に記載のフィルタ。 - 第1信号線と、第2信号線とを含み、高周波信号を伝送する差動伝送線路と、
前記第1信号線に挿入された第1インダクタと、前記第2信号線に挿入され、前記第1インダクタと磁界結合する第2インダクタとを含むコモンモードチョークコイルと、
ESD保護回路と、を備え、
前記ESD保護回路は、基材層と、当該基材層に形成されたエピタキシャル層と、を含み、第1端子、第2端子および第3端子が形成された半導体基板を備え、前記第1信号線と前記第2信号線との間に接続された第1ESD保護素子および第2ESD保護素子の直列回路と、前記第1ESD保護素子および前記第2ESD保護素子の接続点とグランドとの間に接続された第3ESD保護素子と、前記第3ESD保護素子に対して直列に接続される、インダクタ素子または寄生インダクタンス成分による第3インダクタと、を含み、
前記第1ESD保護素子の寄生容量、前記第3ESD保護素子の寄生容量および前記第3インダクタで第1直列共振回路が構成され、前記第2ESD保護素子の寄生容量、前記第3ESD保護素子の寄生容量および前記第3インダクタで第2直列共振回路が構成され、
前記第1ESD保護素子および前記第2ESD保護素子の寄生容量は実質的に等しく、
前記第3ESD保護素子の寄生容量は、前記第1ESD保護素子の寄生容量および前記第2ESD保護素子の寄生容量よりも大きく、
前記接続点は前記基材層であり、
前記第1ESD保護素子は、前記基材層と前記第1端子との間の前記エピタキシャル層に形成され、第1高電流ダイオードと第1低電流ダイオードとを含む第1並列回路を有し、
前記第2ESD保護素子は、前記基材層と前記第2端子との間の前記エピタキシャル層に形成され、第2高電流ダイオードと第2低電流ダイオードとを含む第2並列回路を有し、
前記第3ESD保護素子は、前記基材層と前記第3端子との間の前記エピタキシャル層に形成されたツェナーダイオードを有し、
前記第3ESD保護素子は、前記エピタキシャル層の、前記第1ESD保護素子と前記第2ESD保護素子との間の領域に形成され、
前記第1高電流ダイオードと前記第1低電流ダイオードとの配列方向、前記第2高電流ダイオードと前記第2低電流ダイオードとの配列方向のそれぞれは、前記第1ESD保護素子、前記第2ESD保護素子および前記第3ESD保護素子の配列方向に対して直交し、
前記半導体基板の平面視で、前記第1高電流ダイオードと前記第2高電流ダイオードとの間の領域、且つ前記第1低電流ダイオードと前記第2低電流ダイオードとの間の領域に前記ツェナーダイオードが形成された、
フィルタ。 - 前記第3インダクタは1ターン未満のコイル状または直線状の導体パターンで構成される、請求項1から4のいずれかに記載のフィルタ。
- 前記差動伝送線路、前記コモンモードチョークコイル、および前記ESD保護回路は単一の基材に設けられている、請求項1から5のいずれかに記載のフィルタ。
- 前記基材に形成され、前記差動伝送線路に繋がる入出力端子を備え、
前記ESD保護回路と前記コモンモードチョークコイルとは前記基材の平面視で重なり、且つ前記ESD保護回路は、前記コモンモードチョークコイルに比べ、前記基材の前記入出力端子寄りの位置に配置される、請求項6に記載のフィルタ。 - 前記基材の平面視で、前記第3インダクタは前記第1インダクタおよび前記第2インダクタには重ならない、請求項6または7に記載のフィルタ。
- 前記第1並列回路は、前記第1高電流ダイオードによって順バイアス電流が阻止される方向に、前記第1高電流ダイオードに直列接続された第1ツェナーダイオードを含み、
前記第1低電流ダイオードは、前記第1ツェナーダイオードと前記第1高電流ダイオードとの直列回路に対して、前記第1高電流ダイオードとは逆極性に並列接続され、
前記第2並列回路は、前記第2高電流ダイオードによって順バイアス電流が阻止される方向に、前記第2高電流ダイオードに直列接続された第2ツェナーダイオードを含み、
前記第2低電流ダイオードは、前記第2ツェナーダイオードと前記第2高電流ダイオードとの直列回路に対して、前記第2高電流ダイオードとは逆極性に並列接続された、
請求項1から8のいずれかに記載のフィルタ。 - 前記ESD保護回路の前段、後段、またはその両方に、前記差動伝送線路に挿入された整合用インダクタを更に備える、請求項1から9のいずれかに記載のフィルタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016199550 | 2016-10-07 | ||
JP2016199550 | 2016-10-07 | ||
PCT/JP2017/036052 WO2018066578A1 (ja) | 2016-10-07 | 2017-10-04 | フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018066578A1 JPWO2018066578A1 (ja) | 2019-02-14 |
JP6493631B2 true JP6493631B2 (ja) | 2019-04-03 |
Family
ID=61831075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018543926A Active JP6493631B2 (ja) | 2016-10-07 | 2017-10-04 | フィルタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US10886730B2 (ja) |
JP (1) | JP6493631B2 (ja) |
CN (1) | CN109196779B (ja) |
WO (1) | WO2018066578A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN209249442U (zh) * | 2017-08-10 | 2019-08-13 | 株式会社村田制作所 | Esd保护器件以及信号传输线路 |
JPWO2019230027A1 (ja) * | 2018-05-31 | 2020-06-11 | 株式会社村田製作所 | インピーダンス整合素子、および通信装置 |
JPWO2021117393A1 (ja) * | 2019-12-13 | 2021-06-17 | ||
JP7115517B2 (ja) * | 2020-06-26 | 2022-08-09 | 株式会社オートネットワーク技術研究所 | 受信装置 |
US11936178B2 (en) * | 2020-09-21 | 2024-03-19 | Infineon Technologies Ag | ESD protection device with reduced harmonic distortion |
NL2027146B1 (en) * | 2020-12-17 | 2022-07-11 | Ampleon Netherlands Bv | A radiofrequency power package and device with improved ESD performance |
US11418026B1 (en) * | 2021-03-22 | 2022-08-16 | International Business Machines Corporation | Electrostatic protection device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002319837A (ja) * | 2001-04-19 | 2002-10-31 | Tohoku Ricoh Co Ltd | ノイズ防止回路およびノイズ防止用yコンデンサ |
CN2631056Y (zh) * | 2003-07-15 | 2004-08-04 | 武汉大学 | 单极子/正交有源环天线 |
US7666751B2 (en) * | 2007-09-21 | 2010-02-23 | Semiconductor Components Industries, Llc | Method of forming a high capacitance diode and structure therefor |
EP2249431A1 (fr) * | 2009-04-30 | 2010-11-10 | STMicroelectronics (Tours) SAS | Filtre de mode commun |
FR2945154B1 (fr) * | 2009-04-30 | 2011-07-22 | St Microelectronics Tours Sas | Filtre de mode commun a inductances couplees |
CN102082148A (zh) * | 2009-11-26 | 2011-06-01 | 上海华虹Nec电子有限公司 | Esd保护电路及其制造方法 |
US8199447B2 (en) * | 2010-01-04 | 2012-06-12 | Semiconductor Components Industries, Llc | Monolithic multi-channel ESD protection device |
TWI460918B (zh) * | 2010-07-30 | 2014-11-11 | Univ Nat Taiwan | 共模雜訊抑制電路 |
JP5617829B2 (ja) * | 2011-05-31 | 2014-11-05 | 株式会社村田製作所 | コモンモードチョークコイルおよび高周波部品 |
JP5648768B2 (ja) * | 2012-03-16 | 2015-01-07 | 株式会社村田製作所 | コモンモードチョークコイル |
TWI485983B (zh) * | 2012-07-20 | 2015-05-21 | Univ Nat Taiwan | 信號傳輸電路與其信號傳輸單元 |
EP2741330A1 (en) * | 2012-12-06 | 2014-06-11 | Nxp B.V. | ESD protection |
JP5994950B2 (ja) | 2013-12-09 | 2016-09-21 | 株式会社村田製作所 | コモンモードフィルタおよびesd保護回路付きコモンモードフィルタ |
JP5991453B1 (ja) | 2014-11-19 | 2016-09-14 | 株式会社村田製作所 | Esd保護素子、およびesd保護素子付きコモンモードチョークコイル |
JP6222410B1 (ja) * | 2016-03-15 | 2017-11-01 | 株式会社村田製作所 | Esd保護回路、差動伝送線路、コモンモードフィルタ回路、esd保護デバイスおよび複合デバイス |
-
2017
- 2017-10-04 JP JP2018543926A patent/JP6493631B2/ja active Active
- 2017-10-04 WO PCT/JP2017/036052 patent/WO2018066578A1/ja active Application Filing
- 2017-10-04 CN CN201780029569.2A patent/CN109196779B/zh active Active
-
2018
- 2018-12-20 US US16/227,123 patent/US10886730B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN109196779B (zh) | 2022-06-07 |
US20190123553A1 (en) | 2019-04-25 |
CN109196779A (zh) | 2019-01-11 |
WO2018066578A1 (ja) | 2018-04-12 |
US10886730B2 (en) | 2021-01-05 |
JPWO2018066578A1 (ja) | 2019-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6493631B2 (ja) | フィルタ | |
JP6222410B1 (ja) | Esd保護回路、差動伝送線路、コモンモードフィルタ回路、esd保護デバイスおよび複合デバイス | |
US20120275074A1 (en) | Esd protection device | |
US10770451B2 (en) | Thin-film ESD protection device | |
US9633989B2 (en) | ESD protection device | |
KR20120125669A (ko) | 스택 듀얼 인덕터 구조물 | |
US20140273825A1 (en) | Semiconductor Chip Configuration with a Coupler | |
WO2011021411A1 (ja) | Esd保護デバイス | |
JP6642742B2 (ja) | コモンモードチョークコイル、モジュール部品および電子機器 | |
US9806602B2 (en) | Radio frequency interference suppression circuit | |
JPH1167486A (ja) | Esd保護回路及びesd保護回路を含むパッケージ | |
JP6536768B1 (ja) | Esd保護素子 | |
US20240039275A1 (en) | Transient voltage absorbing element and transient voltage absorbing circuit | |
US11469593B2 (en) | Thin-film ESD protection device with compact size | |
JP2002009284A (ja) | 電力用半導体素子及び電力用半導体装置 | |
WO2018008422A1 (ja) | Esd保護機能付きインダクタ | |
JP2006179596A (ja) | 半導体装置 | |
WO2019202774A1 (ja) | Esd保護素子 | |
JP6699499B2 (ja) | フィルタ | |
JP2005236033A (ja) | 半導体装置 | |
US20190081037A1 (en) | Electrostatic discharge protection structure | |
WO2023021994A1 (ja) | 過渡電圧吸収素子 | |
WO2018122949A1 (ja) | インダクタ素子 | |
JP2008283594A (ja) | Emiフィルタ | |
WO2015132958A1 (ja) | 入出力整合回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180829 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180829 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6493631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |