CN102082148A - Esd保护电路及其制造方法 - Google Patents
Esd保护电路及其制造方法 Download PDFInfo
- Publication number
- CN102082148A CN102082148A CN2009102018653A CN200910201865A CN102082148A CN 102082148 A CN102082148 A CN 102082148A CN 2009102018653 A CN2009102018653 A CN 2009102018653A CN 200910201865 A CN200910201865 A CN 200910201865A CN 102082148 A CN102082148 A CN 102082148A
- Authority
- CN
- China
- Prior art keywords
- type
- heavy doping
- trap
- protection circuit
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种ESD保护电路，由并联的第一支路和第二支路构成，第一支路由齐纳二极管(21)和第一二极管(22)串联构成，第二支路为第二二极管(23)。具体而言，n型重掺杂齐纳离子注入区(11)和p型重掺杂衬底(10)构成齐纳二极管(21)，p型重掺杂区(15a)和n阱(13a)构成第一二极管(22)，n阱(13b)和p型重掺杂衬底(10)构成第二二极管23。本发明还公开了所述ESD保护电路的制造方法。本发明具有寄生电容小，反应速度快，制造简单的优点，特别适合用作5V以下的输入输出ESD电路保护。
Description
技术领域
本发明涉及一种电路的ESD(Electrostatic Discharge，静电放电)保护电路。
背景技术
利用二极管形成的ESD保护电路比较注重二极管引入的寄生电容，特别是应用于高速电路时。二极管所引入的寄生电容越小，响应速度越快。通常由TVS(Transient Voltage Suppressor，瞬态电压抑制)二极管形成的ESD保护电路含有浅沟槽做的电容，这种结构的缺点是需要额外的可是浅沟槽的工艺步骤，工艺成本较高。
发明内容
本发明所要解决的技术问题是提供一种ESD保护电路，只引入很小的寄生电容，并且不需要刻蚀沟槽的工艺步骤。
为解决上述技术问题，本发明ESD保护电路包括：
p型重掺杂衬底10之上为p型外延层12；在p型外延层12和/或p型重掺杂衬底10之中至少具有两个独立的n阱13a、13b；所述p型外延层12中具有多个隔离区14，所述多个隔离区14将n阱13a、13b之间相互隔离；所述n阱13a和/或p型重掺杂衬底10之中具有n型重掺杂齐纳离子注入区11；所述n阱13a中具有p型重掺杂区15a；所述n阱13b中具有n型重掺杂区16；所述隔离区14和p型重掺杂区15a、15b之上为导电层17接输入输出电信号；所述p型重掺杂衬底10通过导电层18接地。
所述ESD保护电路的制造方法包括如下步骤：
第1步，以离子注入工艺形成p型重掺杂衬底10，所述p型重掺杂衬底10的底部通过导电层18接地；
第2步，在p型重掺杂衬底10之中以离子注入工艺形成n型重掺杂齐纳离子注入区11，所述n型重掺杂齐纳离子注入区11和p型重掺杂衬底10构成了齐纳二极管21；
第3步，在p型重掺杂衬底10之上生长p型外延层12；
第4步，在p型外延层12和/或p型重掺杂衬底10之中以离子注入工艺形成至少两个独立的n阱13a、13b；
第5步，在p型外延层12的上表面形成多个隔离区14，对n阱13a、13b之间进行隔离；
第6步，在所述n阱13a、13b中以离子注入工艺分别形成p型重掺杂区15a、15b；
第7步，在所述n阱13b中所述p型重掺杂区15b的位置以离子注入工艺形成n型重掺杂区16，所述n型重掺杂区16完全覆盖原p型重掺杂区15b；
第8步，在硅片表面形成一层导电层17连接输入输出电信号。
本发明ESD保护电路，具有较小的寄生电容，因而适用于高速电路之中。并且隔离区14的侧壁和底部为掺杂浓度很低的n阱13a、13b、或p型外延层12，这能使沟道表面电场降低，减小热电子注入效应，提高器件的安全工作区和可靠性。
附图说明
图1是本发明ESD保护电路的硅片剖面示意图；
图2是图1的等效电路示意图；
图3a～图3h是本发明ESD保护电路的制造方法的各步骤示意图。
图中附图标记说明：
10为p型重掺杂衬底；11为n型重掺杂齐纳离子注入区；12为p型外延层；13a、13b为n阱；14为隔离区；15a、15b为p型重掺杂区；16为n型重掺杂区；17、18为导电层；21为齐纳二极管；22为第一二极管；23为第二二极管。
具体实施方式
请参阅图1，本发明ESD保护电路的结构为：p型重掺杂衬底10之上为p型外延层12。在p型外延层12和/或p型重掺杂衬底10之中至少具有两个独立的n阱13a、13b。“独立”的含义是两个或多个阱之间没有重合的部分。n阱13a、13b的顶部为p型外延层12的上表面，底部为p型外延层12的下表面或更下方的p型重掺杂衬底10之中。p型外延层12的上表面具有多个隔离区14，这些隔离区14至少至少将这些n阱13a、13b之间相互隔离。n阱13a和/或p型重掺杂衬底10之中具有n型重掺杂齐纳离子注入区11，n型重掺杂齐纳离子注入区11的顶部在n阱13a之中，底部为n阱13a的下表面或更下方的p型重掺杂衬底10之中。n阱13a中临近上表面具有p型重掺杂区15a。n阱13b中临近上表面具有n型重掺杂区16。隔离区14和p型重掺杂区15a、15b之上为导电层17接输入输出电信号。p型重掺杂衬底10通过导电层18接地。导电层17、18例如为金属电极。
上述ESD保护电路的等效电路如图2所示，ESD保护电路由并联的第一支路和第二支路构成，第一支路由齐纳二极管21和第一二极管22串联构成，第二支路为第二二极管23。具体而言，p型重掺杂区15a、n阱13a、n型重掺杂齐纳离子注入区11、p型重掺杂衬底10构成第一支路，p型重掺杂区15b、n型重掺杂区16、n阱13b、p型重掺杂衬底10构成第二支路。其中的n型重掺杂齐纳离子注入区11和p型重掺杂衬底10构成齐纳二极管21(稳压二极管)，p型重掺杂区15a和n阱13a构成第一二极管22，n阱13b和p型重掺杂衬底10构成第二二极管23。
上述ESD保护电路的整体寄生电容为并联的两条支路的寄生电容之和。由于第一二极管22是由p型重掺杂区15a和n阱13a构成，而n阱13a的掺杂浓度很低，因此第一二极管22的寄生电容很小。齐纳二极管21与第一二极管22串联后，所形成的第一支路的寄生电容小于第一二极管22的寄生电容。又由于第二二极管23是由n阱13b和p型重掺杂衬底10构成，而n阱13b的掺杂浓度很低，因此第二二极管23即第二支路的寄生电容也很小。这样，ESD保护电路的整体寄生电容就很小。寄生电容小，使得整个ESD保护电路的充放电周期短，因此可以提高电路速度。
本发明ESD保护电路适用于5V以下的静电防护，例如对输入输出电信号中的静电进行防护，也可以对导电层17上来源的其他静电进行防护。当输入电压大于VDD(器件的工作电压)时，通过第一支路进行保护，利用齐纳二级管击穿时电流增加相对比较缓慢的优点，可保护电路不受大电流破坏。当输入电压小于VSS(地电位)时，则可通过第二支路泄放电荷，保证了输入输出电压在允许范围内加载到内部电路上。
上述ESD保护电路的制造方法包括如下步骤：
第1步，请参阅图3a，以离子注入工艺注入p型杂质，形成p型重掺杂衬底10。p型重掺杂衬底10中p型杂质的体浓度为1×1019～1×1020个原子(离子)/立方厘米之间，常用的p型杂质如硼等。此时的p型重掺杂衬底10的下表面已形成导电层18，并通过导电层18接地。
第2步，请参阅图3b，在p型重掺杂衬底10之中以离子注入工艺注入n型杂质，在p型重掺杂衬底10中临近上表面处形成n型重掺杂齐纳离子注入区11，所述n型重掺杂齐纳离子注入区11与p型重掺杂衬底10形成齐纳二极管21。常用的n型杂质如磷、砷、锑等，离子注入剂量为5×1014～5×1015原子(离子)/平方厘米。
第3步，请参阅图3c，在p型重掺杂衬底10之上生长p型外延层12，即淀积一层p型单晶硅，厚度为4～5μm。外延工艺通常在高温下进行，例如高于1000℃，因此在外延生长p型单晶硅12的同时，所述n型重掺杂齐纳离子注入区11也随之生长。
第4步，请参阅图3d，在p型外延层12和/或p型重掺杂衬底10之中以离子注入工艺注入n型杂质，从而在p型外延层12和/或p型重掺杂衬底10中临近p型外延层12的上表面处形成至少两个独立的n阱13a、13b。所形成的n阱13a、13b的底部为p型重掺杂衬底10的上表面或更下方的p型重掺杂衬底10之中。因此n阱13a、13b的深度至少与p型外延层12的厚度相同，即4～5μm，通常也称为深n阱13a、13b。所述n型重掺杂齐纳离子注入区11在所述n阱13a和/或p型重掺杂衬底10之中。所述n型重掺杂齐纳离子注入区11的底部为n阱13a的底部或更下方的p型重掺杂衬底10之中。这一步离子注入的剂量为1×1012～1×1013原子(离子)/平方厘米。
第5步，请参阅图3e，在p型外延层12的上表面以场氧隔离(LOCOS)或浅槽隔离(STI)工艺刻蚀沟槽，填充如氧化硅、氮化硅、氮氧化硅等介质后形成多个隔离区14。这些隔离区14位于n阱13a、13b的两端，用于隔离n阱13a、13b，自然也就隔离了后续形成的源区、漏区(即p型重掺杂区15a、15b)。
第6步，请参阅图3f，在n阱13a、13b中以离子注入工艺注入p型杂质，从而在n阱13a中临近上表面处形成p型重掺杂区15a，在n阱13b中临近上表面处形成p型重掺杂区15b。离子注入的剂量为1×1015～5×1015原子(离子)/平方厘米。
第7步，请参阅图3g，在n阱13b中的p型重掺杂区15b位置以离子注入工艺注入n型杂质，从而在n阱13b中的原p型重掺杂区15b位置形成n型重掺杂区16。n型重掺杂区16在水平和垂直方向上均完全覆盖原p型重掺杂区15b。这一步中离子注入的剂量为1×1015～5×1015原子(离子)/平方厘米，并且离子注入剂量大于第6步中离子注入剂量，相当于以较多的n型杂质注入抹去原有的p型掺杂区并使其变为n型掺杂区。
第8步，请参阅图3h，在硅片表面淀积一层导电层17连接输入输出电信号，例如淀积一层金属经过高温退回后形成一层金属硅化物作为导电层17。
图3a～图3h中示意性地表示了两条第二支路，这会带来更加的电荷泻放效果。但依据本申请的原理，仅有一条第二支路也是完全可行的。
上述方法第6步、第7步中，先对硅片表面以不用掩膜版的方式普注p型杂质形成p型重掺杂区15a、15b，再用一块掩膜版注入n型杂质将p型重掺杂区15b变为n型重掺杂区16。这种方法的优点是只使用一块掩膜版即可，节约了制造成本。
上述方法第6步、第7步也可以替换为以下工艺步骤：
第6’步，在n阱13a中以离子注入工艺注入p型杂质，从而在n阱13a中临近上表面处形成p型重掺杂区15a，离子注入的剂量为1×1015～5×1015原子(离子)/平方厘米。
第7’步，在n阱13b中以离子注入工艺注入n型杂质，从而在n阱13b中临近上表面处形成n型重掺杂区16，离子注入的剂量为1×1015～5×1015原子(离子)/平方厘米。
所替换的第6’步、第7’步需要两块掩膜版，增加了制造成本。
上述ESD保护电路的制造方法与现有CMOS逻辑工艺完全兼容，并具有工艺简单、易于实施的优点。
综上所述，本发明ESD保护电路及其制造方法，寄生电容小，反应速度快，制造简单，特别适合用作5V以下的输入输出ESD电路保护。
Claims (10)
1.一种ESD保护电路，其特征是，p型重掺杂衬底(10)之上为p型外延层(12)；在p型外延层(12)和/或p型重掺杂衬底(10)之中至少具有两个独立的n阱(13a)、(13b)；所述p型外延层(12)中具有多个隔离区(14)，所述多个隔离区(14)将n阱(13a)、(13b)之间相互隔离；所述n阱(13a)和/或p型重掺杂衬底(10)之中具有n型重掺杂齐纳离子注入区(11)；所述n阱(13a)中具有p型重掺杂区(15a)；所述n阱(13b)中具有n型重掺杂区(16)；所述隔离区(14)和p型重掺杂区(15a)、(15b)之上为导电层(17)接输入输出电信号；所述p型重掺杂衬底(10)通过导电层(18)接地。
2.根据权利要求1所述的ESD保护电路，其特征是，所述n型重掺杂齐纳离子注入区(11)和p型重掺杂衬底(10)构成齐纳二极管(21)；所述p型重掺杂区(15a)和n阱(13a)构成第一二极管(22)；所述n阱(13b)和p型重掺杂衬底(10)构成第二二极管(23)；所述ESD保护电路的等效电路包括并联的第一支路和第二支路，所述第一支路为齐纳二极管(21)和第一二极管(22)串联，所述第二支路为第二二极管(23)。
3.如权利要求1所述的ESD保护电路的制造方法，其特征是，包括如下步骤：
第1步，以离子注入工艺形成p型重掺杂衬底(10)，所述p型重掺杂衬底(10)的底部通过导电层(18)接地；
第2步，在p型重掺杂衬底(10)之中以离子注入工艺形成n型重掺杂齐纳离子注入区(11)，所述n型重掺杂齐纳离子注入区(11)和p型重掺杂衬底(10)构成了齐纳二极管(21)；
第3步，在p型重掺杂衬底(10)之上生长p型外延层(12)；
第4步，在p型外延层(12)和/或p型重掺杂衬底(10)之中以离子注入工艺形成至少两个独立的n阱(13a)、(13b)；
第5步，在p型外延层(12)的上表面形成多个隔离区(14)，对所述n阱(13a)、(13b)之间进行隔离；
第6步，在所述n阱(13a)、(13b)中以离子注入工艺分别形成p型重掺杂区(15a)、(15b)；
第7步，在所述n阱(13b)中的p型重掺杂区(15b)的位置以离子注入工艺形成n型重掺杂区(16)，所述n型重掺杂区(16)完全将原p型重掺杂区(15b)覆盖；
第8步，在硅片表面形成一层导电层(17)连接输入输出电信号。
4.根据权利要求3所述的ESD保护电路的制造方法，其特征是，所述方法第1步中，所述p型重掺杂衬底(10)中p型杂质的体浓度为1×1019～1×1020个原子/立方厘米。
5.根据权利要求3所述的ESD保护电路的制造方法，其特征是，所述方法第2步中，离子注入n型杂质，离子注入剂量为5×1014～5×1015原子/平方厘米。
6.根据权利要求3所述的ESD保护电路的制造方法，其特征是，所述方法第3步中，所述p型外延层(12)的厚度为4～5μm。
7.根据权利要求3所述的ESD保护电路的制造方法，其特征是，所述方法第4步中，离子注入n型杂质，离子注入剂量为1×1012～1×1013原子/平方厘米。
8.根据权利要求3所述的ESD保护电路的制造方法，其特征是，所述方法第6步中，离子注入p型杂质，离子注入剂量为1×1015～5×1015原子/平方厘米。
9.根据权利要求3所述的ESD保护电路的制造方法，其特征是，所述方法第7步中，离子注入n型杂质，离子注入剂量为1×1015～5×1015原子/平方厘米，且离子注入剂量大于所述方法第6步中离子注入剂量。
10.根据权利要求3所述的ESD保护电路的制造方法，其特征是，所述方法第6步、第7步替换为：
第6’步，在所述n阱(13a)中以离子注入工艺形成p型重掺杂区(15a)；
第7’步，在所述n阱(13b)中以离子注入工艺形成n型重掺杂区(16)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102018653A CN102082148A (zh) | 2009-11-26 | 2009-11-26 | Esd保护电路及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102018653A CN102082148A (zh) | 2009-11-26 | 2009-11-26 | Esd保护电路及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102082148A true CN102082148A (zh) | 2011-06-01 |
Family
ID=44088012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102018653A Pending CN102082148A (zh) | 2009-11-26 | 2009-11-26 | Esd保护电路及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102082148A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290419A (zh) * | 2011-08-24 | 2011-12-21 | 浙江大学 | 一种基于齐纳二极管的瞬态电压抑制器 |
| CN103035748A (zh) * | 2012-01-06 | 2013-04-10 | 上海华虹Nec电子有限公司 | 锗硅BiCMOS工艺中的齐纳二极管及制造方法 |
| CN103681653A (zh) * | 2012-09-10 | 2014-03-26 | 株式会社东芝 | 半导体器件 |
| CN108054164A (zh) * | 2017-12-12 | 2018-05-18 | 深圳迈辽技术转移中心有限公司 | 瞬态电压抑制器及其制作方法 |
| CN108206432A (zh) * | 2016-12-20 | 2018-06-26 | 北京小米移动软件有限公司 | 具有esd结构的数据接口 |
| CN108231681A (zh) * | 2016-12-21 | 2018-06-29 | 新唐科技股份有限公司 | 瞬间电压抑制二极管装置及其制造方法 |
| CN109196779A (zh) * | 2016-10-07 | 2019-01-11 | 株式会社村田制作所 | 滤波器 |
-
2009
- 2009-11-26 CN CN2009102018653A patent/CN102082148A/zh active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290419A (zh) * | 2011-08-24 | 2011-12-21 | 浙江大学 | 一种基于齐纳二极管的瞬态电压抑制器 |
| CN102290419B (zh) * | 2011-08-24 | 2013-02-13 | 浙江大学 | 一种基于齐纳二极管的瞬态电压抑制器 |
| CN103035748A (zh) * | 2012-01-06 | 2013-04-10 | 上海华虹Nec电子有限公司 | 锗硅BiCMOS工艺中的齐纳二极管及制造方法 |
| CN103035748B (zh) * | 2012-01-06 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 锗硅BiCMOS工艺中的齐纳二极管及制造方法 |
| CN103681653A (zh) * | 2012-09-10 | 2014-03-26 | 株式会社东芝 | 半导体器件 |
| CN109196779A (zh) * | 2016-10-07 | 2019-01-11 | 株式会社村田制作所 | 滤波器 |
| CN109196779B (zh) * | 2016-10-07 | 2022-06-07 | 株式会社村田制作所 | 滤波器 |
| CN108206432A (zh) * | 2016-12-20 | 2018-06-26 | 北京小米移动软件有限公司 | 具有esd结构的数据接口 |
| CN108231681A (zh) * | 2016-12-21 | 2018-06-29 | 新唐科技股份有限公司 | 瞬间电压抑制二极管装置及其制造方法 |
| CN108231681B (zh) * | 2016-12-21 | 2020-05-26 | 新唐科技股份有限公司 | 瞬间电压抑制二极管装置及其制造方法 |
| CN108054164A (zh) * | 2017-12-12 | 2018-05-18 | 深圳迈辽技术转移中心有限公司 | 瞬态电压抑制器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102082148A (zh) | Esd保护电路及其制造方法 | |
| CN102468299B (zh) | 窄设计窗为目标的面积有效高电压基于双极的esd保护 | |
| CN104518031B (zh) | 具有高可靠性的可合并半导体器件 | |
| CN206992134U (zh) | 雪崩二极管和雪崩二极管阵列 | |
| KR100859486B1 (ko) | 고전압용 정전기 방전 보호 소자 및 그 제조 방법 | |
| CN102714206B (zh) | Esd保护器件及其制造方法 | |
| CN101416318B (zh) | 具有隔离二极管元件的esd保护电路及其方法 | |
| US11444075B2 (en) | Isolation structure for IC with epi regions sharing the same tank | |
| US10373944B2 (en) | ESD protection circuit with integral deep trench trigger diodes | |
| US7514751B2 (en) | SiGe DIAC ESD protection structure | |
| CN103378097A (zh) | 系统级esd保护的共享堆叠bjt钳位 | |
| CN104576638B (zh) | Esd保护器件 | |
| US20090267154A1 (en) | Mos comprising substrate potential elevating circuitry for esd protection | |
| CN103199012A (zh) | Io esd器件及其形成方法 | |
| CN104465647A (zh) | 堆叠的保护装置及相关制造方法 | |
| CN104218077A (zh) | Esd晶体管 | |
| CN103531480B (zh) | 带有漏极和隔离结构的半导体器件和驱动电路及制造方法 | |
| CN101707210A (zh) | 一种抗辐照的场效应晶体管、cmos集成电路及其制备 | |
| CN104704636B (zh) | 具有用于负电压操作的隔离式scr的esd保护电路 | |
| US20060014342A1 (en) | Method of manufacturing a semiconductor component | |
| CN106057781A (zh) | 静电放电保护器件的制造方法 | |
| CN102194827A (zh) | 一种基于高介电常数材料的抗辐照soi器件及制备方法 | |
| CN102315219A (zh) | 半导体器件及其制造方法 | |
| CN106252413A (zh) | 具有改进的雪崩击穿特性的晶体管 | |
| CN102754227B (zh) | 硅发光器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110601 |