JP2007214509A - 積層型電子部品 - Google Patents

Abstract

【課題】素体の方向を識別するためのマークを備える場合でも、誘導係数の低下を抑制することができる積層型電子部品を提供すること。
【解決手段】サージ吸収素子は、複数の機能層（インダクタ層、バリスタ層及び保護層）が積層された素体１と、素体１内に配された第１のコイル導体１１及び第２のコイル導体１３と、素体１内に配される方向識別マーク５５とを備えている。第１のコイル導体１１と第２のコイル導体１３とは、そのコイル軸心がインダクタ層の積層方向に対して平行となるように、素体１内に配されている。方向識別マーク５５は、複数の機能層（インダクタ層及び保護層）の積層方向から見て第１及び第２のコイル導体１１，１３の内側に位置している。
【選択図】図３

Description

本発明は、積層型電子部品に関するものである。

この種の積層型電子部品として、複数の機能層が積層された素体と、素体内に配されたコイル導体と、素体に配された方向認識マークと、を備えるものが知られている。（例えば、特許文献１参照）。
特開２０００−３５３６２０号公報

しかしながら、特許文献１に記載された積層型電子部品には、次のような問題があった。すなわち、方向認識マークが、機能層の積層方向から見てコイル導体を跨ぐように位置していることから、コイル導体に生じる磁束を遮ることとなり、誘導係数（インダクタンス）が低下してしまう。

本発明は、素体の方向を識別するためのマークを備える場合でも、誘導係数の低下を抑制することができる積層型電子部品を提供することを課題とする。

本発明に係る積層型電子部品は、複数の機能層が積層された素体と、素体内に、軸心が複数の機能層の積層方向に対して平行となるように配されたコイル導体と、素体に配された、素体の方向を識別するためのマークと、を備え、マークが、複数の機能層の積層方向から見てコイル導体の内側に位置していることを特徴とする。

本発明に係る積層型電子部品では、素体の方向を識別するためのマークが、複数の機能層の積層方向から見てコイル導体の内側に位置しているので、コイル導体に生じる磁束を遮るのが抑制されることとなる。この結果、誘導係数の低下を抑制することができる。

また、本発明に係る積層型電子部品は、複数の機能層が積層された素体と、素体内に、軸心が複数の機能層の積層方向に対して平行となるように配されたコイル導体と、素体内に、複数の機能層の積層方向に対向するように配された複数の内部電極と、素体に配された、素体の方向を識別するためのマークと、を備え、素体が、コイル導体が配される第１の領域と複数の内部電極が配される第２の領域とを、複数の機能層の積層方向に沿って有しており、第１の領域が、素体の複数の外表面のうち複数の機能層の積層方向に対して垂直な一つの外表面を含み、マークが、第１の領域に配されると共に、複数の機能層の積層方向から見てコイル導体の内側に位置していることを特徴とする。

本発明に係る積層型電子部品では、素体の方向を識別するためのマークが、複数の機能層の積層方向から見てコイル導体の内側に位置しているので、コイル導体に生じる磁束を遮るのが抑制されることとなる。この結果、誘導係数の低下を抑制することができる。

ところで、この種の積層型電子部品は、特許文献１にも記載されているように、素体の方向を識別するためのマークを認識することにより基板に実装されるため、本発明に係る積層型電子部品では、基板に実装した状態では、マークが配された第１の領域は基板から比較的離れて位置することとなる。このため、基板に設けられているグランドパターン等によりコイル導体に生じる磁束を妨げられるのが抑制されることとなり、実装状態において誘導係数が低下するのを抑制することができる。

好ましくは、複数の機能層のうち第２の領域となる機能層が、電圧非直線特性を発現する材料からなる。

好ましくは、上記マークが、素体内に配されている。この場合、マークを保護することができる。

好ましくは、マークとコイル導体との間隔が、複数の機能層の積層方向から見て、８０μｍ以上に設定されている。この場合、素体の方向を識別するためのマークがコイル導体に生じる磁束を遮るのを確実に抑制することができる。

好ましくは、マークとコイル導体との間隔が、複数の機能層の積層方向に垂直な方向から見て、８０μｍ以上に設定されている。この場合、素体の方向を識別するためのマークがコイル導体に生じる磁束を遮るのを確実に抑制することができる。

好ましくは、マークとコイル導体との間の最短の間隔が、８０μｍ以上に設定されている。この場合、素体の方向を識別するためのマークがコイル導体に生じる磁束を遮るのを確実に抑制することができる。

好ましくは、複数の機能層が、ＺｎＯを主成分とする材料からなる。

好ましくは、マークが、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｇ、あるいはＰｔからなる。この場合、マークの光反射率が高くなり、マークの認識が容易となる。

本発明によれば、素体の方向を識別するためのマークを備える場合でも、誘導係数の低下を抑制することができる積層型電子部品を提供することができる。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
まず、図１及び図２に基づいて、第１実施形態に係るサージ吸収素子ＳＡ１の構成を説明する。図１は、第１実施形態に係るサージ吸収素子を示す概略斜視図である。図２は、第１実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。また、説明中、「上」及び「下」なる語を使用することがあるが、これは各図の上下方向に対応したものである。

サージ吸収素子ＳＡ１は、図１に示されるように、素体１、第１の端子電極３、第２の
端子電極５、第３の端子電極７、及び外部導体９を備えている。素体１は、直方体形状を
呈しており、６つの外表面を有している。６つの外表面は、相対向する一対の主面と、相対向する一対の端面と、相対向する一対の側面とからなる。一対の端面と一対の側面とは、一対の主面間を連結するように伸びている。素体１は、例えば、長さが１ｍｍ程度に設定され、幅が０．５ｍｍ程度に設定され、高さが０．３ｍｍ程度に設定されている。

第１の端子電極３と第２の端子電極５とは、素体１の長手方向の端部にそれぞれ形成されている。第３の端子電極７と外部導体９とは、素体１の側面に互いに対向するようにそれぞれ形成されている。第１の端子電極３は、サージ吸収素子ＳＡ１の入力端子電極として機能する。第２の端子電極５は、サージ吸収素子ＳＡ１の出力端子電極として機能する。第３の端子電極７は、サージ吸収素子ＳＡ１のグランド端子電極として機能する。

素体１は、インダクタ領域１ａと、サージ吸収領域１ｂとを有し、これらは積層されている。素体１は、インダクタ領域１ａとサージ吸収領域１ｂとを、後述するインダクタ層１５，１７及びバリスタ層２５，２７の積層方向に沿って有することとなる。

インダクタ領域１ａは、図２に示されるように、インダクタ部１０を有している。インダクタ部１０は、相互に極性反転結合される第１のコイル導体１１及び第２のコイル導体１３を含んでいる。インダクタ部１０は、第１のコイル導体１１が形成されたインダクタ層１５と第２のコイル導体１３が形成されたインダクタ層１７とが積層されることにより構成されている。

第１のコイル導体１１の一端は、素体１の一方の端面（第１の端子電極３が形成された端面）に露出するように、インダクタ層１５の一辺に引き出されている。第１のコイル導体１１の一端は、第１の端子電極３に接続されている。第１のコイル導体１１の他端は、素体１の側面（外部導体９が形成された側面）に露出するように、インダクタ層１５の一辺にそれぞれ引き出されている。

第２のコイル導体１３の一端は、素体１の他方の端面（第２の端子電極５が形成された端面）に露出するように、インダクタ層１７の一辺に引き出されている。第２のコイル導体１３の一端は、第２の端子電極５に接続されている。第２の端子電極５の他端は、素体１の側面（外部導体９が形成された側面）、すなわち第１のコイル導体１１の他端が露出する側面に露出するように、インダクタ層１７の一辺にそれぞれ引き出されている。

第１のコイル導体１１の他端と第２のコイル導体１３の他端とは、素体１の側面に形成された外部導体９に接続されている。第１のコイル導体１１の他端と第２のコイル導体１３の他端とは外部導体９を通して電気的に接続されることとなる。

第１のコイル導体１１と第２のコイル導体１３とは、インダクタ層１５，１７上に位置しており、インダクタ層１５，１７に平行な面内に位置することとなる。したがって、第１のコイル導体１１と第２のコイル導体１３とは、そのコイル軸心がインダクタ層１５，１７の積層方向に対して平行となるように、素体１内に配されることとなる。

第１のコイル導体１１と第２のコイル導体１３とは、インダクタ層１５，１７の積層方向から見て相互に重なり合う領域１１ａ，１３ａをそれぞれ含んでいる。第１のコイル導体１１と第２のコイル導体１３とは、領域１１ａ，１３ａにおいて容量結合している。第１のコイル導体１１と第２のコイル導体１３は、上記のような外部導体９ではなく、素体１内部に形成されたスルーホール導体等によって接続されてもよい。第１のコイル導体１１及び第２のコイル導体１３に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。

各インダクタ層１５，１７は、電気絶縁性を有する機能層であって、ＺｎＯを主成分とするセラミック材料から構成されている。インダクタ層１５，１７を構成するセラミック材料は、ＺｎＯのほか、添加物として希土類（例えば、Ｐｒ）、Ｋ、Ｎａ、Ｃｓ、Ｒｂ等の金属元素を含有していてもよい。なかでも、希土類を添加すると特に好ましい。希土類の添加により、インダクタ層１５，１７と後述するバリスタ層２５，２７との体積変化率の差を容易に低減することができる。本実施形態では、インダクタ層１５，１７は、希土類としてＰｒを含有している。

インダクタ層１５，１７には、後述するサージ吸収部２０との接合性の向上を目的として、Ｃｒ、ＣａやＳｉが更に含まれていてもよい。インダクタ層１５，１７中に含まれるこれらの金属元素は、金属単体や酸化物等の種々の形態で存在することができる。インダクタ層１５，１７に含まれる添加物の好適な含有量は、当該インダクタ層１５，１７に含まれるＺｎＯの総量中、０．０２ｍｏｌ％以上２ｍｏｌ％以下であると好ましい。これらの金属元素の含有量は、例えば、誘導結合高周波プラズマ発光分析装置（ＩＣＰ）を用いて測定することができる。

各インダクタ層１５，１７は、後述するバリスタ層２５，２７に含まれるＣｏを実質的に含有していない。ここで、「実質的に含有していない」状態とは、これらの元素を、インダクタ層１５，１７を形成する際に原料として意図的に含有させなかった場合の状態をいうものとする。例えば、サージ吸収部２０からインダクタ部１０への拡散等によって意図せずにこれらの元素が含まれる場合は、「実質的に含有していない」状態に該当する。なお、インダクタ層１５，１７は、上述した条件を満たす限り、更なる特性の向上等を目的として、その他の金属元素等を更に含んでいてもよい。

サージ吸収領域１ｂは、サージ吸収部２０を有している。サージ吸収部２０は、第１の内部電極２１と第２の内部電極２３とを含んでいる。サージ吸収部２０は、第１の内部電極２１が配されたバリスタ層２５と第２の内部電極２３が配されたバリスタ層２７とが積層されることにより構成されている。

第１の内部電極２１は、ストレートライン型のパターンを有しており、バリスタ層２５の短手方向に沿って伸びている。第１の内部電極２１の一端は、素体１の側面（外部導体９が形成された側面）に露出するように、バリスタ層２５の一辺に引き出されている。第１の内部電極２１の他端は、素体１の側面（第３の端子電極７が形成された側面）に露出しておらず、当該側面から引き込まれた位置にある。第１の内部電極２１の一端は、素体１の側面に形成された外部導体９に接続されている。第１のコイル導体１１の他端、第２のコイル導体１３の他端及び第１の内部電極２１の一端は外部導体９を通して電気的に接続されることとなる。

第２の内部電極２３は、ストレートライン型のパターンを有しており、バリスタ層２７の短手方向に沿って伸びている。第２の内部電極２３の一端は、素体１の側面（第３の端子電極７が形成された側面）に露出するように、バリスタ層２７の一辺に引き出されている。第２の内部電極２３の他端は、素体１の側面（外部導体９が形成された側面）に露出しておらず、当該側面から引き込まれた位置にある。第２の内部電極２３の一端は、素体１の側面に形成された第３の端子電極７に接続されている。

第１の内部電極２１と第２の内部電極２３とは、バリスタ層２５，２７の積層方向から見て相互に重なり合う領域２１ａ，２３ａをそれぞれ含んでいる。したがって、バリスタ層２５，２７における第１の内部電極２１と第２の内部電極２３とに重なる領域２１ａ，２３ａがバリスタ特性を発現する領域として機能する。第１の内部電極２１及び第２の内部電極２３に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。

各バリスタ層２５，２７は、電圧非直線特性（バリスタ特性）を発現する機能層であって、ＺｎＯを主成分とするセラミック材料（半導体セラミック）から構成されている。このセラミック材料中には、添加物として、希土類及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏが更に含まれている。

バリスタ層２５，２７は、希土類に加えてＣｏを含むことから、優れた電圧非直線特性、すなわちバリスタ特性を有するものとなるほか、高い誘電率（ε）を有するものとなる。逆に言えば、上述したインダクタ層１５，１７は、Ｃｏを含まないことから、バリスタ特性を有さず、また誘電率が小さく、しかも抵抗率が高いため、インダクタ部１０の構成材料として極めて好適な特性を有している。バリスタ層２５，２７を構成するセラミック材料は、添加物としてＡｌを更に含んでいてもよい。Ａｌを含む場合、バリスタ層２５，２７におけるＺｎＯ粒子は低抵抗となる。添加物として含まれる希土類は、Ｐｒが好ましく、本実施形態では、バリスタ層２５，２７は、希土類としてＰｒを含有している。

これらの添加物としての金属元素は、バリスタ層２５，２７において、金属単体や酸化物等の形態で存在することができる。なお、バリスタ層２５，２７は、更なる特性の向上を目的として、添加物として上述したもの以外の金属元素等（例えば、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等）を更に含有していてもよい。

インダクタ領域１ａは、複数の保護層５１，５３を更に有している。各保護層５１，５３は、電気絶縁性を有すると共に保護機能を有する機能層であって、それぞれセラミック材料からなる層であり、インダクタ部１０を保護する。保護層５１は、素体１の外表面（一方の主面）を構成する。したがって、インダクタ領域１ａは、複数の機能層（インダクタ層１５，１７及び保護層５１，５３）の積層方向に対して垂直な一つの外表面を含むこととなる。

保護層５１と保護層５３との間には、サージ吸収素子ＳＡ１の上下方向を識別するための方向識別マーク５５が配されている。すなわち、方向識別マーク５５は、素体１のインダクタ領域１ａ内に配されている。方向識別マーク５５は、保護層５１にて覆われており、素体１の外表面には露出していない。方向識別マーク５５は、長方形であって、素体１の長手方向に伸びる細長い形状となっている。方向識別マーク５５は、保護層５３に対して略中央に位置している。方向識別マーク５５は、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｇ、あるいはＰｔからなり、素体１の焼成（後述）によって形成される。本実施形態では、方向識別マーク５５の短辺の長さは、６０μｍに設定され、方向識別マーク５５の長辺の長さは、６００μｍに設定されている。

保護層５１，５３の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、上述した積層構造との剥離を低減する及び方向識別マーク５５を認識する観点からは、ＺｎＯを主成分として含む材料が好ましい。ＺｎＯを主成分とするセラミック材料は白色を呈しており、素体１内に配された方向識別マーク５５が素体１の外側から透視できることから、方向識別マーク５５の認識を容易に行うことができる。ここでは、素体１において保護層５１により構成される外表面が、実装すべき回路基板（図示せず）に対して上面となる。

素体１は、上述したインダクタ層１５，１７、バリスタ層２５，２７、及び保護層５１，５３が積層されている。実際のサージ吸収素子ＳＡ１の素体１では、インダクタ層１５，１７、バリスタ層２５，２７、及び保護層５１，５３は、互いの間の境界がほとんど視認できない程度に一体化されている。

方向識別マーク５５は、図３に示されるように、複数の機能層（インダクタ層１５，１７及び保護層５１，５３）の積層方向から見て第１及び第２のコイル導体１１，１３の内側に位置している。本実施形態では、図３における（ａ）に示されるように、方向識別マーク５５と第１及び第２のコイル導体１１，１３との間隔Ｄ１，Ｄ２が、上記積層方向から見て、８０μｍ以上に設定されている。また、図３における（ｂ）に示されるように、方向識別マーク５５と第１のコイル導体１１との間隔Ｄ３は、上記積層方向に垂直な方向から見て、８０μｍ以上に設定されている。すなわち、方向識別マーク５５と第１のコイル導体１１との間の最短の間隔は、８０μｍ以上に設定されている。

第１の端子電極３、第２の端子電極５、第３の端子電極７及び外部導体９は、コイル導体１１，１３や内部電極２１，２３を構成しているＰｄ等の金属と電気的に良好に接続できる金属材料からなるものであると好ましい。例えば、Ａｇは、Ｐｄからなるコイル導体１１，１３や内部電極２１，２３との電気的な接続性が良好であり、しかも素体１の端面に対する接着性が良好であることから、外部電極用の材料として好適である。

第１の端子電極３、第２の端子電極５、第３の端子電極７及び外部導体９の表面には、Ｎｉめっき層（図示省略）及びＳｎめっき層（図示省略）等が順に形成されている。これらのめっき層は、主としてサージ吸収素子ＳＡ１をはんだリフローにより基板等に搭載する際の、はんだ耐熱性やはんだ濡れ性を向上することを目的として形成されるものである。

次に、図４及び図５に基づいて、上述した構成を有するサージ吸収素子ＳＡ１の回路構成を説明する。図４は、第１実施形態に係るサージ吸収素子の回路構成を説明するための図である。図５は、図４に示された回路構成の等価回路を示す図である。

第１のコイル導体１１と第２のコイル導体１３とは、上述したように、インダクタ層１５，１７の積層方向から見て相互に重なり合う領域１１ａ，１３ａをそれぞれ含んでおり、当該領域１１ａ，１３ａにおいて容量結合している。このため、サージ吸収素子ＳＡ１は、図４に示されるように、第１のコイル導体１１と第２のコイル導体１３とにより形成される容量成分６１を有する。容量成分６１は、第１の端子電極３と第２の端子電極５との間に接続されることとなる。

ここで、「極性反転結合」とは、図４に示されるように、第１のコイル導体１１に相当するインダクタンス成分の巻き始めを第１の端子電極３側とし、第２のコイル導体１３に相当するインダクタンス成分の巻き始めを第１のコイル導体１１と接続する側（本実施形態においては、外部導体９側）とした場合に、第１のコイル導体１１と第２のコイル導体１３との結合が「正」であることを意味する。すなわち、「極性反転結合」とは、第１のコイル導体１１に第１の端子電極３側から電流が流れ込み、第２のコイル導体１３に第１のコイル導体１１と接続する側（本実施形態においては、外部導体９側）から電流が流れ込み、第１のコイル導体１１に生じる磁束と第２のコイル導体１３に生じる磁束を互いに強めあうことを意味する。

サージ吸収素子ＳＡ１においては、第１の内部電極２１と、第２の内部電極２３と、バリスタ層２５，２７における第１の内部電極２１及び第２の内部電極２３に重なる領域２１ａ，２３ａとにより、一つのバリスタ６３が構成されることとなる。バリスタ６３は、図４に示されるように、第１のコイル導体１１と前記第２のコイル導体１３との接続点（外部導体９）と前記第３の端子電極７との間に接続される。

相互に極性反転結合される第１のコイル導体１１及び第２のコイル導体１３は、図５に示されるように、第１のインダクタンス成分６５、第２のインダクタンス成分６７及び第３のインダクタンス成分６９に変換することができる。第１のインダクタンス成分６５と第２のインダクタンス成分６７とは、第１の端子電極３と第２の端子電極５との間に直列に接続される。第３のインダクタンス成分６９は、直列に接続された第１のインダクタンス成分６５と第２のインダクタンス成分６７との接続点とバリスタ６３との間に接続される。各コイル導体１１，１３の誘導係数をＬｚとし、コイル導体１１，１３間の結合係数をＫｚとすると、第１のインダクタンス成分６５及び第２のインダクタンス成分６７の誘導係数は（１＋Ｋｚ）Ｌｚとなり、第３のインダクタンス成分６９の誘導係数は−ＫｚＬｚとなる。

バリスタ６３は、図５に示されるように、第３のインダクタンス成分６９と第３の端子電極７との間に並列接続される可変抵抗７１及び浮遊容量成分７３に変換することができる。可変抵抗７１は、通常は抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。バリスタ６３において、小振幅の高速信号に対しては、浮遊容量成分７３のみで近似することができる。

図４に示されたサージ吸収素子ＳＡ１の入力インピーダンスＺｉｎは、下記（１）式にて表される。ここで、容量成分６１の容量をＣｓとし、バリスタ６３の浮遊容量成分７３の容量をＣｚとしている。

（１）式において、下記（２）式を満たすように容量成分６１の容量Ｃｓを設定すれば、入力インピーダンスＺｉｎは周波数特性に依存しなくなる。容量成分６１の容量Ｃｓを下記（２）式に設定した上で、下記（３）式に示すように各コイル導体の誘導係数Ｌｚを設定すれば、入力インピーダンスＺｉｎは特性インピーダンスＺｏに整合させることができる。

上記（２）式及び（３）式からも分かるように、コイル導体１１，１３間の結合係数Ｋｚを任意に選べるため、柔軟性の高い回路設計が可能となる。

したがって、本実施形態によれば、サージ吸収素子ＳＡ１を、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもインピーダンス整合に優れたサージ吸収素子とすることができる。

ところで、バリスタ６３は、図６に示されるように、浮遊インダクタンス成分７５も含んでいる。通常は、可変抵抗７１の抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。しかし、浮遊容量成分７３及び浮遊インダクタンス成分７５が存在する。このために、入力信号として高速信号を扱う半導体デバイスの入力側にサージ吸収素子ＳＡ１を付加すると、高速信号の劣化の原因となる。高速信号を扱う回路にサージ吸収素子ＳＡ１を適用するためには、浮遊容量成分７３だけでなく浮遊インダクタンス成分７５の影響も小さくする方が好ましい。

図５に示される等価回路からも分かるように、負性誘導係数を持つ第３のインダクタンス成分６９を利用すると、バリスタ６３の浮遊インダクタンス成分７５をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、結合係数Ｋｚと誘導係数Ｌｚはそのままで、容量成分６１の容量Ｃｓを下記（４）式とする。ここで、浮遊インダクタンス成分７５の誘導係数をＬｅとしている。

ただし、ＫｚＬｚ≧Ｌｅである。このように設計すると、サージ吸収素子ＳＡ１に浮遊容量成分７３と浮遊インダクタンス成分７５が含まれていても、入力インピーダンスＺｉｎを特性インピーダンスＺｏに整合させることができる。

次に、図７を参照して第１実施形態に係るサージ吸収素子ＳＡ１を製造する方法について説明する。図７は、第１実施形態に係るサージ吸収素子を製造する工程を説明するためのフロー図である。

サージ吸収素子ＳＡ１の製造においては、まず、インダクタ層１５，１７、及び、バリスタ層２５，２７の原料となるセラミック材料を含むペーストを製造する（ステップＳ１０１）。具体的には、バリスタ層２５，２７形成用のペーストは、主成分であるＺｎＯに対し、添加物として、希土類（例えば、Ｐｒ）及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏのほか、必要に応じてＡｌ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等を、焼成後に所望の含有量となるように加え、これらのバインダー等を添加して混合することにより調製することができる。この場合の金属元素は、例えば、酸化物として添加することができる。

インダクタ層１５，１７形成用のペーストは、主成分であるＺｎＯに対し、必要に応じて、添加物として希土類、Ｂｉ等の金属元素を加え、更にこれらにバインダー等を添加して混合することによって調製可能である。インダクタ層１５，１７形成用のペーストには、バリスタ層２５，２７形成用のペーストとは異なり、Ｃｏは添加しない。上記金属元素は、例えば、酸化物、シュウ酸塩、炭酸塩等の化合物の形態で添加することができる。これらの添加量は、後述するような焼成を行った後の素体１において、金属元素が上述したような所望の含有量となるように調整する。

これらのペーストを、プラスチックフィルム等の上にドクターブレード法等により塗布した後に乾燥させ、セラミック材料からなるグリーンシートを形成する（ステップＳ１０２）。これにより、インダクタ層１５，１７形成用のグリーンシート（以下、「インダクタシート」という）、及び、バリスタ層２５，２７形成用のグリーンシート（以下、「バリスタシート」という）を、それぞれ所要の枚数ずつ得る。上記グリーンシートの形成において、プラスチックフィルム等は、塗布・乾燥後すぐに各シートから剥離してもよく、後述する積層の直前に剥離してもよい。また、このグリーンシートの形成工程においては、これらのシートとともに、上記と同様の方法でＺｎＯを含む保護層５１，５３形成用のグリーンシートを形成する。

次に、インダクタシート又はバリスタシートの上に、第１及び第２のコイル導体１１，１３又は第１及び第２の内部電極２１，２３を形成するための導体ペーストを、それぞれのシートに対して所望のパターンとなるようにスクリーン印刷する（ステップＳ１０３）。また、保護層５３形成用のグリーンシートの上に、方向識別マーク５５を形成するための導体ペーストを、所望のパターンとなるようにスクリーン印刷する（ステップＳ１０３）。これにより、所望のパターンを有する導体ペースト層が設けられた各シートを得る。例えば、導体ペーストとしては、ＰｄやＡｇ−Ｐｄ合金を主成分として含む導体ペーストが挙げられる。

続いて、第１及び第２の内部電極２１，２３にそれぞれ対応する導体ペースト層が設けられたバリスタシートを順次積層する（ステップＳ１０４）。続いて、この上に、第１及び第２のコイル導体１１，１３にそれぞれ対応する導体ペースト層が設けられたインダクタシートを順次積層する（ステップＳ１０５）。さらに、これらの積層構造の上に、方向識別マーク５５に対応する導体ペースト層が設けられた保護層５３形成用のグリーンシートと、保護層５１形成用のグリーンシートとを更に重ね、これらを圧着することにより、素体１の前駆体である積層体を得る。

その後、得られた積層体を、所望のサイズとなるようにチップ単位に切断した後、このチップを、所定温度（例えば、１０００〜１４００℃）で焼成して、素体１を得る（ステップＳ１０６）。方向識別マーク５５は、素体１と同時焼成により得られる。

続いて、得られた素体１の表面からその内部にＬｉを拡散させる。ここでは、得られた素体１の表面にＬｉ化合物を付着させた後、熱処理等を行う。Ｌｉ化合物の付着には、密閉回転ポットを用いることができる。Ｌｉ化合物としては、特に限定されないが、熱処理することによりＬｉが素体１の表面から第１及び第２のコイル導体１１，１３や第１及び第２の内部電極２１，２３の近傍にまで拡散できる化合物であり、例えば、Ｌｉの酸化物、水酸化物、塩化物、硝酸塩、ホウ酸塩、炭酸塩及びシュウ酸塩等が挙げられる。なお、サージ吸収素子ＳＡ１の製造において、このＬｉ拡散の工程は必ずしも必須ではない。

そして、このＬｉ拡散された素体１の側面に、銀を主成分とするペーストを転写した後に焼き付けた後、更にめっきを施すことによって、第１の端子電極３、第２の端子電極５、第３の端子電極７、及び外部導体９をそれぞれ形成し、サージ吸収素子ＳＡ１を得る（ステップＳ１０７）。めっきは、電気めっきにより行うことができ、例えば、ＣｕとＮｉとＳｎ、ＮｉとＳｎ、ＮｉとＡｕ、ＮｉとＰｄとＡｕ、ＮｉとＰｄとＡｇ、又は、ＮｉとＡｇ等を用いることができる。

以上のように、本第１実施形態では、方向識別マーク５５が、複数の機能層（インダクタ層１５，１７及び保護層５１，５３）の積層方向から見て第１及び第２のコイル導体１１，１３の内側に位置しているので、第１及び第２のコイル導体１１，１３に生じる磁束を遮るのが抑制されることとなる。この結果、第１及び第２のコイル導体１１，１３の誘導係数の低下を抑制することができる。

方向識別マーク５５が配されたインダクタ領域１ａは、サージ吸収素子ＳＡ１が基板に実装された状態では、基板から比較的離れて位置することとなる。このため、基板に設けられているグランドパターン等により第１及び第２のコイル導体１１，１３に生じる磁束を妨げられるのが抑制されることとなる。この結果、実装状態においても第１及び第２のコイル導体１１，１３の誘導係数が低下するのを抑制することができる。

本第１実施形態において、方向識別マーク５５と第１及び第２のコイル導体１１，１３との間隔が、上記積層方向から見て、８０μｍ以上に設定されている。また、方向識別マーク５５と第１及び第２のコイル導体１１，１３との間隔は、上記積層方向に垂直な方向から見て、８０μｍ以上に設定されている。すなわち、方向識別マーク５５と第１のコイル導体１１との間の最短の間隔は、８０μｍ以上に設定されている。これにより、方向識別マーク５５が第１及び第２のコイル導体１１，１３に生じる磁束を遮るのを確実に抑制することができる。

本第１実施形態において、方向識別マーク５５が、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｇ、あるいはＰｔからなる。これにより、方向識別マーク５５の光反射率が高くなり、方向識別マーク５５の認識が容易となる。

保護層５１，５３は、ＺｎＯを主成分とする材料からなる。保護層５１，５３が、ＺｎＯのほか、添加物として希土類やＢｉ等を含有している場合、方向識別マーク５５を構成する材料が、保護層５１，５３が含有する金属元素と反応する懼れがある。しかしながら、方向識別マーク５５が、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｇ、あるいはＰｔからなる場合、保護層５１，５３が含有する金属元素と反応することはない。この結果、方向識別マーク５５の形状が所望の形状（本実施形態では、長方形）に保たれることとなり、方向識別マーク５５を適切に認識することができる。

方向識別マーク５５は、ＺｒＯ_２、ＴｉＯ_２、ＭｇＯ、Ａｌ_２Ｏ_３等の金属酸化物からなっていてもよい。この場合、第１及び第２のコイル導体１１，１３の誘導係数の低下をより一層抑制することができる。

本第１実施形態において、方向識別マーク５５は、素体１内に配されている。これにより、方向識別マーク５５を保護することができ、マークの傷つきや剥がれ等を防ぐことができる。この結果、方向識別マーク５５を適切に認識することができる。

そして、本第１実施形態では、インダクタ部１０が相互に極性反転結合される第１のコイル導体１１及び第２のコイル導体１３を有している。このため、サージ吸収部２０の浮遊容量成分７３に対してインダクタ部１０の誘導係数を適切に設定することにより、浮遊容量成分７３の影響をキャンセルすることが可能となる。この結果、広帯域にわたって周波数特性の平坦な入力インピーダンスを実現することができる。

本第１実施形態では、容量成分６１を有するキャパシタ部を更に備えることとなる。これにより、サージ吸収部２０の浮遊容量成分７３に対してインダクタ部１０の誘導係数とキャパシタ部の容量成分６１の容量とを柔軟に設定することができる。

本第１実施形態のサージ吸収素子ＳＡ１は、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもより一層インピーダンス整合に優れたサージ吸収素子ＳＡ１とすることができる。

本第１実施形態において、キャパシタ部が有する容量成分６１は、第１のコイル導体１１と第２のコイル導体１３とにより形成されている。これにより、キャパシタ部を構成するための内部電極等を別途設ける必要がなく、素子の構成が簡素化されると共に、素子の小型化を図ることができる。

本第１実施形態において、インダクタ部１０は、第１のコイル導体１１が形成されたインダクタ層１５と第２のコイル導体１３が形成されたインダクタ層１７とが積層されることにより構成され、第１のコイル導体１１と第２のコイル導体１３とは、インダクタ層１５，１７の積層方向から見て相互に重なり合う領域１１ａ，１３ａを含んでいる。これにより、第１のコイル導体１１と第２のコイル導体１３とにおける、インダクタ層１５，１７の積層方向から見て相互に重なり合う領域１１ａ，１３ａ同士が容量結合し、当該領域１１ａ，１３ａ同士により上述した容量成分６１が形成されることとなる。これにより、キャパシタ部を構成するための内部電極等を別途設ける必要がなく、サージ吸収素子ＳＡ１の構成が簡素化されると共に、サージ吸収素子ＳＡ１の小型化を図ることができる。

本第１実施形態において、サージ吸収部２０は、第１の内部電極２１が形成されたバリスタ層２５と第２の内部電極２３が形成されたバリスタ層２７とが積層されることにより構成され、第１の内部電極２１と第２の内部電極２３とは、バリスタ層２５，２７の積層方向から見て相互に重なり合う領域を含んでいる。これにより、サージ吸収部２０をバリスタ６３により構成することができる。

本第１実施形態において、インダクタ部１０を構成するインダクタ層１５，１７及びサージ吸収部２０を構成するバリスタ層２５，２７が、ともにＺｎＯを主成分とするセラミック材料から形成されている。このため、インダクタ部１０とサージ吸収部２０とでは、焼成時に生じる体積変化の差が極めて小さい。したがって、これらを同時に焼成したとしても、両者の間にひずみや応力等が発生し難い。その結果、得られたサージ吸収素子ＳＡ１は、インダクタ部１０とサージ吸収部２０とが異なる材料により形成された従来のサージ吸収素子ＳＡ１と比較して、両者の剥離が極めて生じ難いものとなる。

インダクタ層１５，１７は、上述の如く、ＺｎＯを主成分とし、添加物としてＣｏを実質的に含有しないセラミック材料から構成される。このような材料は、インダクタの構成材料として十分な程度に高い抵抗率を有している。具体的には、インダクタ材料として好適な１ＭΩを超える抵抗率を有するものとなり易い。このため、インダクタ部１０は、単独では抵抗率の点で特性が不十分であったＺｎＯを主成分として含んでいるにもかかわらず、優れたインダクタ特性を発揮し得るものとなる。

本第１実施形態において、第１のコイル導体１１の他端、第２のコイル導体１３の他端、及び第１の内部電極２１は、外部導体９を通して接続されている。これにより、第１のコイル導体１１の他端、第２のコイル導体１３の他端、及び第１の内部電極２１を容易且つ確実に接続することができる。

（第２実施形態）
次に、図８及び図９に基づいて、第２実施形態に係るサージ吸収素子ＳＡ２の構成を説明する。図８は、第２実施形態に係るサージ吸収素子を示す概略斜視図である。図９は、第２実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。第２実施形態に係るサージ吸収素子ＳＡ２は、第１の端子電極３、第２の端子電極５、第３の端子電極７、第１のコイル導体１１、第２のコイル導体１３、第１の内部電極２１、第２の内部電極２３、及び外部導体９の数に関して第１実施形態に係るサージ吸収素子ＳＡ１と相違する。

サージ吸収素子ＳＡ２は、図８に示されるように、素体１を備えている。素体１は、直方体形状を呈しており、例えば、長さが１．６ｍｍ程度に設定され、幅が０．８ｍｍ程度に設定され、高さが０．５ｍｍ程度に設定されている。サージ吸収素子ＳＡ２は、第１の端子電極３、第２の端子電極５、第３の端子電極７、及び外部導体９をそれぞれ複数（本実施形態においては、２つ）備えている。第１の端子電極３と第２の端子電極５と第３の端子電極７とは、素体１の側面に互いに対向するようにそれぞれ形成されている。外部導体９は、素体１の長手方向の端部にそれぞれ形成されている。

インダクタ部１０は、図９に示されるように、相互に極性反転結合される第１のコイル導体１１及び第２のコイル導体１３をそれぞれ複数（本実施形態においては、２つ）含んでいる。インダクタ部１０は、第１のコイル導体１１が形成されたインダクタ層１５と第２のコイル導体１３が形成されたインダクタ層１７とが一層ずつ対になるように積層されることにより構成されている。第１のコイル導体１１及び第２のコイル導体１３は、一端を開放した略矩形の環状部分を有している。

インダクタ部１０は、コイル導体が形成されていない複数（本実施形態においては、２層）の絶縁体層（ダミー層）１９を備えている。絶縁体層１９は、インダクタ層１５及びインダクタ層１７により構成される第１のインダクタ層対と、インダクタ層１５及びインダクタ層１７により構成される第２のインダクタ層対との間に位置する。絶縁体層１９は、第１のインダクタ層対を構成するインダクタ層１７に形成された第２のコイル導体１３と、第２のインダクタ層対を構成するインダクタ層１５に形成された第１のコイル導体１１との極性反転結合を抑制するための機能層である。絶縁体層１９の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、上述した積層構造との剥離を低減する観点からは、インダクタ層１５，１７と、同様にＺｎＯを主成分として含む材料が好ましい。

インダクタ部１０の下にも、コイル導体が形成されていない複数（本実施形態においては、２層）の絶縁体層（ダミー層）１９が位置している。第１のインダクタ層対を構成するインダクタ層１５とインダクタ層１７との間に、コイル導体が形成されていない絶縁体層（ダミー層）が位置していてもよい。また、第２のインダクタ層対を構成するインダクタ層１５とインダクタ層１７との間に、コイル導体が形成されていない絶縁体層（ダミー層）が位置していてもよい。

サージ吸収部２０は、図９に示されるように、第１の内部電極２１及び第２の内部電極２３をそれぞれ複数（本実施形態においては、２つ）含んでいる。インダクタ部１０とサージ吸収部２０との間には、内部電極等が形成されていない複数の絶縁体層（ダミー層）が位置している。また、サージ吸収部２０の上下には、サージ吸収部２０を挟むように、内部電極が形成されていない複数の絶縁体層（ダミー層）２８，２９がそれぞれ位置している。絶縁体層２８，２９の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、上述した積層構造との剥離を低減する観点からは、バリスタ層２５，２７と、同様にＺｎＯを主成分として含む材料が好ましい。バリスタ層２５とバリスタ層２７との間に、内部電極等が形成されていない絶縁体層（ダミー層）が位置していてもよい。これらの絶縁体層（ダミー層）は、電気絶縁性を有する機能層である。

第１の内部電極２１同士は、バリスタ層２５上において、互いに電気的に絶縁されるように所定の間隔を有している。各第１の内部電極２１は、第１の電極部分３１と、第２の電極部分３３とを含んでいる。第１の電極部分３１は、バリスタ層２５，２７の積層方向から見て、後述する第２の内部電極２３の第１の電極部分３５と互いに重なり合う。第１の電極部分３１は、略矩形状を呈している。第２の電極部分３３は、第１の電極部分３１から素体１の側面（外部導体９が形成された側面）に露出するように引き出されており、引き出し導体として機能する。各第１の電極部分３１は、第２の電極部分３３を通して外部導体９に電気的に接続されている。第２の電極部分３３は、第１の電極部分３１と一体に形成されている。第１の電極部分３１は、略台形状をそれぞれ呈している。

各第２の内部電極２３は、第１の電極部分３５と、第２の電極部分３７とを含んでいる。第１の電極部分３５は、バリスタ層２５，２７の積層方向から見て第１の内部電極２１の第１の電極部分３１と互いに重なるように形成される。第１の電極部分３５は、略矩形状をそれぞれ呈している。第２の電極部分３７は、各第１の電極部分３５から素体１の両側面（第３の端子電極７が形成された両側面）に露出するようにそれぞれ引き出されており、引き出し導体として機能する。各第１の電極部分３５は、第２の電極部分３７を通して第２の端子電極５に電気的に接続されている。第２の電極部分３７は、第１の電極部分３５と一体に形成されている。第１の電極部分３５は、略台形状をそれぞれ呈している。

第２の内部電極２３同士は、接続導体３９にて、電気的に接続されている。接続導体３９は、２つの第２の内部電極２３と一体に形成されている。これにより、各第２の内部電極２３が電気的に接続される第３の端子電極７に電気めっき層（例えば、Ｎｉめっき層及びＳｎめっき層）を形成する際に、２つの第２の内部電極２３が同電位となる。この結果、各第３の端子電極７に形成される電気めっき層の厚みが略均一となる。

サージ吸収部２０においては、第１の電極部分３１と、第１の電極部分３５と、バリスタ層２５，２７における第１の電極部分３１及び第１の電極部分３５に重なる領域とにより、一つのバリスタが構成されることとなる。

保護層５１と保護層５３との間には、サージ吸収素子ＳＡ２の上下方向を識別するための方向識別マーク５５が配されている。本実施形態では、方向識別マーク５５の短辺の長さは、８０μｍに設定され、方向識別マーク５５の長辺の長さは、６００μｍに設定されている。

方向識別マーク５５は、図１０に示されるように、複数の機能層（インダクタ層１５，１７及び保護層５１，５３）の積層方向から見て第１及び第２のコイル導体１１，１３の内側に位置している。本実施形態では、図１０における（ａ）に示されるように、方向識別マーク５５と第１及び第２のコイル導体１１，１３との間隔Ｄ１，Ｄ２が、上記積層方向から見て、８０μｍ以上に設定されている。また、図３における（ｂ）に示されるように、方向識別マーク５５と第２のコイル導体１３との間隔Ｄ３は、上記積層方向に垂直な方向から見て、８０μｍ以上に設定されている。すなわち、方向識別マーク５５と第２のコイル導体１３との間の最短の間隔は、８０μｍ以上に設定されている。

素体１は、上述したインダクタ層１５，１７、絶縁体層１９、バリスタ層２５，２７、絶縁体層２８，２９、及び保護層５１，５３が積層されている。実際のサージ吸収素子ＳＡ２の素体１では、インダクタ層１５，１７、絶縁体層１９、バリスタ層２５，２７、絶縁体層２８，２９は、互いの間の境界がほとんど視認できない程度に一体化されている。

サージ吸収素子ＳＡ２では、第１のコイル導体１１及び第２のコイル導体１３によるコイル面積を比較的大きく設定することが可能となる。この結果、サージ吸収素子ＳＡ２では、誘導係数を大きくすることができる。

サージ吸収素子ＳＡ２では、第１の電極部分３１と第１の電極部分３５とが互いに重なり合う部分の面積が比較的大きく設定されている。これにより、等価直列抵抗（ＥＳＲ）化及び等価直列インダクタンス（ＥＳＬ）化を図ることができる。第１の内部電極２１同士の上記所定の間隔は、第１の内部電極２１同士間のクロストークを考慮し、当該クロストークの発生を抑制し得る値に設定される。第２の内部電極２３同士の上記所定の間隔も、第２の内部電極２３同士間のクロストークを考慮し、当該クロストークの発生を抑制し得る値に設定される。

以上のように、本第２実施形態では、第１実施形態と同様に、方向識別マーク５５が、複数の機能層（インダクタ層１５，１７及び保護層５１，５３）の積層方向から見て第１及び第２のコイル導体１１，１３の内側に位置しているので、第１及び第２のコイル導体１１，１３に生じる磁束を遮るのが抑制されることとなる。この結果、第１及び第２のコイル導体１１，１３の誘導係数の低下を抑制することができる。

そして、本第２実施形態においても、第１実施形態と同様に、半導体デバイス等を高圧の静電気から保護することができると共に、高速信号に対するインピーダンス整合がより一層優れることとなる。

本第２実施形態においては、第１の端子電極３、第２の端子電極５、第３の端子電極７、第１のコイル導体１１、第２のコイル導体１３、第１の内部電極２１、及び第２の内部電極２３をそれぞれ複数有している。これにより、アレイ状とされたサージ吸収素子を実現することができる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

本実施形態では、積層型電子部品としてインダクタ部１０とサージ吸収部２０とを備えるサージ吸収素子ＳＡ１，ＳＡ２に本発明を適用した例を示しているが、これに限られない。例えば、積層型インダクタ、積層型フィルタ等のコイル導体を備える積層型電子部品であれば、本発明を適用できる。

本実施形態では、方向識別マーク５５を素体１内に配しているが、素体１の外表面上に配してもよい。しかしながら、素体１の外表面に方向識別マーク５５を配する場合、素体１に含まれる材料及び方向識別マーク５５を構成する材料に応じて、以下の問題が生じる。

素体１がＰｒを含有する場合、素体１と同時焼成によりＰｄやＺｒＯ_２等からなる方向識別マーク５５を形成すると、Ｐｒが酸化物として方向識別マーク５５の縁部に偏析し、凹凸を形成することがある。このように方向識別マーク５５の縁部に酸化プラセオジムの凹凸が形成されると、端子電極３，５，７や外部導体９に電気めっきを施す際に、上記凹凸がめっき付着の基点となり、方向識別マーク５５の近傍に不要なめっき膜が形成されてしまう。このため、方向識別マーク５５の形状が変わり、方向識別マーク５５の認識性が低下してしまう。しかしながら、本実施形態では、方向識別マーク５５が素体１内に配されているので、上述した問題は生じない。

方向識別マーク５５は、素体１の外側から認識可能であれば、インダクタ領域１ａのどの層に配置されていてもよい。また、方向識別マーク５５は、複数であってもよい。

第１実施形態に係るサージ吸収素子を示す概略斜視図である。 第１実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。 コイル導体と方向識別マークとの位置関係を説明するための模式図である。 第１実施形態に係るサージ吸収素子の回路構成を説明するための図である。 図４に示された回路構成の等価回路を示す図である。 バリスタの等価回路を示す図である。 第１実施形態に係るサージ吸収素子を製造する工程を説明するためのフロー図である。 第２実施形態に係るサージ吸収素子を示す概略斜視図である。 第２実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。 コイル導体と方向識別マークとの位置関係を説明するための模式図である。

符号の説明

１…素体、３…第１の端子電極、５…第２の端子電極、７…第３の端子電極、９…外部導体、１０…インダクタ部、１１…第１のコイル導体、１３…第２のコイル導体、１５，１７…インダクタ層、１９…絶縁体層、２０…サージ吸収部、２１…第１の内部電極、２３…第２の内部電極、２５，２７…バリスタ層、２８，２９…絶縁体層、５１，５３…保護層、５５…方向識別マーク、ＳＡ１，ＳＡ２…サージ吸収素子。

Claims (9)

1. 複数の機能層が積層された素体と、
   前記素体内に、軸心が前記複数の機能層の積層方向に対して平行となるように配されたコイル導体と、
   前記素体に配された、前記素体の方向を識別するためのマークと、を備え、
   前記マークが、前記複数の機能層の積層方向から見て前記コイル導体の内側に位置していることを特徴とする積層型電子部品。
2. 複数の機能層が積層された素体と、
   前記素体内に、軸心が前記複数の機能層の積層方向に対して平行となるように配されたコイル導体と、
   前記素体内に、前記複数の機能層の積層方向に対向するように配された複数の内部電極と、
   前記素体に配された、前記素体の方向を識別するためのマークと、を備え、
   前記素体が、前記コイル導体が配される第１の領域と前記複数の内部電極が配される第２の領域とを、前記複数の機能層の積層方向に沿って有しており、
   前記第１の領域が、前記素体の複数の外表面のうち前記複数の機能層の積層方向に対して垂直な一つの外表面を含み、
   前記マークが、前記第１の領域に配されると共に、前記複数の機能層の積層方向から見て前記コイル導体の内側に位置していることを特徴とする積層型電子部品。
3. 前記複数の機能層のうち前記第２の領域となる機能層が、電圧非直線特性を発現する材料からなることを特徴とする請求項２に記載の積層型電子部品。
4. 前記マークが、前記素体内に配されていることを特徴とする請求項１〜請求項３のいずれか一項に記載の積層型電子部品。
5. 前記マークと前記コイル導体との間隔が、前記複数の機能層の積層方向から見て、８０μｍ以上に設定されていることを特徴とする請求項１〜請求項４のいずれか一項に記載の積層型電子部品。
6. 前記マークと前記コイル導体との間隔が、前記複数の機能層の積層方向に垂直な方向から見て、８０μｍ以上に設定されていることを特徴とする請求項１〜請求項５のいずれか一項に記載の積層型電子部品。
7. 前記マークと前記コイル導体との間の最短の間隔が、８０μｍ以上に設定されていることを特徴とする請求項１〜請求項４のいずれか一項に記載の積層型電子部品。
8. 前記複数の機能層が、ＺｎＯを主成分とする材料からなることを特徴とする請求項１〜請求項７のいずれか一項に記載の積層型電子部品。
9. 前記マークが、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｇ、あるいはＰｔからなることを特徴とする請求項１〜請求項８のいずれか一項に記載の積層型電子部品。

Images