JP5760894B2 - 静電気保護素子 - Google Patents

静電気保護素子 Download PDF

Info

Publication number
JP5760894B2
JP5760894B2 JP2011207721A JP2011207721A JP5760894B2 JP 5760894 B2 JP5760894 B2 JP 5760894B2 JP 2011207721 A JP2011207721 A JP 2011207721A JP 2011207721 A JP2011207721 A JP 2011207721A JP 5760894 B2 JP5760894 B2 JP 5760894B2
Authority
JP
Japan
Prior art keywords
insulating film
internal circuit
terminal electrode
electrostatic protection
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011207721A
Other languages
English (en)
Other versions
JP2013069561A (ja
Inventor
壮司 簗田
壮司 簗田
斎藤 洋
洋 斎藤
克成 森合
克成 森合
和人 竹屋
和人 竹屋
陽祐 星川
陽祐 星川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2011207721A priority Critical patent/JP5760894B2/ja
Publication of JP2013069561A publication Critical patent/JP2013069561A/ja
Application granted granted Critical
Publication of JP5760894B2 publication Critical patent/JP5760894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、静電気保護素子に関する。
静電気保護素子として、セラミック基材の上面の両端部に設けられた引出電極と、引出電極の一部と引出電極間のギャップを覆うように設けられた過電圧保護材料層と、過電圧保護材料層を覆うように設けられた保護層と、を備えているものが知られている(たとえば、特許文献1参照)。素体と、素体の内部に埋設した空洞部と、空洞部を介して一定の間隔をもって互いに対向配置した一対の放電用電極と、放電用電極とそれぞれ接続し素体の端面に形成した一対の端面電極と、を備えている静電気保護素子も知られている(たとえば、特許文献2参照)。
特開2009−117735号公報 特開2009−212037号公報
静電気保護素子は、ICなどの半導体デバイスを静電気放電(ESD:Electrostatic Discharge)から保護するために用いられる。半導体デバイスの中には、低耐圧の半導体デバイスが存在しており、この低耐圧の半導体デバイスを静電気放電から保護するためには、静電気保護素子は、比較的低い電圧で放電する、すなわち放電開始電圧が低い必要がある。
特許文献1に記載された静電気保護素子では、対向する引出電極間の過電圧保護材料層中に散在する導電粒子間で放電が生じるため、放電距離が短い。これにより、特許文献1に記載された静電気保護素子は、放電開始電圧が低い。しかしながら、特許文献1に記載された静電気保護素子では、引出電極は、その先端部同士が対向するように配置されていることから、引出電極の先端部に電界が集中し、放電による引出電極の損傷や変形が起こり易い。このため、静電気保護素子を繰り返し使用していると、引出電極の損傷や変形により放電開始電圧が変化し、信頼性が低下してしまう。
特許文献1に記載された静電気保護素子では、引出電極同士が同じセラミック基材上に位置している。このため、たとえば多湿環境下で使用された場合、イオンマイグレーションが生じ、対向する引出電極が短絡する懼れがある。
特許文献2に記載された静電気保護素子では、放電が、一対の放電用電極間の空洞部にて生じる気中放電であり、放電開始電圧が比較的高い。このため、放電開始電圧を低くするためには、一対の放電用電極の間隔を狭く設定する必要がある。しかしながら、一対の放電用電極の間隔が狭い場合、放電用電極同士が接触するなどして、一対の放電用電極が短絡する懼れがあることから、一対の放電用電極の間隔を狭くすることは容易ではない。
本発明は、放電開始電圧を容易に低く設定することと、信頼性が低下するのを抑制することとが可能な静電気保護素子を提供することを目的とする。
本発明に係る静電気保護素子は、素体と、両端部が素体の表面に露出するように素体内に配置された内部回路要素と、内部回路要素の両端部に対応するように素体に対してそれぞれ配置された第一及び第二端子電極と、少なくとも内部回路要素の一方の端部を覆うように素体に配置された絶縁膜と、を備えており、内部回路要素の一方の端部と第一端子電極とが、絶縁膜を介して対向していることを特徴とする。
本発明に係る静電気保護素子では、放電は、互いに対向する内部回路要素の一方の端部と第一端子電極との間で生じる。内部回路要素の一方の端部と第一端子電極との間隔は、絶縁膜の厚みにより規定される。したがって、絶縁膜の厚みを薄く設定することにより、放電開始電圧を容易に低くすることができる。
本発明では、内部回路要素の一方の端部と第一端子電極とが対向している。このため、電極の先端部同士が対向する構成に比して、電界が集中し難く、内部回路要素の一方の端部や第一端子電極に、放電による損傷や変形が起こり難い。したがって、静電気保護素子を繰り返し使用した場合でも、放電開始電圧が変化し難く、信頼性が低下するのを抑制できる。
本発明では、内部回路要素の一方の端部と第一端子電極とが絶縁膜で隔てられている。このため、多湿環境下で使用された場合でも、内部回路要素の一方の端部と第一端子電極との間でイオンマイグレーションが生じることはない。したがって、内部回路要素の一方の端部と第一端子電極とが短絡することはない。
素体は、焼成によって得られた素体であり、絶縁膜は、焼成された素体の表面に形成されていてもよい。この場合、素体と絶縁膜とを同時焼成により得るものに比して、焼成による素体の変形や素体に含まれる成分の絶縁膜への拡散などの影響を受けずに、絶縁膜を安定且つ容易に形成することができる。また、絶縁膜の材料選定が容易となる。
素体は、表面として、互いに対向する第一及び第二端面を含み、内部回路要素は、第一及び第二端面の対向方向に延びて、一方の端部が第一端面に露出しており、絶縁膜が、第一端面に形成されていてもよい。この場合、絶縁膜が第一端面に形成されるので、絶縁膜の厚みが安定且つ容易に規定されることとなる。したがって、放電開始電圧を容易に低くすることができると共に、信頼性の低下をより一層抑制できる。
内部回路要素の他方の端部と第二端子電極とが接続されていてもよい。この場合、内部回路要素の一方の端部と第一端子電極との間で放電が生じることとなる。
絶縁膜は、内部回路要素の他方の端部を更に覆うように素体に配置されており、内部回路要素の他方の端部と第二端子電極とが、絶縁膜を介して対向していてもよい。この場合、内部回路要素の一方の端部と第一端子電極との間又は内部回路要素の他方の端部と第二端子電極との間で放電が生じることとなる。
素体は、表面として、互いに対向する第一及び第二端面を含み、内部回路要素は、第一及び第二端面の対向方向に延びて、一方の端部が第一端面に露出すると共に他方の端部が第二端面に露出しており、絶縁膜が、第一端面と第二端面とに形成されていてもよい。この場合、絶縁膜が第一端面と第二端面とに形成されるので、絶縁膜の厚みが安定且つ容易に規定されることとなる。したがって、放電開始電圧を容易に低くすることができると共に、信頼性の低下をより一層抑制できる。
内部回路要素が、第一及び第二端面の対向方向に連続した導体であってもよい。
本発明によれば、放電開始電圧を容易に低く設定することと、信頼性が低下するのを抑制することとが可能な静電気保護素子を提供することができる。
第1実施形態に係る静電気保護素子を示す斜視図である。 第1実施形態に係る静電気保護素子の断面構成を説明する図である。 第1実施形態に係る静電気保護素子の断面構成を説明する図である。 第2実施形態に係る静電気保護素子を示す斜視図である。 第2実施形態に係る静電気保護素子の断面構成を説明する図である。 第2実施形態に係る静電気保護素子の断面構成を説明する図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
まず、図1〜図3を参照して、第1実施形態に係る静電気保護素子EP1の構成を説明する。図1は、第1実施形態に係る静電気保護素子を示す斜視図である。図2及び図3は、第1実施形態に係る静電気保護素子の断面構成を説明する図である。
静電気保護素子EP1は、図1〜図3に示されるように、略直方体形状の素体3と、内部回路要素5と、第一端子電極7と、第二端子電極9と、絶縁膜11と、を備えている。素体3は、表面として、互いに対向し且つ矩形形状の端面3a,3bと、端面3a,3bに直交する4つの側面3c〜3fとを有している。4つの側面3c〜3fは、端面3aと端面3bとの間を連結するように伸びている。
素体3は、電圧非直線特性(以下、「バリスタ特性」と称する)を有する複数のバリスタ層が積層された積層体として構成されている。実際の静電気保護素子EP1(素体3)では、複数のバリスタ層は、互いの境界が視認できない程度に一体化されている。素体3は、半導体セラミックにて構成されるセラミック層が複数積層されて構成されたセラミック素体である。素体3は、半導体セラミックを含むセラミックグリーンシートを積層し、焼成することにより得られる。焼成により、セラミックグリーンシートは上記セラミック層となる。
セラミック層であるバリスタ層(素体)は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分としてCo、希土類金属元素、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)などの金属単体やこれらの酸化物を含む。本実施形態において、バリスタ層は、副成分としてCo、Pr、Cr、Ca、K、Si、及びAlを含んでいる。
Coは、ZnOの結晶粒界にアクセプター準位を形成し、バリスタ特性を発現させる物質として作用する。希土類金属元素(たとえば、Prなど)も、バリスタ特性を発現させるための材料となる。バリスタ層(素体)におけるZnOの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。
内部回路要素5は、素体3内に配置されている。内部回路要素5は、一対の端面3a,3bの対向方向に連続した導体であり、帯状を呈している。内部回路要素5の一端部5aは、端面3aに露出している。内部回路要素5の他端部5bは、端面3bに露出している。内部回路要素5は、積層型の電気素子の内部電極として通常用いられる導電性材料(たとえば、AgやAg−Pd合金など)からなる。内部回路要素5は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
内部回路要素5は、複数の導体からなってもよい。たとえば、複数の導体は、素体3(バリスタ層)の一部の領域をバリスタ層の積層方向で挟むように配置されていてもよい。この場合、一方の導体の一端部が端面3aに露出し、他方の導体の他端部が端面3bに露出することとなる。
第一端子電極7は、内部回路要素5の一端部5aに対応するように素体3に対して配置されている。すなわち、第一端子電極7は、素体3の端面3a側に位置している。第一端子電極7は、後述する絶縁膜11の全体と、側面3c〜3fにおける端面3a寄りの一部と、を覆うように形成されている。
第一端子電極7は、金属粉末(たとえば、Ag、Ag−Pd合金、又はCuなど)と熱硬化性樹脂とを含有する組成物を素体3の対応する表面及び絶縁膜11に付与して硬化させることにより形成されている。すなわち、第一端子電極7は、金属粉末を導電性材料として含有している。必要に応じて、第一端子電極7の上にめっき層が形成されることもある。
第二端子電極9は、内部回路要素5の他端部5bに対応するように素体3に対して配置されている。すなわち、第二端子電極9は、素体3の端面3b側に位置している。第二端子電極9は、端面3bの全体と、側面3c〜3fにおける端面3b寄りの一部と、を覆うように形成されている。内部回路要素5は、素体3の端面3bに露出した他端部5bにおいて、第二端子電極9と直接的に接続されている。
第二端子電極9は、導電性ペーストを素体3の対応する表面に付与して焼き付けることにより形成されている。導電性ペーストには、金属(Ag粉末又はAg−Pd合金粉末など)に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。必要に応じて、第二端子電極9の上にめっき層が形成されることもある。
絶縁膜11は、内部回路要素5の一端部5aを覆うように、素体3の端面3aに配置されている。本実施形態では、絶縁膜11は、端面3aの全体を覆っている。絶縁膜11は、ガラスからなる。絶縁膜11は、必ずしも端面3aの全体を覆っている必要はなく、少なくとも内部回路要素5の一端部5aを覆っていればよい。絶縁膜11は、たとえば、スパッタリング法又はCVD法などにより、素体3の対応する表面に形成することができる。絶縁膜11は、たとえばホウケイ酸ガラス又は石英系ガラスなどからなる。
内部回路要素5の一端部5aと第一端子電極7とが、絶縁膜11を介して対向している。これにより、内部回路要素5は、素体3の端面3aに露出した一端部5aにおいて、第一端子電極7と直接的に接続されることはない。
以上のように、第1実施形態の静電気保護素子EP1では、内部回路要素5の他端部5bと第二端子電極9とが接続されている。したがって、放電は、互いに対向する内部回路要素5の一端部5aと第一端子電極7との間で生じることとなる。内部回路要素5の一端部5aと第一端子電極7との間隔は、絶縁膜11の厚みにより規定される。したがって、絶縁膜11の厚みを薄く設定することにより、静電気保護素子EP1の放電開始電圧を容易に低くすることができる。
静電気保護素子EP1では、内部回路要素5の一端部5aと第一端子電極7とが対向している。すなわち、内部回路要素5の一端部5aに対して、第一端子電極7が面として対向する。このため、静電気保護素子EP1では、電極の先端部同士が対向する構成に比して、電界が集中し難く、内部回路要素5の一端部5aや第一端子電極7に、放電による損傷や変形が起こり難い。したがって、静電気保護素子EP1を繰り返し使用した場合でも、放電開始電圧が変化し難く、信頼性が低下するのを抑制できる。
静電気保護素子EP1では、内部回路要素5の一端部5aと第一端子電極7とが絶縁膜11で隔てられている。このため、多湿環境下で使用された場合でも、内部回路要素5の一端部5aと第一端子電極7との間でイオンマイグレーションが生じることはない。したがって、内部回路要素5の一端部5aと第一端子電極7とが短絡することはない。
素体3は、焼成によって得られた素体であり、絶縁膜11は、焼成された素体3の端面3aに形成されている。これにより、素体3と絶縁膜11とを同時焼成により得るものに比して、焼成による素体3の変形や素体3に含まれる成分の絶縁膜11への拡散などの影響を受けずに、絶縁膜11を安定且つ容易に形成することができる。また、絶縁膜11の材料選定が容易となる。
絶縁膜11の材料としては、上述したガラス以外に、金属酸化物(たとえば、SiO、Al、又はZrOなど)、AlN、又は樹脂材料(たとえば、パラキシリレン樹脂など)が挙げられる。絶縁膜11がガラス又は金属酸化物からなる場合、絶縁膜11が樹脂材料からなる場合に比して、湿度などの環境による影響を受け難く、放電が安定する。
絶縁膜11が金属酸化物からなる場合は、たとえば、パッタリング法やCVD法などにより、絶縁膜11を形成することができる。絶縁膜11が樹脂からなる場合は、たとえば、パリレンコーティングにより絶縁膜11を形成することができる。絶縁膜11が金属酸化物からなる場合は、第一端子電極7は、第二端子電極9と同様に、導電性ペーストを素体3の対応する表面に付与して焼き付けることにより形成することかできる。
素体3は、表面として、互いに対向する一対の端面3a,3bを含み、内部回路要素5は、一対の端面3a,3bの対向方向に延びて、一端部5aが端面3aに露出しており、絶縁膜11が、端面3aに形成されている。絶縁膜11が端面3aに形成されるので、絶縁膜11の厚みが安定且つ容易に規定されることとなる。したがって、静電気保護素子EP1の放電開始電圧を容易に低くすることができると共に、信頼性の低下をより一層抑制できる。
(第2実施形態)
次に、図4〜図6を参照して、第2実施形態に係る静電気保護素子EP2の構成を説明する。図4は、第2実施形態に係る静電気保護素子を示す斜視図である。図5及び図6は、第2実施形態に係る静電気保護素子の断面構成を説明する図である。
静電気保護素子EP2は、図4〜図6に示されるように、略直方体形状の素体3と、内部回路要素5と、第一端子電極7と、第二端子電極9と、絶縁膜11と、を備えている。静電気保護素子EP2は、絶縁膜11が端面3bにも配置されている点で静電気保護素子EP1と相違している。
絶縁膜11は、内部回路要素5の他端部5bを更に覆うように、素体3の端面3bにも配置されている。本実施形態では、絶縁膜11は、端面3bの全体を覆っている。絶縁膜11は、必ずしも端面3bの全体を覆っている必要はなく、少なくとも内部回路要素5の他端部5bを覆っていればよい。また、絶縁膜11は、素体3の全面を覆っていてもよい。すなわち、絶縁層11は、4つの側面3c〜3fを更に覆っている場合、湿度、めっき液、又はフラックスの素体3及び内部回路要素5への影響を抑制できる。絶縁膜11は、第1実施形態にて述べたように形成することができる。
内部回路要素5の他端部5bと第二端子電極9とが、絶縁膜11を介して対向している。これにより、内部回路要素5は、素体3の端面3aに露出した他端部5bにおいて、第二端子電極9と直接的に接続されることはない。静電気保護素子EP2では、第一端子電極7だけでなく、第二端子電極9も、金属粉末と熱硬化性樹脂とを含有する上記組成物を素体3の対応する表面及び絶縁膜11に付与して硬化させることにより形成されている。
以上のように、第2実施形態の静電気保護素子EP2では、放電は、互いに対向する内部回路要素5の一端部5aと第一端子電極7との間、又は、互いに対向する内部回路要素5の他端部5bと第二端子電極9との間で生じることとなる。内部回路要素5の一端部5aと第一端子電極7との間隔、及び、内部回路要素5の他端部5bと第二端子電極9との間隔は、絶縁膜11の厚みにより規定される。したがって、絶縁膜11の厚みを薄く設定することにより、静電気保護素子EP2の放電開始電圧を容易に低くすることができる。
静電気保護素子EP2では、内部回路要素5の各端部5a,5bと対応する端子電極7,9とが対向している。すなわち、内部回路要素5の各端部5a,5b対して、対応する端子電極7,9が面として対向する。このため、静電気保護素子EP2では、第1実施形態でも述べたように、電界が集中し難く、内部回路要素5の各端部5a,5bや第一及び第二端子電極7,9に、放電による損傷や変形が起こり難い。したがって、静電気保護素子EP2を繰り返し使用した場合でも、放電開始電圧が変化し難く、信頼性が低下するのを抑制できる。
静電気保護素子EP2では、内部回路要素5の各端部5a,5bと対応する端子電極7,9とが絶縁膜11で隔てられている。このため、多湿環境下で使用された場合でも、内部回路要素5の各端部5a,5bと対応する端子電極7,9との間でイオンマイグレーションが生じることはない。したがって、内部回路要素5の各端部5a,5bと対応する端子電極7,9とが短絡することはない。
静電気保護素子EP2でも、絶縁膜11は、焼成された素体3の端面3a,3bに形成されている。これにより、素体3と絶縁膜11とを同時焼成により得るものに比して、焼成による素体3の変形や素体3に含まれる成分の絶縁膜11への拡散などの影響を受けずに、絶縁膜11を安定且つ容易に形成することができる。また、絶縁膜11の材料選定が容易となる。
内部回路要素5は、一端部5aが端面3aに露出すると共に他端部5bが端面3bに露出しており、絶縁膜11が、端面3aと端面3bとに形成されている。絶縁膜11が端面3aと端面3bとに形成されるので、絶縁膜11の厚みが安定且つ容易に規定されることとなる。したがって、静電気保護素子EP2の放電開始電圧を容易に低くすることができると共に、信頼性の低下をより一層抑制できる。
内部回路要素5は、第1実施形態と同じく、複数の導体からなってもよい。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
素体3は、半導体セラミックに限られることなく、誘電体セラミック(たとえは、BaTiO系、Ba(Ti,Zr)O系、又は(Ba,Ca)TiO系など)、フェライト(たとえば、Ni−Cu−Zn系フェライト、Ni−Cu−Zn−Mg系フェライト、Cu−Zn系フェライト、又はNi−Cu系フェライトなど)、又はガラス系セラミック(たとえば、ガラス成分とアルミナとからなるガラス系セラミックなど)などからなっていてもよい。
内部回路要素5の形状は、帯状に限られることなく、他の形状(たとえば、柱状など)であってもよい。
3…素体、3a,3b…端面、5…内部回路要素、5a…一端部、5b…他端部、7…第一端子電極、9…第二端子電極、11…絶縁膜、EP1,EP2…静電気保護素子。

Claims (7)

  1. 素体と、
    両端部が前記素体の表面に露出するように前記素体内に配置された内部回路要素と、
    前記内部回路要素の前記両端部に対応するように前記素体に対してそれぞれ配置された第一及び第二端子電極と、
    少なくとも前記内部回路要素の一方の端部を覆うように前記素体に配置された絶縁膜と、を備えており、
    前記第一端子電極は、前記絶縁膜を覆うように形成され、
    前記内部回路要素の前記一方の端部と前記第一端子電極とが、前記絶縁膜を介して対向し、前記絶縁膜に覆われている前記一方の端部と前記絶縁膜を覆っている前記第一端子電極とが、前記絶縁膜で隔てられていることを特徴とする静電気保護素子。
  2. 前記素体は、焼成によって得られた素体であり、
    前記絶縁膜は、焼成された前記素体の前記表面に形成されていることを特徴とする請求項1に記載の静電気保護素子。
  3. 前記素体は、前記表面として、互いに対向する第一及び第二端面を含み、
    前記内部回路要素は、前記第一及び第二端面の対向方向に延びて、前記一方の端部が前記第一端面に露出しており、
    前記絶縁膜が、前記第一端面に形成されていることを特徴とする請求項1又は2に記載の静電気保護素子。
  4. 前記内部回路要素の他方の端部と前記第二端子電極とが接続されていることを特徴とする請求項1〜3のいずれか一項に記載の静電気保護素子。
  5. 前記絶縁膜は、前記内部回路要素の他方の端部を更に覆うように前記素体に配置されており、
    前記第二端子電極は、前記内部回路要素の前記他方の端部を覆うように前記素体に配置されている前記絶縁膜を覆うように形成され、
    前記内部回路要素の前記他方の端部と前記第二端子電極とが、前記絶縁膜を介して対向し、前記絶縁膜に覆われている前記他方の端部と前記絶縁膜を覆っている前記第二端子電極とが、前記絶縁膜で隔てられていることを特徴とする請求項1又は2に記載の静電気保護素子。
  6. 前記素体は、前記表面として、互いに対向する第一及び第二端面を含み、
    前記内部回路要素は、前記第一及び第二端面の対向方向に延びて、前記一方の端部が前記第一端面に露出すると共に前記他方の端部が前記第二端面に露出しており、
    前記絶縁膜が、前記第一端面と前記第二端面とに形成されていることを特徴とする請求項5に記載の静電気保護素子。
  7. 前記内部回路要素が、前記第一及び第二端面の対向方向に連続した導体であることを特徴とする請求項3又は6に記載の静電気保護素子。
JP2011207721A 2011-09-22 2011-09-22 静電気保護素子 Active JP5760894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011207721A JP5760894B2 (ja) 2011-09-22 2011-09-22 静電気保護素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011207721A JP5760894B2 (ja) 2011-09-22 2011-09-22 静電気保護素子

Publications (2)

Publication Number Publication Date
JP2013069561A JP2013069561A (ja) 2013-04-18
JP5760894B2 true JP5760894B2 (ja) 2015-08-12

Family

ID=48475017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011207721A Active JP5760894B2 (ja) 2011-09-22 2011-09-22 静電気保護素子

Country Status (1)

Country Link
JP (1) JP5760894B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116278A1 (de) * 2015-09-25 2017-03-30 Epcos Ag Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134912B2 (ja) * 1993-12-15 2001-02-13 三菱マテリアル株式会社 サージアブソーバ
JP3465598B2 (ja) * 1998-08-25 2003-11-10 三菱マテリアル株式会社 チップ型サージアブソーバ

Also Published As

Publication number Publication date
JP2013069561A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
US9185785B2 (en) Electrostatic protection component
JP5267583B2 (ja) 積層セラミック電子部品
JP5206440B2 (ja) セラミック電子部品
KR100799475B1 (ko) 서지 흡수 소자
WO2005098877A1 (ja) 静電気対策部品
JP4074299B2 (ja) 積層型チップバリスタ
CN104396103A (zh) 静电保护元件及其制造方法
KR20140046301A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP6747201B2 (ja) 電子部品
JP5760894B2 (ja) 静電気保護素子
US9795020B2 (en) ESD protection component
JP2007214509A (ja) 積層型電子部品
JP2009295683A (ja) チップ型電子部品
JP5437248B2 (ja) 電気的多層構成要素
JP5447180B2 (ja) セラミック多層基板および電子モジュール
WO2014188791A1 (ja) Esd保護装置
JP2020113673A (ja) 電子部品
US20220392701A1 (en) Transient voltage protection device
CN114823143B (zh) 层叠电容器
US20240071655A1 (en) Transient voltage protection device
JP5034640B2 (ja) 積層バリスタとその製造方法
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JP2023042847A (ja) 過渡電圧保護デバイス
JP2023041202A (ja) 過渡電圧保護デバイス
JP2024033857A (ja) 過渡電圧保護デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150525

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5760894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150