WO2005098877A1 - 静電気対策部品 - Google Patents

静電気対策部品 Download PDF

Info

Publication number
WO2005098877A1
WO2005098877A1 PCT/JP2005/005322 JP2005005322W WO2005098877A1 WO 2005098877 A1 WO2005098877 A1 WO 2005098877A1 JP 2005005322 W JP2005005322 W JP 2005005322W WO 2005098877 A1 WO2005098877 A1 WO 2005098877A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
varistor
glass
bismuth oxide
Prior art date
Application number
PCT/JP2005/005322
Other languages
English (en)
French (fr)
Inventor
Hidenori Katsumura
Tatsuya Inoue
Hiroshi Kagata
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/591,255 priority Critical patent/US7864025B2/en
Priority to EP05727186A priority patent/EP1715494A4/en
Priority to CN2005800119448A priority patent/CN1942981B/zh
Publication of WO2005098877A1 publication Critical patent/WO2005098877A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06533—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Definitions

  • the present invention relates to an antistatic component used for various electronic devices and the like.
  • FIG. 9 is a cross-sectional view of a multilayer chip varistor (hereinafter, referred to as MLCV).
  • the MLCV includes a varistor layer 2 having an internal electrode 1 and a terminal 3 connected to the internal electrode 1 on an end face of the varistor layer 2.
  • Protective layers 4 are provided on the upper and lower surfaces of the norister layer 2.
  • a multilayer chip varistor of the present invention includes a varistor layer and a substrate on which a norister layer is laminated.
  • the Norista layer is laminated on the substrate, so that even if the mechanical strength of the varistor layer is small, the mechanical strength of the substrate is added, so that the thickness can be reduced.
  • the norister layer is made of a material containing at least oxidized bismuth, and the varistor layer and the substrate are sintered to diffuse the oxidized bismuth into the substrate.
  • the substrate is provided with the bismuth oxide diffusion layer, the Norister layer and the substrate become an integral substance, and separation at the interface between the Norister layer and the substrate can be prevented. As a result, it is possible to provide an antistatic component which is reduced in thickness while maintaining the varistor characteristics with respect to a minute surge voltage.
  • FIG. 1 is a sectional view of an antistatic component (component) according to an embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of the components shown in FIG. 1.
  • FIG. 3 is a perspective view of the component shown in FIG. 1.
  • FIG. 4 is an enlarged schematic view of the substrate showing a state of oxidized bismuth diffused into the substrate.
  • FIG. 5 is a cross-sectional view of the component shown in FIG. 1 before the varistor layer and the substrate are sintered.
  • FIG. 6A is an analysis graph showing the component composition of the component shown in FIG. 1.
  • FIG. 6B is an analysis graph showing the component composition of the component shown in FIG. 1.
  • FIG. 7 is a cross-sectional view of a component according to another embodiment.
  • FIG. 8 is a cross-sectional view of the component shown in FIG. 7 before the varistor layer and the substrate are sintered.
  • FIG. 9 is a cross-sectional view of an MLCV as a conventional component.
  • components in the present embodiment include a varistor layer 12 in which a plurality of planar internal electrodes 11 are buried, a substrate 13 containing alumina in which varistor layers 12 are stacked, It has a terminal 14 connected to the electrode 11 and formed on the side surface of the varistor layer 12.
  • the Norista layer 12 is formed by laminating and firing a plurality of unfired green sheets 15 each containing powder of a varistor material containing zinc oxide as a main component and at least bismuth oxide as an additive. ing.
  • the average particle size of the varistor material powder is 0.5-2. O / zm
  • the average particle size of the bismuth oxide powder is 1.0 m or less. If a conductive paste having a material strength such as silver is applied to the green sheet 15 in a planar shape and laminated, the internal electrodes 11 can be embedded in the varistor layer 12.
  • the bismuth oxide of the varistor layer 12 is diffused into the substrate 13 by sintering the Norister layer 12 and the substrate 13, thereby forming a bismuth oxide diffusion layer 16 on the substrate 13.
  • the firing of the unfired green sheet 15 containing the powder of the varistor material to form the varistor layer 12 and the sintering of the norister layer 12 and the substrate 13 are performed simultaneously.
  • the oxidized bismuth is diffused into the substrate 13 so that the oxidized bismuth particles 17 are interposed at the interface of the alumina particles contained in the substrate 13.
  • the substrate 13 is a low-temperature fired ceramic substrate (formed by firing an unfired ceramic sheet that can be fired at a low temperature)
  • a flash is applied to the unfired ceramic sheet that can be fired at a low temperature.
  • the unsintered green sheets 15 containing the powder of the star material are laminated, and these are simultaneously fired at a firing temperature lower than a general temperature, so that the Norister layer 12 and the substrate 13 can be sintered. In this way, even when a material such as silver is used for the internal electrode 11, heat-induced adverse effects are not given to the internal electrode 11.
  • an adhesive layer 18 is provided between the Norister layer 12 and the substrate 13.
  • the bismuth oxide is diffused into the substrate 13 through the adhesive layer 18.
  • the adhesive layer 18 will be in one of three ways: First, the adhesive layer 18 completely disappears, second, a part of the component remains as the adhesive layer 18, and third, a part of the component diffuses into the varistor layer 12 or the substrate 13.
  • FIGS. 6A and 6B show the results of XMA analysis of the component composition near the interface between the varistor layer 12 and the substrate 13.
  • FIG. The horizontal axis represents wavelength (that is, energy), and the vertical axis represents intensity.
  • the wavelength force the kind of the element is known, and the content of the element is known from the strength.
  • the Norista layer 12 contains zinc oxide as a main component and bismuth oxide as an additive, and the substrate 13 is diffused with bismuth oxide.
  • a mass diffusion layer 16 is formed.
  • the main component means that zinc oxide is 80% by weight or more and the additive is less than 20% by weight.
  • the amount of bismuth oxide in the additive is preferably in the range of 50% by weight to 80% by weight.
  • additives other than bismuth oxide include cobalt oxide, antimony oxide, and glass. Then, borosilicate glass or the like is used as the glass.
  • the mechanical strength of the substrate 13 is added even if the mechanical strength of the varistor layer 12 is small, so that the thickness can be reduced. it can.
  • the substrate 13 is an alumina substrate 20 containing alumina, the mechanical strength of the alumina substrate 20 is higher than the mechanical strength of the varistor layer 12.
  • the norister layer 12 contains at least bismuth acid Due to the material strength, the varistor layer 12 and the substrate 13 are sintered to diffuse the oxidized bismuth into the substrate 13, and the oxidized bismuth diffusion layer 16 is provided on the substrate 13. In this manner, the Norister layer 12 and the substrate 13 become an integral material, and separation at the interface between the varistor layer 12 and the substrate 13 can be prevented.
  • an adhesive layer 18 is provided between the Norister layer 12 and the substrate 13, and bismuth oxide is diffused into the substrate 13 via the adhesive layer 18.
  • the bismuth oxide is diffused in a state where the varistor layer 12 and the substrate 13 are prevented from being separated from each other.
  • the bismuth oxide diffusion layer 16 By forming the bismuth oxide diffusion layer 16 on the substrate 13, the separation between the Norister layer 12 and the substrate 13 can be prevented.
  • the average particle diameter of the varistor material powder is preferably in the range of 0.5 ⁇ m to 2.0 ⁇ m.
  • the average particle size of the powder of the bismuth oxide is 1.0 m or less. In this manner, the varistor layer 12 is easily diffused into the substrate 13, and the varistor layer 12 and the substrate 13 can be further prevented from being separated.
  • a glass ceramic layer 19 containing glass is laminated on an alumina substrate 20 as a substrate 13. Then, the oxidized bismuth of the Norista layer 12 is diffused into the glass ceramic layer 19 to form the oxidized bismuth diffusion layer 16 on the glass ceramic layer 19.
  • the glass of the glass ceramic layer 19 may be diffused into the alumina substrate 20 to form the glass diffusion layer 21 on the alumina substrate 20. This makes it difficult for the Norister layer 12, the glass ceramic layer 19, and the alumina substrate 20 to be separated from each other.
  • the Norister layer 12 since the Norister layer 12 is in contact with the glass ceramic layer 19, the influence of the alumina substrate 20 on the varistor layer 12 is smaller than when the alumina substrate 20 and the varistor layer 12 are in contact. Deterioration of the characteristics of the resistor can be suppressed.
  • an adhesive layer 18 may be provided between the glass ceramic layer 19 and the alumina substrate 20, and glass may be diffused into the alumina substrate 20 via the adhesive layer 18.
  • the glass diffuses into the alumina substrate 20 via the adhesive layer 18 during sintering of the Norister layer 12 and the substrate 13.
  • the adhesive layer 18 can be one of three Become one. The first is that the adhesive layer 18 is completely eliminated, the second is that a part of the component remains as the adhesive layer 18, and the third is that a part of the component is diffused into the Norista layer 12 or the alumina substrate 20.
  • the glass when the glass is diffused from the glass ceramic layer 19 to the alumina substrate 20, the glass is diffused in a state where the separation between the glass ceramic layer 19 and the alumina substrate 20 is suppressed. In this manner, the glass diffusion layer 21 is formed on the alumina substrate 20 easily and easily, so that separation of the glass ceramic layer 19 and the alumina substrate 20 can be prevented. Further, a glass-ceramic layer 19 containing glass may be laminated on the upper surface of the norister layer 12. As a result, the bismuth oxide of the norister layer 12 is suppressed from being diffused into the air from the surface of the varistor layer 12, and the bismuth oxide is easily diffused into the substrate 13. It is easy to prevent peeling.
  • a strong electronic circuit such as another resistor, coil, or capacitor may be formed in such a component.
  • a circuit board on which an electronic component circuit is formed is used as the substrate of the present invention, or a circuit layer on which an electronic component circuit is formed is laminated on the surface of the substrate 13 opposite to the side on which the varistor layer 12 is laminated. You may. Electronic component circuits can be made thinner by forming them in thin films. In this way, a thinner antistatic component can be realized by applying it to various electronic devices.
  • the component of the present invention can be reduced in thickness while maintaining the varistor characteristics with respect to a minute surge voltage, and can be applied to various electronic devices and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Laminated Bodies (AREA)

Abstract

　複数の平面状の内部電極を埋設したバリスタ層と、バリスタ層を積層したアルミナを含有する基板と、バリスタ層の内部電極に接続し、バリスタ層の側面に形成した端子とを備え、バリスタ層と基板とは焼結させてバリスタ層の酸化ビスマスを基板に拡散させ、基板に酸化ビスマス拡散層を形成した静電気対策部品を提供する。このようにして、微小サージ電圧に対するバリスタ特性を保持しつつ、薄型化を図った静電気対策部品が実現できる。

Description

明 細 書
静電気対策部品
技術分野
[0001] 本発明は、各種電子機器等に用いる静電気対策部品に関する。
背景技術
[0002] 近年、携帯電話等の電子機器の小型化、高性能化は急速に進み、それに伴！、電 子機器回路が高密度化し電子機器の耐電圧は低下している。そのため、人体と電子 機器の端子が接触したときに発生する静電気パルスによる機器内部の電気回路の 破壊が増えてきている。このような静電気ノ《ルスへの対策としては、静電気が入るライ ンとグランド間に積層チップバリスタ等を設けることにより、静電気をバイパスさせ、電 子機器の電気回路に印加される電圧を抑制する方法が行われて ヽる。この静電気パ ルスの対策に用いられる積層チップバリスタの例が特開平 8— 31616号公報に開示 されている。
[0003] 以下、従来の静電気対策部品（以後部品という）について図 9を参照しながら説明 する。図 9は積層チップバリスタ（以後 MLCVという）の断面図である。 MLCVは、内 部電極 1を有するバリスタ層 2と、バリスタ層 2の端面に内部電極 1と接続された端子 3 とを備えて 、る。ノ リスタ層 2の上下面には保護層 4が設けられて 、る。
[0004] 上記従来の MLCVでは、ノ リスタ層 2の物理的な強度を満足させるために、ある程 度の厚みを確保しなければ割れや欠けが生じやすい。その結果、 MLCVの薄型化 が困難であるという問題点を有している。例えば、長さ 1. 25mm,幅 2. Omm程度の MLCVの場合、 0. 5mm程度以上の厚みが必要である。これ以上に厚さを薄くする 場合は、長さと幅を小さくする必要がある。そのために、微小サージ電圧に対するバリ スタ特性を保持したまま薄型化を図ることは困難である。
発明の開示
[0005] 本発明の積層チップバリスタは、バリスタ層と、ノリスタ層を積層した基板とを備え、 ノリスタ層は少なくとも酸ィ匕ビスマスを含有する材料力もなり、バリスタ層と基板とを焼 結させて酸ィ匕ビスマスを基板に拡散させ、基板に酸化ビスマス拡散層を設けた構成 を有している。このようにして、基板にノリスタ層を積層しているので、バリスタ層の機 械的強度が小さくても、基板の機械的強度が付加されるため、薄型化を図ることがで きる。
[0006] 特に、基板にバリスタ層を単に積層しただけでは、バリスタ層と基板との剥離が生じ 易い。本発明の積層チップバリスタでは、ノリスタ層は少なくとも酸ィ匕ビスマスを含有 する材料力 なり、このバリスタ層と基板とを焼結させて酸ィ匕ビスマスを基板に拡散さ せる。一方、基板には酸ィ匕ビスマス拡散層を設けているので、ノ リスタ層と基板とが 一体的な物質となり、ノ リスタ層と基板との界面部分における剥離を防止することが できる。この結果、微小サージ電圧に対するバリスタ特性を保持しつつ、薄型化を図 つた静電気対策部品を提供することができる。
図面の簡単な説明
[0007] [図 1]図 1は本発明の一実施の形態における静電気対策部品（部品）の断面図である
[図 2]図 2は図 1に示す部品の分解斜視図である。
[図 3]図 3は図 1に示す部品の斜視図である。
[図 4]図 4は基板に拡散された酸ィ匕ビスマスの状態を示す基板の拡大模式図である。
[図 5]図 5はバリスタ層と基板との焼結前における図 1に示す部品の断面図である。
[図 6A]図 6Aは図 1に示す部品の成分組成を示す分析グラフである。
[図 6B]図 6Bは図 1に示す部品の成分組成を示す分析グラフである。
[図 7]図 7は他の実施の形態における部品の断面図である。
[図 8]図 8はバリスタ層と基板との焼結前における図 7に示す部品の断面図である。
[図 9]図 9は従来の部品である MLCVの断面図である。
符号の説明
[0008] 11 内部電極
12 ノ リスタ層
13 基板
14 端子
15 グリーンシート 16 酸化ビスマス拡散層
17 酸化ビスマス粒子
18 接着層
19 ガラスセラミック層
20 アルミナ基板
21 ガラス拡散層
発明を実施するための最良の形態
[0009] 以下、本発明の一例としての実施の形態を、図面を用いて説明する。なお、図面は 模式図であり各位置関係を寸法的に正しく示すものではない。また、本発明は実施 の形態で限定されるものではな 、。
[0010] (実施の形態）
図 1—図 3において、本実施の形態における部品は、複数の平面状の内部電極 11 を埋設したバリスタ層 12と、バリスタ層 12を積層したアルミナを含有する基板 13と、 ノリスタ層 12の内部電極 11に接続し、バリスタ層 12の側面に形成した端子 14とを備 えている。
[0011] ノ リスタ層 12は、酸化亜鉛を主成分とし、少なくとも酸ィ匕ビスマスを添加物とするバ リスタ材料の粉末を含有した未焼成のグリーンシート 15を複数積層するとともに焼成 して形成されている。特に、バリスタ材料の粉末の平均粒径は 0. 5-2. O /z mとすると ともに、酸化ビスマスの粉末の平均粒径は 1. 0 m以下としている。このグリーンシー ト 15に銀等の材料力もなる導電ペーストを平面状に塗布して積層すれば、バリスタ層 12に内部電極 11を埋設させることができる。また、ノ リスタ層 12と基板 13とを焼結さ せてバリスタ層 12の酸ィ匕ビスマスを基板 13に拡散させることにより、基板 13に酸化ビ スマス拡散層 16を形成する。バリスタ材料の粉末を含有した未焼成のグリーンシート 15を焼成してバリスタ層 12を形成することと、ノリスタ層 12と基板 13との焼結は同時 に行っている。この際、図 4に示すように、基板 13に含有されたアルミナ粒子の界面 に酸ィ匕ビスマス粒子 17が介在するように、酸ィ匕ビスマスは基板 13に拡散される。基 板 13を低温焼成セラミック基板 (低温度で焼成可能な未焼成のセラミックシートを焼 成して形成するもの）とすれば、低温度で焼成可能な未焼成のセラミックシートにバリ スタ材料の粉末を含有した未焼成のグリーンシート 15を積層し、これらを一般の温度 よりも低い焼成温度で同時焼成して、ノ リスタ層 12と基板 13とを焼結させることがで きる。このようにして、内部電極 11として銀等の材料を用いても、熱に起因した悪影 響を内部電極 11に与えることもな 、。
[0012] さらに、図 5に示すように、ノ リスタ層 12と基板 13との焼結前には、ノ リスタ層 12と 基板 13との間に接着層 18を設けている。ノ リスタ層 12と基板 13との焼結の際に、こ の接着層 18を介して酸ィ匕ビスマスは基板 13に拡散される。焼結後には、接着層 18 は次の 3つのうちのいずれかになる。第一は、接着層 18は完全に消失する、第二は その成分の一部が接着層 18として残存する、第三はその成分の一部がバリスタ層 1 2または基板 13に拡散する。
[0013] 図 6Aと図 6Bは、バリスタ層 12と基板 13との界面近傍の成分組成に関する XMA による分析結果を示している。横軸は波長（つまりエネルギーに相当）、縦軸は強度 をそれぞれ表している。その波長力も元素の種類が、強度から元素の含有量がわか る。図が示すように、ノ リスタ層 12には主成分の酸ィ匕亜鉛と添加物の酸ィ匕ビスマスが 含有され、基板 13には酸化ビスマスが拡散され、その含有量が多い部分に酸化ビス マス拡散層 16が形成されている。ここで、主成分とは酸化亜鉛が 80重量％以上、添 加物は 20重量％未満を意味し、両者を合わせて 100%となる組成である。なお、添 加物中の酸化ビスマスの量は、 50重量％から 80重量％の範囲にあることが望ましい 。酸ィ匕ビスマス以外の添加物の例としては、酸化コバルト、酸化アンチモン、ガラス等 が挙げられる。そして、ガラスとしてはホウケィ酸ガラス等が用いられる。
[0014] 上記構成により、基板 13にバリスタ層 12を積層しているので、バリスタ層 12の機械 的強度が小さくても、基板 13の機械的強度が付加されるため、薄型化を図ることがで きる。特に、基板 13はアルミナを含有するアルミナ基板 20としているので、バリスタ層 12の機械的強度よりもアルミナ基板 20の機械的強度の方が大きくなる。その結果、 ノ リスタ層 12を非常に薄くするとともに、基板 13そのものも非常に薄くしても、パリスタ 層 12に割れや欠けを発生することを抑制でき、薄型化をより図ることができる。
[0015] また、基板 13にバリスタ層 12を積層しただけでは、ノ リスタ層 12と基板 13との剥離 が生じ易い。本実施の形態では、ノ リスタ層 12は少なくとも酸ィ匕ビスマスを含有する 材料力もなり、バリスタ層 12と基板 13とを焼結させて酸ィ匕ビスマスを基板 13に拡散さ せ、基板 13に酸ィ匕ビスマス拡散層 16を設けている。このようにして、ノ リスタ層 12と 基板 13とが一体的な物質となり、バリスタ層 12と基板 13との界面部分における剥離 を防止することができる。
[0016] 特に、ノ リスタ層 12と基板 13との間に接着層 18を設けるとともに、接着層 18を介し て酸ィ匕ビスマスを基板 13に拡散させている。その結果、酸ィ匕ビスマスがノ リスタ層 12 から基板 13に拡散される際、バリスタ層 12と基板 13との剥離が抑制された状態で酸 化ビスマスが拡散されるので、拡散されやすく的確に基板 13に酸化ビスマス拡散層 16を形成して、ノ リスタ層 12と基板 13との剥離を防止することができる。
[0017] さらに、バリスタ材料の粉末の平均粒径は 0. 5 μ m-2. 0 μ mの範囲が好ましい。
平均粒径が 0. 5 m未満ではバリスタ材料の粉末を含有する未焼成のグリーンシー ト 15が形成できなくなる、逆に平均粒径が 2. 0 mを超えるとグリーンシート 15を焼 成することができなくなるなどの問題が起こりやすい。そして、酸ィ匕ビスマスの粉末の 平均粒径を 1. 0 m以下とするが特に好ましい。このようにして、基板 13へ拡散させ やすくなり、バリスタ層 12と基板 13との剥離をより防止することができる。
[0018] なお、図 7に示すように基板 13としてのアルミナ基板 20に、ガラスを含有するガラス セラミック層 19を積層する。そして、ノ リスタ層 12の酸ィ匕ビスマスをガラスセラミック層 19に拡散させて、ガラスセラミック層 19に酸ィ匕ビスマス拡散層 16を形成する。ガラス セラミック層 19のガラスをアルミナ基板 20に拡散させてアルミナ基板 20にガラス拡散 層 21を形成してもよい。これにより、ノ リスタ層 12とガラスセラミック層 19とアルミナ基 板 20とが互いに剥離されにくくなる。特に、ノ リスタ層 12はガラスセラミック層 19と接 触しているので、アルミナ基板 20とバリスタ層 12とが接触している場合に比べて、ァ ルミナ基板 20がバリスタ層 12に与える影響が少なぐノ リスタ特性の劣化を抑制でき る。
[0019] また、図 8に示すように、ガラスセラミック層 19とアルミナ基板 20との間に接着層 18 を設けるとともに、接着層 18を介してガラスをアルミナ基板 20に拡散させてもよい。こ の場合、ノ リスタ層 12と基板 13との焼結の際に、この接着層 18を介してガラスはァ ルミナ基板 20に拡散する。焼結完了後には、接着層 18は次の 3つのうちのいずれか 1つになる。第一は接着層 18は完全に消失する、第二はその成分の一部が接着層 1 8として残存する、第三はその成分の一部がノ リスタ層 12またはアルミナ基板 20に 拡散する。これにより、ガラスがガラスセラミック層 19からアルミナ基板 20に拡散され る際、ガラスセラミック層 19とアルミナ基板 20との剥離が抑制された状態でガラスが 拡散される。このようにして、拡散されやすく的確にアルミナ基板 20にガラス拡散層 2 1を形成するので、ガラスセラミック層 19とアルミナ基板 20との剥離を防止することが できる。さらに、ノリスタ層 12の上面にガラスを含有するガラスセラミック層 19を積層 してもよい。これにより、ノリスタ層 12の酸化ビスマスがバリスタ層 12の表面から空気 中に放散されることが抑制され、酸ィ匕ビスマスが基板 13に拡散されやすくなるので、 ノ リスタ層 12と基板 13との剥離を防止しやすくなる。
[0020] このような部品に別の抵抗やコイルやコンデンサ等力 なる電子回路を形成しても よい。例えば、電子部品回路を形成した回路基板を本発明の基板として用いたり、バ リスタ層 12を積層した側と反対側の基板 13の面に、電子部品回路を形成した回路 層を積層したりしてもよい。電子部品回路は、薄膜形成等で形成すれば薄型化も可 能である。このようにして、各種電子機器等に応用することにより、薄型化静電気対策 部品が実現できる。
産業上の利用可能性
[0021] 以上のように本発明の部品は、微小サージ電圧に対するバリスタ特性を保持しつ つ、薄型化を図ることができるので、各種電子機器等に適用できる。

Claims

請求の範囲
[I] ノリスタ層と、前記バリスタ層を積層した基板とを備え、前記バリスタ層は少なくとも酸 化ビスマスを含有する材料力 なり、前記バリスタ層と前記基板とを焼結させて前記 酸化ビスマスを前記基板に拡散させ、前記基板に酸化ビスマス拡散層を設けた静電 気対策部品。
[2] 前記基板は、アルミナ基板である請求項 1に記載の静電気対策部品。
[3] 前記基板は、ガラスを含有するガラスセラミック層を前記アルミナ基板に積層して形 成した請求項 2に記載の静電気対策部品。
[4] 前記ガラスを前記アルミナ基板に拡散させ、前記アルミナ基板にガラス拡散層を設け た請求項 3に記載の静電気対策部品。
[5] 前記ガラスセラミック層と前記アルミナ基板との間に接着層を設けるとともに、前記接 着層を介して前記ガラスを前記アルミナ基板に拡散させ、前記アルミナ基板にガラス 拡散層を設けた請求項 3に記載の静電気対策部品。
[6] 前記バリスタ層にガラスを含有するガラスセラミック層を積層した請求項 1に記載の静 電気対策部品。
[7] 前記バリスタ層は、バリスタ材料の粉末を含有する未焼成のグリーンシートを複数積 層するとともに焼成して形成され、前記バリスタ材料の粉末の平均粒径は 0. 5-2. 0 mの範囲にある請求項 1に記載の静電気対策部品。
[8] 前記バリスタ材料は、主成分を酸化亜鉛とするとともに、添加物として少なくとも酸ィ匕 ビスマスを含有し、前記酸化ビスマスの粉末の平均粒径は 1. 0 m以下である請求 項 7に記載の静電気対策部品。
[9] 前記バリスタ層と前記基板との間に接着層を設けるとともに、前記接着層を介して前 記酸化ビスマスを前記基板に拡散させた請求項 1に記載の静電気対策部品。
[10] 前記基板は、電子部品回路を形成した回路基板とした請求項 1記載の静電気対策 部品。
[II] 前記基板は、前記バリスタ層を積層した側と反対の側に、電子部品回路を形成した 回路層を積層している請求項 1に記載の静電気対策部品。
[12] 前記基板は、低温焼成セラミック基板とした請求項 1に記載の静電気対策部品。
PCT/JP2005/005322 2004-04-02 2005-03-24 静電気対策部品 WO2005098877A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/591,255 US7864025B2 (en) 2004-04-02 2005-03-24 Component with countermeasure to static electricity
EP05727186A EP1715494A4 (en) 2004-04-02 2005-03-24 COMPONENT WITH COUNTERMEASURE AGAINST STATIC ELECTRICITY
CN2005800119448A CN1942981B (zh) 2004-04-02 2005-03-24 抗静电部件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-109779 2004-04-02
JP2004109779A JP4432586B2 (ja) 2004-04-02 2004-04-02 静電気対策部品

Publications (1)

Publication Number Publication Date
WO2005098877A1 true WO2005098877A1 (ja) 2005-10-20

Family

ID=35125337

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/005322 WO2005098877A1 (ja) 2004-04-02 2005-03-24 静電気対策部品

Country Status (5)

Country Link
US (1) US7864025B2 (ja)
EP (1) EP1715494A4 (ja)
JP (1) JP4432586B2 (ja)
CN (1) CN1942981B (ja)
WO (1) WO2005098877A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269876A (ja) 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 静電気対策部品
CN101156221B (zh) * 2005-04-01 2012-02-08 松下电器产业株式会社 变阻器和使用该变阻器的电子部件模块
CN101401172B (zh) * 2006-03-10 2011-01-26 卓英社有限公司 陶瓷组件元件、陶瓷组件及其制造方法
US7741948B2 (en) * 2006-10-02 2010-06-22 Inpaq Technology Co., Ltd. Laminated variable resistor
US8508325B2 (en) 2010-12-06 2013-08-13 Tdk Corporation Chip varistor and chip varistor manufacturing method
JP5799672B2 (ja) * 2011-08-29 2015-10-28 Tdk株式会社 チップバリスタ
JP5696623B2 (ja) * 2011-08-29 2015-04-08 Tdk株式会社 チップバリスタ
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101309479B1 (ko) 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101483259B1 (ko) 2012-08-28 2015-01-14 주식회사 아모센스 무수축 바리스타 기판 및 그 제조 방법
WO2014035143A1 (ko) * 2012-08-28 2014-03-06 ㈜ 아모엘이디 무수축 바리스타 기판 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577104A (en) * 1978-12-05 1980-06-10 Matsushita Electric Ind Co Ltd Method of fabricating thick varistor
JPS57184207A (en) * 1981-05-08 1982-11-12 Matsushita Electric Ind Co Ltd Thick film varistor
JPS5885502A (ja) * 1981-11-17 1983-05-21 松下電器産業株式会社 厚膜バリスタの製造法
JPH11233309A (ja) * 1998-02-10 1999-08-27 Murata Mfg Co Ltd 積層バリスタ
JPH11251152A (ja) * 1998-03-03 1999-09-17 Matsushita Electric Ind Co Ltd 複合部品およびその製造方法
JP2001326108A (ja) * 2000-05-18 2001-11-22 Mitsubishi Electric Corp 電圧非直線抵抗体およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1346851A (en) * 1971-05-21 1974-02-13 Matsushita Electric Ind Co Ltd Varistors
DE2735484C2 (de) * 1977-08-05 1984-06-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Dickfilm-Varistoren mit Zinkoxid als Hauptkomponente
JPS5577103A (en) * 1978-12-05 1980-06-10 Matsushita Electric Ind Co Ltd Method of fabricating thick varistor
JPS63316405A (ja) * 1987-06-18 1988-12-23 Matsushita Electric Ind Co Ltd 厚膜バリスタ
CN1034370A (zh) 1988-01-22 1989-08-02 上海科技大学 电子束辐射合成水凝胶材料的方法
EP0581969B1 (en) * 1992-02-25 1999-10-06 Matsushita Electric Industrial Co., Ltd. Zinc oxide varistor and production thereof
JP2970191B2 (ja) * 1992-03-27 1999-11-02 松下電器産業株式会社 酸化亜鉛バリスタ用電極材料
JP3453857B2 (ja) 1994-07-20 2003-10-06 松下電器産業株式会社 積層型バリスタの製造方法
TW394961B (en) * 1997-03-20 2000-06-21 Ceratech Corp Low capacitance chip varistor and fabrication method thereof
CN1251250C (zh) * 2001-04-05 2006-04-12 佳邦科技股份有限公司 暂态过电压保护元件的材料

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577104A (en) * 1978-12-05 1980-06-10 Matsushita Electric Ind Co Ltd Method of fabricating thick varistor
JPS57184207A (en) * 1981-05-08 1982-11-12 Matsushita Electric Ind Co Ltd Thick film varistor
JPS5885502A (ja) * 1981-11-17 1983-05-21 松下電器産業株式会社 厚膜バリスタの製造法
JPH11233309A (ja) * 1998-02-10 1999-08-27 Murata Mfg Co Ltd 積層バリスタ
JPH11251152A (ja) * 1998-03-03 1999-09-17 Matsushita Electric Ind Co Ltd 複合部品およびその製造方法
JP2001326108A (ja) * 2000-05-18 2001-11-22 Mitsubishi Electric Corp 電圧非直線抵抗体およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1715494A4 *

Also Published As

Publication number Publication date
CN1942981B (zh) 2010-05-05
JP2005294673A (ja) 2005-10-20
CN1942981A (zh) 2007-04-04
EP1715494A1 (en) 2006-10-25
EP1715494A4 (en) 2010-03-17
US20070171025A1 (en) 2007-07-26
JP4432586B2 (ja) 2010-03-17
US7864025B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
WO2005098877A1 (ja) 静電気対策部品
KR101769037B1 (ko) 적층형 소자 및 이를 구비하는 전자기기
US9363896B2 (en) Ceramic electronic component and method for manufacturing the same
KR101321836B1 (ko) 적층 세라믹 전자부품
KR102048094B1 (ko) 전자 부품 및 이의 제조 방법
KR101760877B1 (ko) 복합 소자 및 이를 구비하는 전자기기
WO2006106717A1 (ja) バリスタおよびそれを用いた電子部品モジュール
WO2005088654A1 (ja) 静電気対策部品
JP4432489B2 (ja) 静電気対策部品の製造方法
KR102076152B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR20180078189A (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
JP4074299B2 (ja) 積層型チップバリスタ
JP2006269876A (ja) 静電気対策部品
KR20140046301A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20130026217A (ko) 자성체 기판, 커먼모드필터, 자성체 기판 제조방법 및 커먼모드필터 제조방법
JP3008567B2 (ja) チップ型バリスタ
JP5760894B2 (ja) 静電気保護素子
KR101958775B1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
JP2000012375A (ja) 積層セラミック電子部品
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JP2006313877A (ja) 静電気対策部品
JP2022552069A (ja) 多層バリスタ及び多層バリスタの製造方法
WO2012153655A1 (ja) Ｅｓｄ保護デバイス
CN116387033A (zh) 多层电子组件
KR19980067591A (ko) 칩 바리스터(Chip Varistor) 및 그 설치 장치

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005727186

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007171025

Country of ref document: US

Ref document number: 10591255

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 200580011944.8

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2005727186

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10591255

Country of ref document: US