JP3465598B2 - チップ型サージアブソーバ - Google Patents

チップ型サージアブソーバ

Info

Publication number
JP3465598B2
JP3465598B2 JP23887898A JP23887898A JP3465598B2 JP 3465598 B2 JP3465598 B2 JP 3465598B2 JP 23887898 A JP23887898 A JP 23887898A JP 23887898 A JP23887898 A JP 23887898A JP 3465598 B2 JP3465598 B2 JP 3465598B2
Authority
JP
Japan
Prior art keywords
substrate
chip
surge absorber
conductive film
plate surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23887898A
Other languages
English (en)
Other versions
JP2000068029A (ja
Inventor
隆裕 中元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP23887898A priority Critical patent/JP3465598B2/ja
Publication of JP2000068029A publication Critical patent/JP2000068029A/ja
Application granted granted Critical
Publication of JP3465598B2 publication Critical patent/JP3465598B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電話機、モデムな
ど電子機器が通信線と接続する部分、或いはCRT駆動
回路など、雷サージや静電気等の異常電圧による電撃を
受けやすい部分に接続し、異常電圧によって電子機器が
破壊されるのを防ぐために使用されるチップ型サージア
ブソーバに関する。
【0002】
【従来の技術及び先行技術】このようなチップ型サージ
アブソーバとしては、次のようなものがある。
【0003】 図5に示す如く、放電間隙(マイクロ
ギャップ)をあけて1対の放電電極51A,51Bを板
面に形成したアルミナ基板51と、放電室形成用の開孔
52Aが板央部に形成されたアルミナ基板52と開孔の
ないアルミナ基板53とを(図5(a))、この順で、
ガラスペーストを用いて積層一体化すると共に放電室内
を封入ガス雰囲気としてサージアブソーバ素子54と
し、その両端面に端子電極55A,55Bを形成したチ
ップ型サージアブソーバ(図5(b))。 図6に示す如く、板面に放電電極61Aを形成した
アルミナ基板61と、板面に放電電極63Aを形成した
アルミナ基板63とを、放電室形成用の開孔62Aが板
央部に形成されたアルミナ基板62を介して(図6
(a))、ガラスペーストを用いて積層一体化すると共
に放電室内を封入ガス雰囲気としてサージアブソーバ素
体64とし、その両端面に端子電極65A,65Bを形
成したチップ型サージアブソーバ(図6(b))。 図7に示す如く、アルミナ基板71の一方の板面に
放電電極71A,71Bと端子電極72A,72Bを形
成し、大気中で放電させるチップ型サージアブソーバ。
【0004】 図8に示す如く、放電間隙(マイクロ
ギャップ)を設けて1対の放電電極81A,81Bを板
面に形成したアルミナ基板81と、放電室形成用の溝8
2Aが形成されたアルミナ基板82とを、放電電極81
A,81Bと溝82Aとが対面するように重ね合わせて
(図8(a))、ガラス層83で接着し(図8
(b))、両端面にキャップ電極84A,84Bを接着
すると共に、溝82Aで形成される放電室内を封入ガス
雰囲気としたチップ型サージアブソーバ(図8
(c))。なお、図8において、85は導通用電極、8
6は接着用のガラス層、87は接着層である。
【0005】
【発明が解決しようとする課題】上記〜のサージア
ブソーバでは、それぞれ次のような問題がある。
【0006】のチップ型サージアブソーバでは、大気
中で放電するため、大気の湿度、圧力、塵埃の影響を受
けて放電開始電圧が安定しない。
【0007】また、こののチップ型サージアブソーバ
も含め、,のチップ型サージアブソーバのようにマ
イクロギャップを形成するチップ型サージアブソーバで
は、アルミナ基板に導電性皮膜を着膜した後、レーザー
でその皮膜にマイクロギャップを形成する必要がある
が、このマイクロギャップ形成のために、多大なレーザ
ー加工費と加工時間を必要とし、高コスト化の要因とな
る。
【0008】のチップ型サージアブソーバであれば、
マイクロギャップの形成は不要であるが、3枚の基板を
重ねるため、基板の重なり具合にずれが生じ易く、封止
が不可能になったり、外形寸法のバラツキが大きなもの
となったりする。この基板の重なり具合のずれの問題
は、のチップ型サージアブソーバでも、3枚の基板を
重ね合わせることから、同様に起こり得る。
【0009】本発明はこのような問題点を解決し、封入
ガス雰囲気の放電室を有するチップ型サージアブソーバ
であって、基板の重なり具合のずれを防止して、容易に
封止を行うことができ、しかも、レーザーによるマイク
ロギャップ形成のための手間とコストを省くことで容易
かつ安価に製造することができるチップ型サージアブソ
ーバを提供することを目的とする。
【0010】
【課題を解決するための手段】請求項1のチップ型サー
ジアブソーバは、絶縁性基板の一方の板面に一端縁から
他端縁まで達する導電性皮膜を形成してなる第1の基板
と、絶縁性基板の一方の板面に一端縁から他端縁まで達
する溝が形成され、該溝と該導電性皮膜とが対面するよ
うにこの一方の板面が該第1の基板の前記一方の板面に
重ね合わされガラス層を介して結合された第2の基板
と、該第1の基板と第2の基板との結合体よりなるチッ
プ状素体の両端面にそれぞれガラス系接合層を介して装
着されたキャップ電極とを備えてなり、該ガラス系接合
層は該チップ状素体の端面において前記導電性皮膜を露
出させるように位置しており、該溝の内部が封入ガス雰
囲気となっていることを特徴とする。
【0011】請求項2のチップ型サージアブソーバは、
絶縁性基板の一方の板面に一端縁から他端縁まで達する
第1の導電性皮膜を形成してなる第1の基板と、絶縁性
基板の一方の板面に一端縁から他端縁まで達する溝が形
成され、該溝の底面に該一端縁から該他端縁に達する第
2の導電性皮膜が形成され、該溝と該第1の基板の該第
1の導電性皮膜とが対面するようにこの一方の板面が該
第1の基板の前記一方の板面に重ね合わされガラス層を
介して結合された第2の基板と、該第1の基板と第2の
基板との結合体よりなるチップ状素体の両端面にそれぞ
れ導電性ガラス系接合層を介して装着されたキャップ電
極とを備えてなり、該導電性ガラス系接合層は該チップ
状素体の一方の端面において前記第1の導電性皮膜に接
し且つ第2の導電性皮膜を露出させるように位置してお
り、該導電性ガラス系接合層は該チップ状素体の他方の
端面において前記第1の導電性皮膜を露出させ且つ第2
の導電性皮膜に接するように位置しており、該溝の内部
が封入ガス雰囲気となっていることを特徴とする。
【0012】このような本発明のチップ型サージアブソ
ーバであれば、基板上の導電性皮膜の端縁とキャップ電
極との間に形成される間隙が放電間隙となるため、レー
ザーによるマイクロギャップの形成が不要である。
【0013】特に、請求項1のチップ型サージアブソー
バであれば、放電電極としての基板上の導電性皮膜と、
端子電極としてのキャップ電極との導通を回りながらガ
ス封止するという、困難かつ注意を要する作業が不要に
なり、より一層容易に作製することができる。
【0014】
【発明の実施の形態】以下に図面を参照して本発明の実
施の形態を説明する。
【0015】図1は請求項1のチップ型サージアブソー
バの実施の形態を示す断面図、図2は請求項2のチップ
型サージアブソーバの実施の形態を示す断面図である。
【0016】図1において、1は第1の絶縁性基板とな
るアルミナ基板であり、一方の板面に導電性皮膜2がア
ルミナ基板1の両端縁(1A,1Bは端面を示す。)に
達するように形成されている。また、第2の絶縁性基板
となるアルミナ基板3の一方の板面には、放電室形成用
の溝4がアルミナ基板3の両端縁(3A,3Bは端面を
示す。)に達するように形成されている。
【0017】図1のチップ型サージアブソーバ10は、
このようなアルミナ基板1とアルミナ基板3とを、アル
ミナ基板1の導電性皮膜2がアルミナ基板3の溝4と対
面するように積層、一体化してなるチップ状素体5の両
端面に、ガラス層6(6A,6B,6C,6D)により
キャップ電極7A,7Bが接合されたものであり、この
ガラス層6のうち、アルミナ基板1の両端面のガラス層
6A,6Bは、そのアルミナ基板1上に形成された導電
性皮膜2がチップ状素体5の両端面において露出するよ
うに設けられている。なお、溝4の内部は封入ガス雰囲
気とされている。
【0018】このチップ型サージアブソーバ10は、ア
ルミナ基板1の板面に形成された導電性皮膜2の両端部
2A,2Bとキャップ電極7A,7Bとの間隙(この間
隙は接合用ガラス層6(6A,6B)の厚さdに相当す
る。)が放電間隙として機能してサージを吸収する。
【0019】次に、このチップ型サージアブソーバ10
の作製手順を図3を参照して説明する。
【0020】まず、第1の絶縁性基板となるアルミナ基
板1の一方の板面に導電性皮膜2を形成する(図3
(a))。別に、第2の絶縁性基板となるアルミナ基板
3の一方の板面に基板同士の接合のためのガラス層8を
形成した後、溝4を形成する(図3(b))。そして、
これらアルミナ基板1,3を導電性皮膜2と溝4とが対
面するように重ね合せて加熱することにより、アルミナ
基板1とアルミナ基板3とを接合して一体化しチップ状
素体5を得る(図3(c))。
【0021】次に、このチップ状素体5の両端面にキャ
ップ電極接合用のガラス層6を形成する。このガラス層
6の形成に際しては、アルミナ基板1の導電性皮膜2が
チップ状素体5の端面において露出するようにガラスペ
ーストを印刷する。その後、チップ状素体5の両端面に
キャップ電極を装着すると共に、アルミナ基板3の溝4
で形成される放電室内を封止ガスに置換して焼成するこ
とにより、キャップ電極をチップ状素体5に接合すると
共に封止して図1に示すチップ型サージアブソーバ10
を得る。
【0022】図2において、1は第1の絶縁性基板とな
るアルミナ基板であり、一方の板面に導電性皮膜2がア
ルミナ基板1の両端縁(1A,1Bは端面を示す。)に
達するように形成されている。また、第2の絶縁性基板
となるアルミナ基板3の一方の板面には、放電室形成用
の溝4がアルミナ基板3の両端縁(3A,3Bは端面を
示す。)に達するように形成され、この溝4の底面4A
にも導電性皮膜2’が形成されている。
【0023】図2のチップ型サージアブソーバ10A
は、このようなアルミナ基板1とアルミナ基板3とを、
アルミナ基板1の導電性皮膜2がアルミナ基板3の溝4
と対面するように積層してなるチップ状素体5’の両端
面に、導電性ガラス層9(9A,9B,9C,9D)に
よりキャップ電極7A,7Bが接合されたものであり、
この導電性ガラス層9のうち、アルミナ基板1の一方の
端面1A及びアルミナ基板3の他方の端面3Bの導電性
ガラス層9A,9Dは各基板1,3上に形成された導電
性皮膜2,2’の端部2A,2A’と導通するように形
成され、また、アルミナ基板1の他方の端面1B及びア
ルミナ基板3の一方の端面3Aの導電性ガラス層9B,
9Cは、各基板1,3上に形成された導電性皮膜2,
2’の端部2B,2B’がチップ状素体5’の端面にお
いて露出するように設けられている。なお、溝4の内部
は封入ガス雰囲気とされている。
【0024】このチップ型サージアブソーバ10Aは、
アルミナ基板1の板面に形成された導電性皮膜2の他方
の端部2Bとキャップ電極7Bとの間隙及びアルミナ基
板3の溝4の底面に形成された導電性皮膜2’の一方の
端部2A’とキャップ電極7Aとの間隙(この間隙は接
合用導電性ガラス層9の厚さdに相当する。)が放電間
隙として機能してサージを吸収する。
【0025】次に、このチップ型サージアブソーバ10
Aの作製手順を図4を参照して説明する。
【0026】まず、第1の絶縁性基板となるアルミナ基
板1の一方の板面に導電性皮膜2を形成する(図4
(a))。別に、第2の絶縁性基板となるアルミナ基板
3の一方の板面に基板同士の接合のためのガラス層8を
形成した後、溝4を形成し、この溝4の底面に導電性皮
膜2’を形成する(図4(b))。そして、これらアル
ミナ基板1,3を導電性皮膜2と溝4とが対面するよう
に重ね合せて加熱することにより、アルミナ基板1とア
ルミナ基板3とを接合して一体化しチップ状素体5’を
得る(図4(c))。
【0027】次に、このチップ状素体5’の両端面にキ
ャップ電極導通用の導電性皮膜9aと接合用のガラス層
9bを形成する。この導通用の導電性皮膜9aとガラス
層9bの形成に際しては、アルミナ基板1の導電性皮膜
2の他方の端面とアルミナ基板3の導電性皮膜2’の一
方の端面がチップ状素体5’の端面において露出するよ
うに導電性ペースト及びガラスペーストを印刷する。そ
の後、チップ状素体5’の両端面にキャップ電極を装着
すると共に、アルミナ基板3の溝4で形成される放電室
内を封止ガスに置換して焼成することにより(この焼成
によりガラス層9bが導電性皮膜9aに吸収されて導電
性ガラス層9が形成される。)、キャップ電極をチップ
状素体5’に接合すると共に封止して図2に示すチップ
型サージアブソーバ10Aを得る。
【0028】なお、本発明において、絶縁性基板として
は、絶縁性で気密性の高いものであれば良く、アルミナ
基板の他、コランダム、ムライト、コランダムムライ
ト、アクリル、ベークライト等のセラミック、プラスチ
ック又は樹脂基板を用いることができる。通常の場合、
この基板としては厚さ0.3〜1.0mm程度のものが
用いられる。
【0029】第1の絶縁性基板上の導電性皮膜及び第2
の絶縁性基板の溝底面の導電性皮膜は、Ti,TiN,
TiO,Ta,W,SiC,SnO2,Ta25,Cr2
3,RuO2,ITO,BaAl,Nb,Si,C、A
u,Ag,Pt,Pd,La或いはこれらの2種以上の
混合物等で、スパッタ法、蒸着法、イオンプレーティン
グ法、印刷法、焼付法等により、膜厚0.1〜20μm
程度に形成するのが好ましい。また、第1の絶縁性基板
上の導電性皮膜の幅は第2の絶縁性基板の溝の幅と同程
度とするのが好ましい。第2の絶縁性基板の溝の深さ
は、絶縁性基板の厚さの1/3〜2/3程度とするのが
好ましく、その幅は、絶縁性基板の幅の1/3〜1/2
程度とするのが好ましい。具体的には、溝の深さは0.
2〜0.4mm、溝の幅は0.5〜1mm程度が好適で
ある。
【0030】また、本発明において、放電間隙となるチ
ップ状素体とキャップ電極との間隙、即ち、図1におけ
るガラス層6又は図2における導電性ガラス層9の膜厚
dは1〜100μm程度とするのが好ましい。
【0031】ところで、一般に、マイクロギャップ式サ
ージアブソーバの特性として、P・d値(ガス圧×ギャ
ップ幅)とVs(直流放電開始電圧)との間には、図9
に示すような関係があり、P・d値を下げるとVsが下
がる。そして、P・d値を更に下げてもVsはある時点
で下げ止まり、一定となる。このことから明らかなよう
に、Vsの最小値を示すP・d値を下回る条件でアブソ
ーバを作製すれば、ガス圧一定でマイクロギャップ、即
ち、接合用のガラス層6や導電性ガラス層9の膜厚に多
少のバラツキがあってもVsは安定する。従って、放電
間隙は、このVsの安定化を考慮して決定するのが好ま
しい。
【0032】例えば、封入ガスとしてArを選択した場
合、P・d値の最小値はおよそ7.6〜15torr・
mmである。そこで、Arを大気圧と同じ760tor
rで封入した場合において放電間隙d(ガラス層6又は
導電性ガラス層9の膜厚)を約20μm以下で形成でき
ればVsのバラツキは防止される。
【0033】なお、封入ガスとしては、He,N2,A
r,Ne,Xe,SF6,CO2,H2等の1種を単独
で、或いは2種以上を混合して使用することができる。
また、この封入ガスの圧力は、通常の場合、100〜1
000Torr程度とされる。
【0034】
【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。
【0035】実施例1 図1に示すチップ型サージアブソーバ10を製造した。
【0036】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板1,3を2枚用意し、一方のアルミナ基
板1に幅0.5mm、長さ3.2mmのAg膜よりなる
導電性皮膜2を形成した。また、他方のアルミナ基板3
の板面にガラスペーストを印刷して脱脂、仮焼してガラ
ス層8を形成した後、幅0.5mm、深さ0.25mm
の溝4を形成した。そして、導電性皮膜2と溝4とが対
面するようにアルミナ基板1,3を重ね合わせて加熱す
ることにより、接合一体化してチップ状素体5を得た。
このチップ状素体5の両端面に導電性皮膜2の露出部を
覆わないようにガラスペーストを印刷して脱脂、仮焼し
て厚さd=20μm(放電間隙20μm)のガラス層6
を形成した。次いで、キャップ電極7A,7Bをガラス
層6を形成したチップ状素体5の両端に装着し、溝4内
をAr(760torr)で置換して高温焼成すること
により、キャップ電極7A,7Bを接合すると共に封止
して、チップ型サージアブソーバ10を得た。
【0037】得られたチップ型サージアブソーバについ
て、直流放電開始電圧(Vs)(DC電圧を印加し放電
電流が1mAになった時点の電圧)を調べ、結果を表2
に示した。
【0038】このチップ型サージアブソーバは、マイク
ロギャップのためのレーザー加工が不要で、容易かつ低
コストに製造することができた。
【0039】実施例2 図2に示すチップ型サージアブソーバ10Aを製造し
た。
【0040】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板1,3を2枚用意し、一方のアルミナ基
板1に幅0.5mm、長さ3.2mmのAg膜よりなる
導電性皮膜2を形成した。また、他方のアルミナ基板3
の板面にガラスペーストを印刷して脱脂、仮焼してガラ
ス層8を形成した後、幅0.5mm、深さ0.25mm
の溝4を形成し、この溝4の底面にAg膜よりなる導電
性皮膜2’を形成した。そして、導電性皮膜2と溝4と
が対面するようにアルミナ基板1,3を重ね合わせて加
熱することにより、接合一体化してチップ状素体5’を
得た。このチップ状素体5’の両端面に導電性皮膜2,
2’の一方の露出部を覆わないようにAg−Pt導電性
皮膜9aを形成した後、この上にガラスペーストを印刷
して脱脂、仮焼して合計厚さd=20μm(放電間隙2
0μm)の接合層を形成した。次いで、キャップ電極7
A,7Bを接合層を形成したチップ状素体5の両端に装
着し、溝4内をAr(760torr)で置換して高温
焼成することにより、キャップ電極7A,7Bを接合す
ると共に封止して、チップ型サージアブソーバ10Aを
得た。
【0041】得られたチップ型サージアブソーバについ
て、実施例1と同様にして直流放電開始電圧(Vs)を
調べ、結果を表2に示した。
【0042】このチップ型サージアブソーバは、マイク
ロギャップのためのレーザー加工が不要で、容易かつ低
コストに製造することができた。
【0043】なお、このチップ型サージアブソーバにつ
いて、放電開始電圧Vsの安定する時のガス圧Pと放電
間隙(接合層の厚さ)との関係を調べたところ、表1に
示す結果が得られた。
【0044】
【表1】
【0045】比較例1 図8に示すチップ型サージアブソーバを製造した。
【0046】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板81,82を2枚用意し、一方のアルミ
ナ基板81の板面に、Ag膜よりなる幅0・5mmの放
電電極81A,81Bを幅20μmの放電間隙を設けて
形成した。また、他方のアルミナ基板82の板面に幅
0.5mm、深さ0.25mmの溝82Aを形成し、両
アルミナ基板81,82を接合した。その後、導電層8
5を形成した後ガラス層86を形成し、キャップ電極8
4A,84Bを装着し、溝82A内をAr(760to
rr)で置換して焼成することによりキャップ電極84
A,84Bを接合すると共に封止した。
【0047】得られたサージアブソーバについて実施例
1と同様に評価を行い、結果を表2に示した。
【0048】このチップ型サージアブソーバは、マイク
ロギャップ形成のためのレーザー加工のために手間とコ
ストが嵩むものであった。
【0049】比較例2 図5に示すチップ型サージアブソーバを製造した。
【0050】3.2mm×1.6mm×0.5mm厚さ
のアルミナ基板51,52,53を3枚用意し、アルミ
ナ基板51には、幅20μmの放電間隙を設けて1対の
Ag膜よりなる放電電極51A,51Bを形成した。ま
た、アルミナ基板52には直径1mmの開孔52Aを形
成した。そして、3枚のアルミナ基板51,52,53
をガラスペーストで加熱接着すると共にAr(760T
orr)を封入し、更に端子電極55A,55Bを形成
した。
【0051】得られたチップ型サージアブソーバについ
て実施例1と同様にして評価を行って結果を表2に示し
た。
【0052】このチップ型サージアブソーバは、マイク
ロギャップ形成のためのレーザー加工のために手間とコ
ストが嵩むものであった。
【0053】
【表2】
【0054】表2より明らかなように、本発明によれ
ば、レーザー加工によりマイクロギャップを形成するこ
となく、従って、低コストで容易に、通常のマイクロギ
ャップ式サージアブソーバと同等の性能を有するチップ
型サージアブソーバを実現することができる。
【0055】
【発明の効果】以上詳述した通り、本発明のチップ型サ
ージアブソーバは、封入ガス雰囲気の放電室を有するチ
ップ型サージアブソーバであって、基板の重なり具合の
ずれを防止して、容易に封止を行うことができ、しか
も、レーザーによるマイクロギャップ形成のための手間
とコストを省くことで容易かつ安価に製造することがで
きる。
【0056】特に、請求項1のチップ型サージアブソー
バであれば、放電電極としての基板上の導電性皮膜と、
端子電極としてのキャップ電極との導通を回りながら、
ガス封止するという、困難かつ注意を要する作業が不要
になり、より一層容易に作製することができる。
【図面の簡単な説明】
【図1】請求項1のチップ型サージアブソーバの実施の
形態を示す断面図である。
【図2】請求項2のチップ型サージアブソーバの実施の
形態を示す断面図である。
【図3】図1のチップ型サージアブソーバの作製手順を
説明する図であって、(a),(b),(c)図は斜視
図、(d)図は断面図である。
【図4】図2のチップ型サージアブソーバの作製手順を
説明する図であって、(a),(b),(c)図は斜視
図、(d)図は断面図である。
【図5】比較例に係るサージアブソーバを示す斜視図で
ある。
【図6】従来のサージアブソーバを示す斜視図である。
【図7】従来のサージアブソーバを示す斜視図である。
【図8】比較例に係るサージアブソーバを示す図であっ
て、(a)図は斜視図、(b),(c)図は断面図であ
る。
【図9】Vs−P・d曲線を示すグラフである。
【符号の説明】
1,3 アルミナ基板 2,2’,9a 導電性皮膜 4 溝 5 チップ状素体 6,8,9b ガラス層 7A,7B キャップ電極 9 導電性ガラス層 10,10A チップ型サージアブソーバ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性基板の一方の板面に一端縁から他
    端縁まで達する導電性皮膜を形成してなる第1の基板
    と、 絶縁性基板の一方の板面に一端縁から他端縁まで達する
    溝が形成され、該溝と該導電性皮膜とが対面するように
    この一方の板面が該第1の基板の前記一方の板面に重ね
    合わされガラス層を介して結合された第2の基板と、 該第1の基板と第2の基板との結合体よりなるチップ状
    素体の両端面にそれぞれガラス系接合層を介して装着さ
    れたキャップ電極と、を備えてなり、該ガラス系接合層
    は該チップ状素体の端面において前記導電性皮膜を露出
    させるように位置しており、該溝の内部が封入ガス雰囲
    気となっているチップ型サージアブソーバ。
  2. 【請求項2】 絶縁性基板の一方の板面に一端縁から他
    端縁まで達する第1の導電性皮膜を形成してなる第1の
    基板と、 絶縁性基板の一方の板面に一端縁から他端縁まで達する
    溝が形成され、該溝の底面に該一端縁から該他端縁に達
    する第2の導電性皮膜が形成され、該溝と該第1の基板
    の該第1の導電性皮膜とが対面するようにこの一方の板
    面が該第1の基板の前記一方の板面に重ね合わされガラ
    ス層を介して結合された第2の基板と、 該第1の基板と第2の基板との結合体よりなるチップ状
    素体の両端面にそれぞれ導電性ガラス系接合層を介して
    装着されたキャップ電極と、を備えてなり、該導電性ガ
    ラス系接合層は該チップ状素体の一方の端面において前
    記第1の導電性皮膜に接し且つ第2の導電性皮膜を露出
    させるように位置しており、 該導電性ガラス系接合層は該チップ状素体の他方の端面
    において前記第1の導電性皮膜を露出させ且つ第2の導
    電性皮膜に接するように位置しており、該溝の内部が封
    入ガス雰囲気となっているチップ型サージアブソーバ。
JP23887898A 1998-08-25 1998-08-25 チップ型サージアブソーバ Expired - Lifetime JP3465598B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23887898A JP3465598B2 (ja) 1998-08-25 1998-08-25 チップ型サージアブソーバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23887898A JP3465598B2 (ja) 1998-08-25 1998-08-25 チップ型サージアブソーバ

Publications (2)

Publication Number Publication Date
JP2000068029A JP2000068029A (ja) 2000-03-03
JP3465598B2 true JP3465598B2 (ja) 2003-11-10

Family

ID=17036617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23887898A Expired - Lifetime JP3465598B2 (ja) 1998-08-25 1998-08-25 チップ型サージアブソーバ

Country Status (1)

Country Link
JP (1) JP3465598B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5403370B2 (ja) 2010-05-17 2014-01-29 株式会社村田製作所 Esd保護装置
JP5760894B2 (ja) * 2011-09-22 2015-08-12 Tdk株式会社 静電気保護素子
DE102015116278A1 (de) * 2015-09-25 2017-03-30 Epcos Ag Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements

Also Published As

Publication number Publication date
JP2000068029A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
US20080297976A1 (en) Multilayer capacitor
JP3465598B2 (ja) チップ型サージアブソーバ
JPH08236260A (ja) チップ型サージアブソーバ及びその製造方法
JPH10303066A (ja) Cr素子
JP2000114005A (ja) セラミック電子部品
JP3508574B2 (ja) チップ型サージアブソーバ
US6483401B2 (en) Substrate for packaging electronic component and piezoelectric resonance component using the same
JP2002270331A (ja) 面実装型サージ吸収素子、及びその製造方法
JP2004127614A (ja) サージアブソーバ及びその製造方法
JP2555729B2 (ja) 圧電共振子及びその製造方法
JP3286855B2 (ja) チップ型ptcサーミスタの製造方法
JP2001160502A (ja) サージ吸収素子及びその製造方法
JPH07245878A (ja) チップ型マイクロギャップ式サージアブソーバ
JPH0883670A (ja) チップ型サージアブソーバ
JP2000077162A (ja) 表面実装型サージ吸収素子およびその製造方法
JP4239422B2 (ja) サージアブソーバ
JP3969098B2 (ja) サージアブソーバ
JP2909947B2 (ja) チップ型電子部品
JPH08139562A (ja) チップ型圧電共振部品
JP2004127615A (ja) サージアブソーバ及びその製造方法
JPH07106144A (ja) 表面実装型電子部品及びその製造方法
JP2000003775A (ja) チップ型サージアブソーバ及びその製造方法
JP2001237664A (ja) 圧電振動部品及びその製造方法
JP2563964Y2 (ja) 表面実装型共振子
JP2007150688A (ja) 圧電部品

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 10

EXPY Cancellation because of completion of term