JPH0883670A

JPH0883670A - チップ型サージアブソーバ

Info

Publication number: JPH0883670A
Application number: JP21568594A
Authority: JP
Inventors: Yoshiyuki Tanaka; 芳幸田中; Yasuyuki Ogata; 康行緒方
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 1994-09-09
Filing date: 1994-09-09
Publication date: 1996-03-26

Abstract

(57)【要約】【目的】部品点数を増やすことなくサージ吸収機能に加
えて、高周波ノイズの吸収機能を有する。サージインパ
ルスに対する応答性が良い。【構成】絶縁スペーサ１１を挟持して重ね合わされた第
１及び第２セラミック誘電体基板１３，１４の両端部に
第１及び第２端子電極１６，１７が設けられる。第１セ
ラミック誘電体基板１３の対向面に形成された第１放電
電極１８の一端が第１端子電極１６に電気的に接続さ
れ、第２セラミック誘電体基板１４の対向面に形成され
た第２放電電極１９の一端が第２端子電極１７に電気的
に接続される。第１セラミック誘電体基板１３の内部に
形成された第１静電容量調整用電極２１の一端が第２端
子電極１７に電気的に接続され、第２セラミック誘電体
基板１４の内部に形成された第２静電容量調整用電極２
２の一端が第１端子電極１６に電気的に接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電話機、ファクシミリ、
電話交換機、モデム等の通信機器用の電子機器に印加さ
れるサージ電圧を吸収するサージアブソーバに関する。
更に詳しくは、プリント回路基板に表面実装可能なマイ
クロギャップを有するチップ型サージアブソーバに関す
るものである。

【０００２】

【従来の技術】従来、この種のサージアブソーバとし
て、本出願人は図９に示すように、絶縁スペーサ１を挟
持することにより所定のマイクロギャップ２をあけて一
対の絶縁基板３，４が互いに平行にかつ重ね合わされ、
基板３，４の両端部に一対の端子電極６，７が設けら
れ、一方の基板３の対向面に端子電極６に一端が電気的
に接続された放電電極８が形成され、他方の基板４の対
向面に端子電極７に一端が電気的に接続された放電電極
９が形成されたチップ型マイクロギャップ式サージアブ
ソーバを特許出願した（特願平６−３１１１９）。この
サージアブソーバ５では、絶縁基板３，４と絶縁スペー
サ１とにより密閉空間を形成し、この密閉空間に不活性
ガスが封入される。

【０００３】このように構成されたチップ型マイクロギ
ャップ式サージアブソーバでは、端子電極６，７に雷サ
ージのような瞬間的なサージ電圧が印加されると、絶縁
スペーサ１により作り出されるマイクロギャップ２で決
められる放電開始電圧に基づき、放電電極間でアーク放
電が起こり、サージ電圧を吸収することができる。また
製作時に放電電極８と放電電極９との重なり部ｘ又はギ
ャップの大きさを変えることにより、サージアブソーバ
の静電容量を所望の値に変えることができる。更に放電
電極８，９の放電部分を絶縁スペーサ１で封止し、その
密閉空間に不活性ガスを封入することにより、大気の湿
度等に影響されずに一定した放電開始電圧を得られるよ
うになっている。

【０００４】

【発明が解決しようとする課題】しかし、上記チップ型
マイクロギャップ式サージアブソーバでは、絶縁基板が
ムライト、フォルステライト、アルミナ、ステアタイト
等の絶縁性セラミック材料から作られているため、電子
機器に高周波ノイズが侵入してもノイズを吸収すること
はできず、高周波ノイズを吸収する必要があるときには
サージアブソーバとは別にノイズフィルタを使用しなけ
ればならず、電子部品の数が増加し、製造コストが増大
するとともに、電子機器の小型化に対する障害となって
いた。また非常に急峻なサージに対して従来のサージア
ブソーバは十分に速い速度で応答することが困難で、残
留電圧が高くなる欠点を有していた。

【０００５】本発明の目的は、部品点数を増やすことな
くサージ吸収機能に加えて、高周波ノイズの吸収機能を
有するチップ型サージアブソーバを提供することにあ
る。本発明の別の目的は、サージインパルスに対する応
答性が良いチップ型サージアブソーバを提供することに
ある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
の本発明の構成を、実施例に対応する図１を用いて説明
する。本発明の第１のチップ型サージアブソーバは、図
１に示すように絶縁スペーサ１１を挟持することにより
所定のマイクロギャップ１２をあけて互いに平行にかつ
重ね合わされた第１及び第２セラミック誘電体基板１
３，１４と、第１及び第２セラミック誘電体基板１３，
１４の両端部に設けられた第１及び第２端子電極１６，
１７と、第１セラミック誘電体基板１３の対向面に形成
され第１端子電極１６に一端が電気的に接続された第１
放電電極１８と、第２セラミック誘電体基板１４の対向
面に形成され第２端子電極１７に一端が電気的に接続さ
れた第２放電電極１９と、第１セラミック誘電体基板１
３の内部又は外面に形成され第２端子電極１７に一端が
電気的に接続された第１静電容量調整用電極２１と、第
２セラミック誘電体基板１４の内部又は外面に形成され
第１端子電極１６に一端が電気的に接続された第２静電
容量調整用電極２２とを備える。その特徴ある構成は、
第１及び第２セラミック誘電体基板１３，１４をその重
ね合わせ方向から透視したときに第１放電電極１８又は
第１静電容量調整用電極２１が第１静電容量調整用電極
２１又は第１放電電極１８に部分的に重なるようにかつ
第２放電電極１９又は第２静電容量調整用電極２２が第
２静電容量調整用電極２２又は第２放電電極１９に部分
的に重なるように第１及び第２セラミック誘電体基板１
３，１４に形成されたところにある。

【０００７】本発明の第２のチップ型サージアブソーバ
は、絶縁スペーサ１１を挟持することにより所定のマイ
クロギャップ１２をあけて互いに平行にかつ重ね合わさ
れた第１及び第２セラミック誘電体基板１３，１４と、
第１及び第２セラミック誘電体基板１３，１４の両端部
に設けられた第１及び第２端子電極１６，１７と、第１
セラミック誘電体基板１３の対向面に形成され第１端子
電極１６に一端が電気的に接続された第１放電電極１８
と、第２セラミック誘電体基板１４の対向面に形成され
第２端子電極１７に一端が電気的に接続された第２放電
電極１９と、第１セラミック誘電体基板１３又は第２セ
ラミック誘電体基板１４の内部又は外面のいずれか一方
に形成され第２端子電極１８又は第１端子電極１７に一
端が電気的に接続された第１静電容量調整用電極２１又
は第２静電容量調整用電極２２とを備える。その特徴あ
る構成は、第１及び第２セラミック誘電体基板１３，１
４をその重ね合わせ方向から透視したときに第１放電電
極１８又は第１静電容量調整用電極２１が第１静電容量
調整用電極２１又は第１放電電極１８に部分的に重なる
ように或いは第２放電電極１９又は第２静電容量調整用
電極２２が第２静電容量調整用電極２２又は第２放電電
極１９に部分的に重なるように第１セラミック誘電体基
板１３又は第２セラミック誘電体基板１４に形成された
ところにある。

【０００８】以下、本発明を詳述する。 (a) 絶縁スペーサ絶縁スペーサ１１はガラス、セラミックス等により作ら
れる。この絶縁スペーサ１１は絶縁スペーサ１１を挟ん
で第１及び第２セラミック誘電体基板１３，１４を重ね
合わせたとき、これらの誘電体基板１３，１４を互いに
平行にして所定のマイクロギャップ１２を作り出すこと
ができれば、形状及び大きさは特に限定されない。その
配置場所は第１及び第２放電電極１８，１９の先端部分
を除くところであればよい。ただし、第１及び第２放電
電極１８，１９の放電部分を第１及び第２セラミック誘
電体基板１３，１４とともに密閉空間を作り出し、この
密閉空間に不活性ガスを封止するときには、所定の形状
でこの部分を囲む必要がある。この場合の絶縁スペーサ
１１の形状は、図３に示すようにリング状にすると製造
が簡便で好ましい。

【０００９】絶縁スペーサ１１によりサージアブソーバ
１０のマイクロギャップ１２の大きさが決められ、その
厚さは１０μｍ〜１ｍｍ以下、好ましくは１０〜１００
μｍ、特に好ましくは３０〜５０μｍの範囲から選ばれ
る。この厚さは吸収すべき異常電圧、即ち放電開始電圧
の大きさにより決められる。絶縁スペーサ１１を第１及
び第２セラミック誘電体基板１３，１４と別個に作製す
る以外に、ガラスペースト等を配設すべき箇所にスクリ
ーン印刷乾燥して焼成することにより、或いはスパッタ
リング等の薄膜形成技術を用いることにより、放電電極
を形成した後で、絶縁スペーサを第１及び第２セラミッ
ク誘電体基板のうちの一方の対向面に形成してもよい。
このときには当然、絶縁スペーサは放電電極より厚く形
成しなければならない。

【００１０】(b) 第１及び第２セラミック誘電体基板へ
の第１及び第２放電電極と第１及び第２静電容量調整用
電極との形成第１及び第２セラミック誘電体基板１３，１４はそれぞ
れ同形同大に作られる。形状は三角形状、四角形状、多
角形状等、板状であればよいが、四角形状がチップ化し
たときに取扱い易く好ましい。第１及び第２セラミック
誘電体基板１３，１４は比誘電率が少なくとも１０であ
ればよいが、表１に示される鉛系リラクサ材料とチタン
酸バリウム系材料からなる比誘電率を有する誘電体が好
ましい。これらの誘電体はセラミックコンデンサに用い
られる誘電体と同一材料である。

【００１１】

【表１】

【００１２】表１のＰＦＷはＰｂ（Ｆｅ，Ｗ）Ｏ₃を、
ＰＦＮはＰｂ（Ｆｅ，Ｎｂ）Ｏ₃を、ＰＺＮはＰｂ（Ｚ
ｎ，Ｎｂ）Ｏ₃を、ＰＴはＰｂＴｉＯ₃を、ＰＭＮはＰｂ
（Ｍｇ，Ｎｂ）Ｏ₃を、ＰＮＷはＰｂ（Ｎｂ，Ｗ）Ｏ
₃を、ＢＴはＢａＴｉＯ₃を、ＰＭＷはＰｂ（Ｍｇ，Ｗ）
Ｏ₃を、ＰＺＴはＰｂ（Ｚｎ，Ｔｉ）Ｏ₃を、ＰＬｉＦＷ
はＰｂ（Ｌｉ，Ｆｅ，Ｗ）Ｏ₃を、ＢＣＺＴは（Ｂａ，
Ｃａ）（Ｚｒ，Ｔｉ）Ｏ₃を、ＰＧはＰｂ₅Ｇｅ₃Ｏ
₁₁を、ＢＴＳはＢａ（Ｔｉ，Ｓｉ）Ｏ₃を、ＢＳＣＺＴ
は（Ｂａ，Ｓｒ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ₃を、ＣＺは
ＣａＺｒＯ₃を、ＢＳＣＴは（Ｂａ，Ｃａ）（Ｚｒ，Ｔ
ｉ）Ｏ₃を、Ｇはガラス組成をそれぞれ表す。

【００１３】第１及び第２セラミック誘電体基板１３，
１４の対向面には第１及び第２放電電極１８，１９がそ
れぞれ形成され、誘電体基板１３，１４の内部には第１
及び第２静電容量調整用電極２１，２２がそれぞれ形成
される。具体的には第１及び第２セラミック誘電体基板
１３，１４はそれぞれ２枚のセラミックグリーンシート
１３ａ，１３ｂ及び１４ａ，１４ｂの間に第１及び第２
静電容量調整用電極２１，２２を挟んだ状態で焼成され
るか、或いは複数のセラミックグリーンシートの積層体
１３ａ，１３ｂ及び１４ａ，１４ｂの間に第１及び第２
静電容量調整用電極２１，２２を挟んだ状態で焼成され
る。前者の場合、第１静電容量調整用電極２１はセラミ
ックグリーンシート１３ｂの片面に金属粉末と無機結合
材を含む導電性ペーストをスクリーン印刷し乾燥した
後、この上にセラミックグリーンシート１３ａを重ね合
わせ、これらを焼成することにより、シート１３ａ，１
３ｂの間に挟込まれる。第２静電容量調整用電極２２も
同様にしてセラミックグリーンシート１４ａ，１４ｂの
間に挟込まれる。後者の場合、第１静電容量調整用電極
２１はセラミックグリーン積層体１３ｂの片面に上記導
電性ペーストをスクリーン印刷し乾燥した後、この上に
複数のセラミックグリーンシートを積層してセラミック
グリーン積層体１３ａを形成し、これらを焼成すること
により、積層体１３ａ，１３ｂの間に挟込まれる。第２
静電容量調整用電極２２も同様にしてセラミックグリー
ン積層体１４ａ，１４ｂの間に挟込まれる。第１及び第
２セラミック誘電体基板１３，１４の両端部に第１及び
第２端子電極１６，１７を形成したときに、第１静電容
量調整用電極２１の一端は第２端子電極１７に電気的に
接続するように第１セラミック誘電体基板１３の一端縁
又はその近傍まで延びて形成され、第２静電容量調整用
電極２２の一端は第１端子電極１６に電気的に接続する
ように第２セラミック誘電体基板１４の一端縁又はその
近傍まで延びて形成される。静電容量調整用電極２１，
２２の厚さは０．０５〜５００μｍ、好ましくは０．５
〜１００μｍ、特に好ましくは１〜５μｍの範囲から選
ばれる。また第１及び第２静電容量調整用電極２１，２
２は第１及び第２セラミック誘電体基板１３，１４の内
部ではなく、これらの誘電体基板１３，１４の対向面と
反対側の外面に形成してもよい。

【００１４】放電電極１８，１９はスクリーン印刷法、
スパッタリング法、蒸着法、イオンプレーティング法、
めっき法、ＣＶＤ法等の薄膜形成法により、焼結した第
１及び第２セラミック誘電体基板１３，１４の対向面に
形成される。放電電極１８，１９の厚さは０．０５〜５
００μｍ、好ましくは０．５〜１００μｍ、特に好まし
くは１〜５μｍの範囲から選ばれる。これらの放電電極
１８，１９は互いに対向したときに放電可能な形状であ
ればその形状は特に制限されず、三角形、四角形、多角
形等に形成される。第１放電電極１８と第２放電電極１
９の形状が互いに異なってもよい。図３には同じ大きさ
の長方形の放電電極１８，１９が示される。第１及び第
２セラミック誘電体基板１３，１４の両端部に第１及び
第２端子電極１６，１７を形成したときに、第１放電電
極１８の一端は第１端子電極１６に電気的に接続するよ
うに第１セラミック誘電体基板１３の一端縁又はその近
傍まで延びて形成され、第２放電電極１９の一端は第２
端子電極１７に電気的に接続するように第２セラミック
誘電体基板１４の一端縁又はその近傍まで延びて形成さ
れる。

【００１５】第１及び第２放電電極１８，１９は、図１
の符号ｘに示すように、第１及び第２セラミック誘電体
基板１３，１４をその重ね合わせ方向から透視したとき
に第１放電電極１８と第２放電電極１９が部分的に重な
るように形成することも、図７に示すように放電電極１
８と放電電極１９が丁度連続面を作り出すように形成す
ることも、或いは図８に示すように放電電極１８と放電
電極１９とがギャップｙを作り出すように形成すること
もできる。重なり部ｘ又はギャップｙを変えることによ
りサージアブソーバ１０の静電容量を所望の値に変える
ことができる。

【００１６】第１静電容量調整用電極２１と第１放電電
極１８は、図１の符号ｘに示すように、第１及び第２セ
ラミック誘電体基板１３，１４をその重ね合わせ方向か
ら透視したときに部分的に重なるように形成される。ま
た第２静電容量調整用電極２２と第２放電電極１９も、
図１の符号ｘに示すように、第１及び第２セラミック誘
電体基板１３，１４をその重ね合わせ方向から透視した
ときに部分的に重なるように形成される。ただし第１放
電電極１８及び第２放電電極１９の重なり部ｘと、第１
静電容量調整用電極２１及び第１放電電極１８の重なり
部ｘと、第２静電容量調整用電極２２及び第２放電電極
１９の重なり部ｘの寸法は同一でなくてもよい。

【００１７】(c) 第１及び第２セラミック誘電体基板と
絶縁スペーサとの一体化図３に示すように、放電電極１８，１９の放電部分を覆
わないように、絶縁スペーサ１１を第１及び第２セラミ
ック誘電体基板１３，１４の対向面に配置して第１及び
第２セラミック誘電体基板１３，１４によりこれを挟持
する。不活性ガスを封入するときには、挟持する際に内
部の空気と不活性ガスとを入れ替える。不活性ガスとし
てはＡｒ，Ｎｅ，Ｈｅ，Ｎ₂，ＣＯ_2,ＳＦ₆などが挙げら
れる。不活性ガスは０〜３０００Ｔｏｒｒ、好ましくは
３００〜１５００Ｔｏｒｒ、更に好ましくは８００〜１
３００Ｔｏｒｒの圧力で封入される。絶縁スペーサ１１
の封着温度まで絶縁スペーサ１１を挟持した一対の第１
及び第２セラミック誘電体基板１３，１４を加熱し、第
１及び第２セラミック誘電体基板１３，１４と絶縁スペ
ーサ１１とを一体化する。

【００１８】(d) 端子電極の形成絶縁スペーサ１１を挟持した第１及び第２セラミック誘
電体基板１３，１４の両端部に金属粉末と無機結合材を
含む導電性ペーストを第１及び第２セラミック誘電体基
板１３，１４の両端部を包込むように塗布し乾燥する。
この塗布は導電性ペースト中に第１及び第２セラミック
誘電体基板１３，１４の両端部を浸漬させるディッピン
グ法が好ましい。導電性ペーストに含まれる金属粉末は
Ａｇ，Ａｕ，Ｐｄ又はＰｔの貴金属粉末、又はこれらを
混合した粉末が挙げられる。導電性ペーストに含まれる
無機結合材を例示すれば、ＳｉＯ₂，Ｂ₂Ｏ₃，Ｎａ₂Ｏ，
ＰｂＯ，ＺｎＯ又はＢａＯのいずれか１種又は２種以上
の酸化物を主成分とする、ほうけい酸系ガラス、ほう酸
亜鉛系ガラス、ほう酸カドミウム系ガラス、けい酸鉛亜
鉛系ガラス等のガラス微粒子が挙げられる。図１、図７
及び図８に示すように、導電性ペーストは焼付けによっ
て焼付け電極１６ａ，１７ａを形成し、これらの焼付け
電極１６ａ，１７ａはその焼付け時に第１及び第２セラ
ミック誘電体基板１３，１４の第１及び第２放電電極１
８，１９に電気的に接続する。

【００１９】(e) めっき層の形成焼付け電極１６ａ，１７ａの各表面にめっき層が電解バ
レルめっき法により形成される。このめっき層は図１、
図７及び図８に示すように、Ｎｉめっき層１６ｂ，１７
ｂを形成した後、Ｓｎめっき層１６ｃ，１７ｃを形成し
て二重構造にすることが好ましい。Ｎｉめっき層１６
ｂ，１７ｂははんだ耐熱性を向上して、はんだによる焼
付け電極の電極食われを防止し、Ｓｎめっき層１６ｃ，
１７ｃははんだ付着性を向上する。図１、図７及び図８
に示すように、焼付け電極１６ａ，１７ａ、めっき層１
６ｂ，１６ｃ，１７ｂ及び１７ｃからなる端子電極１
６，１７を有するチップ型サージアブソーバ１０が得ら
れる。

【００２０】

【作用】図１のサージアブソーバは図４に示すような等
価回路で表される。図４において、符号３１はサージ吸
収回路、符号３２はコンデンサ回路、符号３３及び３４
はリード端子である。サージ吸収回路３１は主として図
１のマイクロギャップ１２、第１放電電極１８、第２放
電電極１９、第１端子電極１６、第２端子電極１７及び
不活性ガスで構成され、コンデンサ回路３２は第１放電
電極１８、第１セラミック誘電体基板１３及び第１静電
容量調整用電極２１と、第２放電電極１９、第２セラミ
ック誘電体基板１４及び第２静電容量調整用電極２２で
構成される。説明を簡単にするために、図１に示すよう
なサージアブソーバ１０の各放電開始電圧Ｖsを越える
高周波分を含む方形波Ａ（図５）のサージ電圧がリード
線に印加されたとする。サージアブソーバ１０がもし従
来のようにサージ吸収回路３１のみで構成されたとする
と、絶縁スペーサ１１により作り出されるマイクロギャ
ップ１２で決められる放電開始電圧に基づき、第１及び
第２放電電極１８，１９間でアーク放電が起こり、サー
ジ電圧が吸収される。即ち、図５の波形Ｂに示すように
印加波形と同じように急峻に立ち上がり、かつ印加波形
と同じピーク値に達してから時間ｔ₁の遅れで放電す
る。またサージアブソーバ１０がもしコンデンサ回路３
２のみで構成されたとすると、第１放電電極１８及び第
１静電容量調整用電極２１間の第１セラミック誘電体基
板１３と第２放電電極１９及び第２静電容量調整用電極
２２間の第２セラミック誘電体基板１４の静電容量に応
じて、波形Ｃに示すように印加波形と同じピーク値にな
るものの、印加されたサージ電圧の高周波分はこのコン
デンサ回路３２で吸収されるため、波形は鈍化する。サ
ージアブソーバ１０がサージ吸収回路３１及びコンデン
サ回路３２で構成された本発明では、波形Ｄに示すよう
に波形Ｃと同様に立ち上がるが、放電開始電圧Ｖsを越
えてから時間ｔ₁の遅れで放電する。この結果、本発明
のサージアブソーバ１０のインパルス放電開始電圧は低
く抑えられる。

【００２１】

【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。＜実施例＞図１及び図２に示すチップ型サージアブソー
バ１０を次の方法により製造した。先ず第１セラミック
誘電体基板１３となる２枚の第１セラミックグリーンシ
ート１３ａ，１３ｂと、第２セラミック誘電体基板１４
となる２枚の第２セラミックグリーンシート１４ａ，１
４ｂとを用意した（図３）。これらのグリーンシート１
３ａ，１３ｂ，１４ａ，１４ｂはポリエステルベースシ
ートの表面にＰＴ−ＰＭＮの鉛系リラクサ材料のセラミ
ック誘電体スラリーをドクターブレード法によりコーテ
ィングした後、乾燥して形成された。

【００２２】セラミックグリーンシート１３ｂ，１４ｂ
の片面に、図３に示すようにＡｇペーストをスクリーン
印刷し乾燥して第１及び第２静電容量調整用電極２１，
２２を形成した後、これらの上にセラミックグリーンシ
ート１３ａ，１４ａをそれぞれ重ね合わせて熱圧着し
た。これらを１３００℃で約１時間焼成して静電容量調
整用電極２１，２２を有する第１及び第２セラミック誘
電体基板１３，１４を得た。これらの基板１３，１４の
片面に図３に示すようにＡｇペーストをそれぞれスクリ
ーン印刷し乾燥した後、焼付けることにより厚さ２μ
ｍ、幅３ｍｍの第１及び第２放電電極１８，１９を形成
した。電極２１，１８及び２２，１９を有するセラミッ
ク誘電体基板１３，１４をバレル研磨して第１セラミッ
ク誘電体基板１３の他端に第１静電容量調整用電極２１
を露出させ、第２セラミック誘電体基板１４の一端に第
２静電容量調整用電極２２を露出させた。これらの誘電
体基板１３，１４はそれぞれ厚さ０．５ｍｍ、長さ４．
５ｍｍ、幅３．２ｍｍの長方形状に形成された。

【００２３】絶縁スペーサ１１として内径２ｍｍ、外径
３ｍｍ、厚さ７０μｍのリング状の硬質ガラスを用意し
た。図３に示すように誘電体基板１３，１４間の放電電
極１８，１９の放電部分に絶縁スペーサ１１を配置し、
誘電体基板１３，１４で絶縁スペーサ１１を治具（図示
せず）により堅牢に挟持した。この状態で絶縁スペーサ
１１の内部の空気を抜いた後、代わりに不活性ガスとし
てアルゴン（Ａｒ）ガスを６００Ｔｏｒｒの圧力で導入
した。この状態でカーボンヒータにより誘電体基板１
３，１４及び絶縁スペーサ１１を９５０℃、１分間加熱
した。絶縁スペーサ１１のガラスと誘電体基板１３，１
４とを濡らして封着した。

【００２４】絶縁スペーサ１１と一体化した誘電体基板
１３，１４の両端部にＡｇペーストをディッピング法に
より誘電体基板１３，１４の両端部を包込むように塗布
した。Ａｇペーストを塗布した誘電体基板１３，１４を
大気圧下、乾燥した後、３０℃／分の速度で、８２０℃
まで昇温しそこで１０分間保持し、３０℃／分の速度で
室温まで降温してＡｇからなる焼付け電極１６ａ，１７
ａを得た。次いで電解バレルめっき法で焼付け電極１６
ａ，１７ａの表面に厚さ２〜３μｍのＮｉめっき層１６
ｂ，１７ｂを形成し、続いて厚さ１〜２μｍのＳｎめっ
き層１６ｃ，１７ｃを形成し、図１及び図２に示すチッ
プ型サージアブソーバ１０を得た。このときの第１放電
電極１８と第２放電電極１９の間に形成されたマイクロ
ギャップは５０μｍであった。

【００２５】また第１静電容量調整用電極２１及び第１
放電電極１８の重なり部ｘと、第２静電容量調整用電極
２２及び第２放電電極１９の重なり部ｘは同一に形成さ
れ、これらの重なり部ｘが１．０ｍｍ、１．５ｍｍ、
２．０ｍｍ、２．５ｍｍである４つのサージアブソーバ
１０を用意した。これら４つのサージアブソーバ１０の
第１放電電極１８及び第２放電電極１９の重なり部ｘは
静電容量調整用電極２１，２２及び放電電極１８，１９
の重なり部ｘとそれぞれ同一に形成した。

【００２６】＜比較例＞図９に示すチップ型マイクロギ
ャップ式のサージアブソーバ５を比較例とした。即ち実
施例のセラミック誘電体基板の代わりにアルミナ焼結板
からなる絶縁基板３，４を用い、絶縁基板３，４内には
静電容量調整用電極が形成されていないものを用いた。
その他の構成及び寸法は実施例と同一である。

【００２７】＜比較試験と評価＞実施例と比較例のサー
ジアブソーバ１０，５について、それぞれ比誘電率、
第１及び第２放電電極１８，１９の重なり部ｘと放電
電極１８，１９及び静電容量調整用電極２１，２２の重
なり部ｘ、静電容量、放電開始電圧及びインパル
ス放電開始電圧を調べた。の重なり部ｘは比較例にあ
っては放電電極８，９の重なり部である。のインパル
ス放電開始電圧は（１．２×５０）μｓｅｃ１０ｋＶの
標準雷サージ（疑似サージ）を印加した。その波形を図
６に示す。図６（ａ）に示される符号Ｅは印加した波
形、図６（ｂ）に示される符号Ｆは比較例のサージアブ
ソーバ５の波形、図６（ｃ）に示される符号Ｇは実施例
のサージアブソーバ１０の波形である。

【００２８】

【表２】

【００２９】図６及び表２から明らかなように、比誘電
率及び静電容量の小さい比較例のサージアブソーバ５
は、印加波形と同様に立ち上がりで急峻な波形を示し
（図６（ｂ））、放電開始電圧Ｖsに達した後、時間ｔ₁
だけ遅れて放電する。これに対して実施例のサージアブ
ソーバ１０は高周波分が比誘電率の高い、静電容量の大
きな第１放電電極１８及び第１静電容量調整用電極２１
間と第２放電電極１９及び第２静電容量調整用電極２２
間とで吸収されるため、立ち上がりが急峻でなくなる。
放電開始電圧Ｖsに達した後の放電を開始するまで時間
ｔ₁は、比較例と同じであるので、実施例のサージアブ
ソーバ１０の波頭は鈍化しかつ低くなる（図６
（ｃ））。この結果、比較例のサージアブソーバ５のイ
ンパルス放電開始電圧は６００Ｖであったのに対して、
実施例のサージアブソーバ１０は４２０〜５００Ｖと低
下した。これによりサージインパルスに対する応答性が
向上した。

【００３０】

【発明の効果】以上述べたように、本発明によれば、従
来のチップ型マイクロギャップ式サージアブソーバの絶
縁基板をセラミック誘電体で構成し、セラミック誘電体
の内部又は外面に静電容量調整用電極を形成することに
より、部品点数を増やすことなくサージ吸収機能に加え
て、高周波ノイズの吸収機能を具備することができる。
これにより電子部品の製造、組立コストが低減され、電
子機器の小型化に寄与する。また応答する波形が急峻で
なくなるため、サージインパルスに対する応答性が向上
する利点もある。

【図面の簡単な説明】

【図１】本発明実施例のチップ型サージアブソーバを示
す図２のＡ−Ａ線断面図。

【図２】そのサージアブソーバの斜視図。

【図３】そのサージアブソーバの組立て斜視図。

【図４】そのサージアブソーバの等価回路図。

【図５】本発明及び従来のチップ型サージアブソーバに
それぞれ方形波のサージ電圧を印加したときの状況を示
す図。

【図６】実施例及び比較例のチップ型サージアブソーバ
のそれぞれ標準雷サージ電圧を印加したときの状況を示
す図５に対応する図。

【図７】本発明の別の実施例を示す図１に対応する断面
図。

【図８】本発明の更に別の実施例を示す図１に対応する
断面図。

【図９】従来例のチップ型サージアブソーバを示す図１
に対応する断面図。

【符号の説明】

１０チップ型サージアブソーバ１１絶縁スペーサ１２マイクロギャップ１３第１セラミック誘電体基板１４第２セラミック誘電体基板１６第１端子電極１７第２端子電極１８第１放電電極１９第２放電電極２１第１静電容量調整用電極２２第２静電容量調整用電極

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年９月３０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】(c) 第１及び第２セラミック誘電体基板と
絶縁スペーサとの一体化図３に示すように、放電電極１８，１９の放電部分を覆
わないように、絶縁スペーサ１１を第１及び第２セラミ
ック誘電体基板１３，１４の対向面に配置して第１及び
第２セラミック誘電体基板１３，１４によりこれを挟持
する。不活性ガスを封入するときには、挟持する際に内
部の空気と不活性ガスとを入れ替える。不活性ガスとし
てはＡｒ，Ｎｅ，Ｈｅ，Ｎ₂，ＣＯ ₂，ＳＦ₆などが挙げ
られる。不活性ガスは０〜３０００Ｔｏｒｒ、好ましく
は３００〜１５００Ｔｏｒｒ、更に好ましくは８００〜
１３００Ｔｏｒｒの圧力で封入される。絶縁スペーサ１
１の封着温度まで絶縁スペーサ１１を挟持した一対の第
１及び第２セラミック誘電体基板１３，１４を加熱し、
第１及び第２セラミック誘電体基板１３，１４と絶縁ス
ペーサ１１とを一体化する。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】＜比較試験と評価＞実施例と比較例のサー
ジアブソーバ１０，５について、それぞれ比誘電率、
第１及び第２放電電極１８，１９の重なり部ｘと放電
電極１８，１９及び静電容量調整用電極２１，２２の重
なり部ｘ、静電容量、放電開始電圧及びインパル
ス放電開始電圧を調べた。の重なり部ｘは比較例にあ
っては放電電極８，９の重なり部である。のインパル
ス放電開始電圧は（１．２×５０）μｓｅｃ１０ｋＶの
標準雷サージ（疑似サージ）を印加して測定した。その
波形を図６に示す。図６（ａ）に示される符号Ｅは印加
した波形、図６（ｂ）に示される符号Ｆは比較例のサー
ジアブソーバ５の波形、図６（ｃ）に示される符号Ｇは
実施例のサージアブソーバ１０の波形である。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正内容】

【００２９】図６及び表２から明らかなように、比誘電
率及び静電容量の小さい比較例のサージアブソーバ５
は、印加波形と同様に立ち上がりで急峻な波形を示し
（図６（ｂ））、放電開始電圧Ｖsに達した後、時間ｔ₁
だけ遅れて放電する。これに対して実施例のサージアブ
ソーバ１０は高周波分が比誘電率の高い、静電容量の大
きな第１放電電極１８及び第１静電容量調整用電極２１
間と第２放電電極１９及び第２静電容量調整用電極２２
間とで吸収されるため、立ち上がりが急峻でなくなる。
放電開始電圧Ｖsに達した後の放電を開始するまでの時
間ｔ₁は、比較例と同じであるので、実施例のサージア
ブソーバ１０の波頭は鈍化しかつ低くなる（図６
（ｃ））。この結果、比較例のサージアブソーバ５のイ
ンパルス放電開始電圧は６００Ｖであったのに対して、
実施例のサージアブソーバ１０は４２０〜５００Ｖと低
下した。これによりサージインパルスに対する応答性が
向上した。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】本発明実施例のチップ型サージアブソーバを示
す図２のＨ−Ｈ線断面図。

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

Claims

【特許請求の範囲】

【請求項１】絶縁スペーサ(11)を挟持することにより
所定のマイクロギャップ(12)をあけて互いに平行にかつ
重ね合わされた第１及び第２セラミック誘電体基板(13,
14)と、前記第１及び第２セラミック誘電体基板(13,14)の両端
部に設けられた第１及び第２端子電極(16,17)と、前記第１セラミック誘電体基板(13)の対向面に形成され
前記第１端子電極(16)に一端が電気的に接続された第１
放電電極(18)と、前記第２セラミック誘電体基板(14)の対向面に形成され
前記第２端子電極(17)に一端が電気的に接続された第２
放電電極(19)と、前記第１セラミック誘電体基板(13)の内部又は外面に形
成され前記第２端子電極(17)に一端が電気的に接続され
た第１静電容量調整用電極(21)と、前記第２セラミック誘電体基板(14)の内部又は外面に形
成され前記第１端子電極(16)に一端が電気的に接続され
た第２静電容量調整用電極(22)とを備えたチップ型サー
ジアブソーバであって、前記第１及び第２セラミック誘電体基板(13,14)をその
重ね合わせ方向から透視したときに前記第１放電電極(1
8)又は前記第１静電容量調整用電極(21)が前記第１静電
容量調整用電極(21)又は前記第１放電電極(18)に部分的
に重なるようにかつ前記第２放電電極(19)又は前記第２
静電容量調整用電極(22)が前記第２静電容量調整用電極
(22)又は前記第２放電電極(19)に部分的に重なるように
前記第１及び第２セラミック誘電体基板(13,14)に形成
されたことを特徴とするチップ型サージアブソーバ。
【請求項２】絶縁スペーサ(11)を挟持することにより
所定のマイクロギャップ(12)をあけて互いに平行にかつ
重ね合わされた第１及び第２セラミック誘電体基板(13,
14)と、前記第１及び第２セラミック誘電体基板(13,14)の両端
部に設けられた第１及び第２端子電極(16,17)と、前記第１セラミック誘電体基板(13)の対向面に形成され
前記第１端子電極(16)に一端が電気的に接続された第１
放電電極(18)と、前記第２セラミック誘電体基板(14)の対向面に形成され
前記第２端子電極(17)に一端が電気的に接続された第２
放電電極(19)と、前記第１セラミック誘電体基板(13)又は前記第２セラミ
ック誘電体基板(14)の内部又は外面のいずれか一方に形
成され前記第２端子電極(17)又は前記第１端子電極(16)
に一端が電気的に接続された第１静電容量調整用電極(2
1)又は第２静電容量調整用電極(22)とを備えたチップ型
サージアブソーバであって、前記第１及び第２セラミック誘電体基板(13,14)をその
重ね合わせ方向から透視したときに前記第１放電電極(1
8)又は前記第１静電容量調整用電極(21)が前記第１静電
容量調整用電極(21)又は前記第１放電電極(18)に部分的
に重なるように或いは前記第２放電電極(19)又は前記第
２静電容量調整用電極(22)が前記第２静電容量調整用電
極(22)又は前記第２放電電極(19)に部分的に重なるよう
に前記第１セラミック誘電体基板(13)又は前記第２セラ
ミック誘電体基板(14)に形成されたことを特徴とするチ
ップ型サージアブソーバ。
【請求項３】第１及び第２セラミック誘電体基板(13,
14)と絶縁スペーサ(11)とにより密閉空間が形成され、
前記密閉空間に不活性ガスが封入された請求項１又は２
記載のチップ型サージアブソーバ。
【請求項４】第１及び第２セラミック誘電体基板(13,
14)をその重ね合わせ方向から透視したときに第１及び
第２放電電極(18,19)が部分的に重なるように前記第１
及び第２セラミック誘電体基板(13,14)に形成された請
求項１又は２記載のチップ型サージアブソーバ。
【請求項５】第１及び第２セラミック誘電体基板(13,
14)をその重ね合わせ方向から透視したときに第１及び
第２放電電極(18,19)が丁度連続面を作り出すように前
記第１及び第２セラミック誘電体基板(13,14)に形成さ
れた請求項１又は２記載のチップ型サージアブソーバ。
【請求項６】第１及び第２セラミック誘電体基板(13,
14)をその重ね合わせ方向から透視したときに第１及び
第２放電電極(18,19)がギャップを作り出すように前記
第１及び第２セラミック誘電体基板(13,14)に形成され
た請求項１又は２記載のチップ型サージアブソーバ。