KR101012965B1 - 복합소자 - Google Patents

Abstract

캐패시터와 서프레서를 원칩화하여 ESD, 서지 등의 과전압 성분에 대한 감쇄특성 및 열화 특성 등을 향상시키도록 한 복합소자를 제시한다. 제시된 복합소자는 복수의 시트가 적층된 소체, 소체에 형성된 제 1 외부 단자, 소체에 형성된 제 2 외부 단자, 소체의 내부에서 시트상에 형성되고 제 1 및 제 2 외부 단자중에서 어느 한 외부 단자에 접속되되 몸통부 및 몸통부에서 돌출되어 소체의 외부로 노출된 갭 전극부를 포함하는 제 1 전극 패턴, 및 소체의 내부에서 시트상에 형성되고 제 1 및 제 2 외부 단자중에서 다른 한 외부 단자에 접속되되 몸통부 및 몸통부에서 돌출되어 소체의 외부로 노출된 갭 전극부를 포함하는 제 2 전극 패턴을 구비하고, 제 1 전극 패턴과 제 2 전극 패턴은 각기 다른 시트에 형성되어 적층된다.

Description

복합소자{Complex device}

본 발명은 복합소자에 관한 것으로, 보다 상세하게는 정전기, 서지 등의 과전압 성분에 대한 동작신뢰성이 우수한 복합소자에 관한 것이다.

최근 반도체 산업의 급격한 발전으로 인해 단위소자의 소형화 및 고성능화를 위한 초고집적화를 추구하고 있다.

이러한 초고집적화에 의해 양산되는 소자는 미세한 내부 배선과 초박형의 절연층의 구성이 필수적이고 인접회로간의 충분한 이격 배치가 어렵다. 그에 따라, 정전기(ESD; ElectroStatic Discharge), 서지 관련 소자의 파괴 또는 오작동을 야기할 수 있는 전압, 전류 레벨도 낮아지고 있다.

특히, TV 또는 PC 등의 고정형 전자제품에서 휴대폰, MP3 플레이어, 노트북 등과 같이 인체의 접촉이 많은 휴대용 전자제품들의 증가에 따라 ESD 보호기능에 대한 중요성이 크게 대두되고 있다.

통상적으로, ESD 보호소자로서는 바리스터, 서프레서, 다이오드 등이 있다.

종래의 바리스터는 저전류에서는 절연성, 고전류에서는 도전성을 보이는 비선형적인 전압-전류 특성을 가지고 있다. 그래서, 종래의 바리스터는 높은 전류의 ESD 또는 서지에 대한 감쇄 성능을 보이고, 소재 자체의 유전율에 의하여 특정의 정전용량을 가지고 있으며, 세라믹 적층형 공정을 이용하기 때문에 저렴하다는 장점이 있다. 그러나, 종래의 바리스터는 소재의 불안정성으로 인하여 균일한 정전용량을 구현하기 어렵고, 온도와 인가전압에 의해 정전용량이 변화하며, RF 회로와 같이 매칭을 위해 균일한 정전용량이 필요한 회로에는 적용하기 어렵다.

종래의 ESD 보호용 다이오드의 경우에도 바리스터와 동일한 비선형 특성으로 ESD에 의해 동작하고, 바리스터보다 비교적 높은 ESD 감쇄 특성을 가진다. 그러나, 종래의 ESD 보호용 다이오드는 반도체 공정의 미세한 회로 구현이 필요함으로 비교적 가격이 높은 편이고, 온도와 인가 전압에 의해 변하는 정전용량으로 인하여 내부 정전용량을 매칭 등의 타 기능으로 이용하기 어려운 편이다.

고속의 신호를 전송하는 데이터 라인에는 정전용량이 매우 적은 저정전용량의 구현이 가능한 서프레서가 사용된다. 종래의 서프레서는 전극간에 미세한 갭(gap)을 두고, 높은 전압의 형성시에 전류가 갭을 넘어 가도록 구성되어 있다. 이러한 종래의 서프레서는 바리스터에 비해 ESD 인가후 높은 클램핑 특성을 가지고 있다. 그러나, 종래의 서프레서는 바리스터에 비해 높은 전압이 형성되어야 동작을 시작하기 때문에 ESD와 같이 빠른 초기 펄스를 가진 과전류에는 응답속도가 느린 편이다. 또한, 구조적으로 낮은 정전용량을 가지고 있어서 RF 회로 등에 사용이 적절하지만, 매칭에 필요한 부가적인 캐패시터 등의 소자를 따로 구성해야 하는 번거러움이 있다.

이와 같은 이유들로 인해, 특히 점점 더 정전기, 서지 등의 과전압 성분으로부터의 부품 보호 기능에 대한 중요성이 대두되고 있는 현 시점에서 다양한 문제점들을 해결할 수 있는 보호소자의 필요성이 높아지고 있다.

본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 캐패시터와 서프레서를 원칩화하여 정전기, 서지 등의 과전압 감쇄특성 및 열화 특성 등을 향상시키도록 한 복합소자를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 복합소자는, 복수의 시트가 적층된 소체; 소체에 형성된 제 1 외부 단자; 소체에 형성된 제 2 외부 단자; 소체의 내부에서 시트상에 형성되고 제 1 및 제 2 외부 단자중에서 어느 한 외부 단자에 접속되되, 몸통부 및 몸통부에서 돌출되어 소체의 외부로 노출된 갭 전극부를 포함하는 제 1 전극 패턴; 및 소체의 내부에서 시트상에 형성되고 제 1 및 제 2 외부 단자중에서 다른 한 외부 단자에 접속되되, 몸통부 및 몸통부에서 돌출되어 소체의 외부로 노출된 갭 전극부를 포함하는 제 2 전극 패턴을 구비하고, 제 1 전극 패턴과 제 2 전극 패턴은 각기 다른 시트에 형성되어 적층된다.

제 1 전극 패턴의 갭 전극부와 제 2 전극 패턴의 갭 전극부는 그 사이에 개재된 시트의 두께에 의해 갭을 형성하고, 제 1 전극 패턴의 몸통부와 제 2 전극 패턴의 몸통부는 상호 중첩된 영역에 의해 캐패시턴스를 형성한다.

제 1 전극 패턴의 갭 전극부 및 제 2 전극 패턴의 갭 전극부는 각각 적어도 1개 이상이다.

소체의 내부에서 시트상에 형성되고 제 1 및 제 2 외부 단자중에서 어느 한 외부 단자에 접속된 제 3 전극 패턴; 및 소체의 내부에서 시트상에 형성되고 제 1 및 제 2 외부 단자중에서 다른 한 외부 단자에 접속된 제 4 전극 패턴을 추가로 포함하여도 된다. 이 경우, 제 3 전극 패턴와 제 4 전극 패턴은 상호 중첩된 영역에 의해 캐패시턴스를 형성한다.

제 3 전극 패턴 및 제 4 전극 패턴은 각기 다른 시트에 형성되어 적층되되, 제 1 전극 패턴이 형성된 시트 및 제 2 전극 패턴이 형성된 시트의 상부 또는 하부에 적층된다.

제 3 전극 패턴이 형성된 시트 및 제 4 전극 패턴이 형성된 시트가 하나의 적층군으로 하여 제 1 전극 패턴이 형성된 시트 및 제 2 전극 패턴이 형성된 시트의 상부 또는 하부에 적층되되, 적층군이 두 개 이상이다.

노출된 갭 전극부 사이의 갭에는 방전매체가 덮인다.

본 발명의 다른 실시예에 따른 복합소자는, 복수의 시트가 적층된 소체; 소체에 형성된 제 1 외부 단자; 소체에 형성된 제 2 외부 단자; 소체의 내부에서 시트상에 형성되고 제 1 및 제 2 외부 단자중에서 어느 한 외부 단자에 접속되되, 소체의 외부로 노출된 제 1 갭 전극부를 포함하는 제 1 전극 패턴; 소체의 내부에서 시트상에 형성되되, 일단이 제 1 전극 패턴과 동일한 외부 단자에 접속된 제 2 전극 패턴; 소체의 내부에서 시트상에 형성되고 제 1 및 제 2 외부 단자중에서 다른 한 외부 단자에 접속되되, 소체의 외부로 노출된 제 2 갭 전극부를 포함하는 제 3 전극 패턴; 소체의 내부에서 시트상에 형성되되, 일단이 제 3 전극 패턴과 동일한 외부 단자에 접속된 제 4 전극 패턴을 구비하고, 제 1 전극 패턴과 제 3 전극 패턴은 상호 다른 시트에 형성되어 적층된다.

제 1 전극 패턴과 제 2 전극 패턴이 동일한 시트에 형성되고, 제 3 전극 패턴과 제 4 전극 패턴이 동일한 시트에 형성되고, 제 1 갭 전극부와 제 2 갭 전극부는 그 사이에 개재된 시트의 두께에 의해 갭을 형성하고, 제 2 전극 패턴과 제 4 전극 패턴은 상호 중첩된 영역에 의해 캐패시턴스를 형성한다.

노출된 제 1 갭 전극부와 노출된 제 2 갭 전극부 사이의 갭에는 방전매체가 덮인다.

제 1 갭 전극부와는 반대의 방향으로 노출된 제 3 갭 전극부를 갖는 제 5 전극 패턴, 및 제 2 갭 전극부와는 반대의 방향으로 노출된 제 4 갭 전극부를 갖는 제 6 전극 패턴을 추가로 구비하고, 제 3 갭 전극부와 제 4 갭 전극부는 그 사이에 개재된 시트의 두께에 의해 갭을 형성한다.

노출된 제 1 갭 전극부와 노출된 제 2 갭 전극부 사이의 갭에는 방전매체가 덮이고, 노출된 제 3 갭 전극부와 노출된 제 4 갭 전극부 사이의 갭에는 방전매체가 덮인다.

본 발명의 또 다른 실시예에 따른 복합소자는, 복수의 시트가 적층된 소체; 소체에 형성된 제 1 외부 단자; 소체에 형성된 제 2 외부 단자; 소체에 형성된 제 3 외부 단자; 소체의 내부에서 시트상에 형성되되, 일단이 제 1 외부 단자에 접속 되고 타단이 제 2 외부 단자에 접속된 인덕터용 전극 패턴; 소체의 내부에서 시트상에 형성되되, 제 1 및 제 2 외부 단자중에서 어느 한 외부 단자에 접속되고 소체의 외부로 노출된 갭 전극부를 포함하는 제 1 전극 패턴; 소체의 내부에서 시트상에 형성되되, 제 1 및 제 2 외부 단자중에서 다른 한 외부 단자에 접속된 제 2 전극 패턴; 및 소체의 내부에서 시트상에 형성되되, 제 3 외부 단자에 접속되고 소체의 외부로 노출된 접지 갭 전극부를 포함하는 접지 전극 패턴을 구비하고, 제 1 전극 패턴과 접지 전극 패턴은 상호 다른 시트에 형성되어 적층된다.

제 1 전극 패턴과 제 2 전극 패턴은 동일한 시트에 상호 이격되게 형성된다.

갭 전극부와 접지 갭 전극부는 그 사이에 개재된 시트의 두께에 의해 갭을 형성하고, 제 2 전극 패턴과 접지 전극 패턴은 상호 중첩된 영역에 의해 캐패시턴스를 형성한다.

노출된 갭 전극부와 노출된 접지 갭 전극부 사이의 갭에는 방전매체가 덮인다.

본 발명의 또 다른 실시예의 복합소자는, 복수의 시트가 적층된 소체; 소체의 내부에서 상하로 대향되게 형성된 갭 전극용 제 1 및 제 2 전극 패턴; 상하로 대향되게 형성된 제 1 및 제 2 전극 패턴 사이의 일정 부분에 충전된 방전매체; 소체에 형성되고 제 1 전극 패턴의 일단에 접속된 제 1 외부 단자; 소체에 형성되고 제 2 전극 패턴의 일단에 접속된 제 2 외부 단자; 소체의 내부에서 시트상에 형성되되, 일단이 제 1 외부 단자에 접속된 제 3 전극 패턴; 및 소체의 내부에서 시트 상에 형성되되, 일단이 제 2 외부 단자에 접속된 제 4 전극 패턴을 포함하고, 제 3 전극 패턴과 제 4 전극 패턴은 상호 중첩된 영역에 의해 캐패시턴스를 형성한다.

이러한 구성의 본 발명에 따르면, 서프레서의 느린 응답에 의하여 회로로 유입되는 높은 과전압과 빠른 속도를 가진 피크 성분은 캐패시터의 주파수 성분의 감쇄 특성의 영향으로 신속하게 제거되고, 느린 속도를 가진 이후 과전압 성분은 소체의 측면으로 노출된 갭 전극을 이용하여 보호하므로, 매우 효과적인 ESD 보호기능을 수행한다.

갭 전극부간의 갭이 그 사이에 개재된 유전체 시트의 두께에 의해 조절가능하므로, 갭 전극부간의 갭을 보다 쉽고 정확하게 조절할 수 있게 된다. 이로 인해 다양한 형태의 트리거 전압을 구현할 수 있게 된다. 예를 들어, 갭 전극부간의 갭을 보다 작게 구현함으로써 스파크 갭(서프레서 포함)의 트리거 전압을 대략 100V 이하로 다운시킬 수 있고, 이는 캐패시터와 스파크 갭이 함께 동작할 수 있도록 해 준다. 기존의 스파크 갭의 트리거 전압은 캐패시터의 트리거 전압에 비해 매우 높았으나, 본 발명은 스파크 갭(서프레서 포함)의 트리거 전압을 대략 100V 이하로 다운시킬 수 있어서 캐패시터와 스파크 갭이 함께 동작할 수 있도록 해 준다.

별도의 방전매체가 없어도 공기를 이용한 방전이 가능하므로 매우 간단한 공정으로 제조가 가능하다. 특히, 부성저항 특성을 지닌 방전매체(도시 생략)를 갭 전극부간의 갭에 인쇄하게 되면 바리스터 또는 다이오드에서는 나타낼 수 없는 소자 전압보다 낮은 ESD 클램핑 전압의 구현이 가능하여 기존의 바리스터 또는 다이 오드에 비해 더욱 우수한 ESD 특성 구현이 가능하다.

유전체 소체를 사용하여 공기중에서 갭 방전이 이루어지므로 기존의 환경 시험에서의 쇼트 등과 같은 치명적인 결함이 발생되지 않게 된다.

ESD 횟수나 내성에 따른 열화 특성이 개선된다.

캐패시턴스의 편차를 대략 5% 이내로 조절가능하므로, 기존의 바리스터로 접근하기 힘들었던 RF단 또는 오디오단 등에 사용되는 임피던스 매칭 회로를 대체할 수 있다.

기존의 PCB 인쇄형 스파크 갭(spark gap)을 표면실장가능한 칩 소자로 구현할 수 있다는 이점이 있게 된다.

그리고, 통상적으로 ESD를 두배로 올리면 기존의 바리스터는 클램핑 전압이 두배로 올라가지만, 본 발명에서는 ESD를 두배로 높여도 클램핑 전압이 올라가지 않게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 복합소자에 대하여 설명하면 다음과 같다.

(제 1실시예)

도 1은 본 발명의 제 1실시예에 따른 복합소자의 구조를 나타낸 도면이다. 도 2는 도 1에 도시된 전극 패턴의 적층 구조를 설명하기 위한 도면이다. 도 3은 도 1의 A-A선의 단면도이다.

제 1실시예의 복합소자는 적층된 다수의 유전체 시트를 포함한 유전체 소체(10), 및 유전체 소체(10)의 양측 외측면에 형성된 외부 단자(12, 14)를 포함한다. 유전체 소체(10)는 소체로 표현하여도 무방하고, 이는 다른 실시예에서도 마찬가지이다.

유전체 소체(10)는 MLCC와 같이 내산성 및 절연성을 지니고 있는 재료를 활용한 유전체 시트를 사용함이 바람직하다. 이는 고온고습 부하시험과 같은 환경 시험에서 제품이 쉽게 열화되는 불량을 제거하여 우수한 안정성을 제공해 주기 때문이다. 물론, MLCC와 같은 재료를 사용하기 어려운 여건이라면 소체에 내산성을 부여하기 위해 글래스(glass) 코팅 등을 실시하여도 된다.

다수의 유전체 시트중 일부의 유전체 시트(11, 13)에는 전극 패턴이 형성된다. 도 2에서는 전극 패턴이 형성된 유전체 시트(11, 13)만을 도시하였으나, 실제적으로 제 1실시예의 복합소자는 유전체 시트(11, 13)의 상부 및 하부에 더미시트를 추가로 포함하는 것으로 보면 된다.

유전체 시트(11)의 제 1 전극 패턴(16)은 해당 유전체 시트(11)의 폭 방향의 일측면에서 타측면쪽으로(즉, 좌측면에서 우측으로) 일자 형상으로 소정의 폭으로 형성되되, 폭 방향의 일측면으로는 노출되지만 폭 방향의 타측면으로는 노출되지 않는다. 제 1 전극 패턴(16)은 해당 유전체 시트(11)의 길이 방향의 일측면으로 노출되는 제 1 갭 전극부(16a) 및 해당 유전체 시트(11)의 길이 방향의 타측면으로 노출되는 제 2 갭 전극부(16b)를 갖는다.

유전체 시트(13)의 제 2 전극 패턴(18)은 해당 유전체 시트(13)의 폭 방향의 일측면에서 타측면쪽으로(즉, 우측면에서 좌측으로) 일자 형상으로 소정의 폭으로 형성되되, 폭 방향의 일측면으로는 노출되지만 폭 방향의 타측면으로는 노출되지 않는다. 제 2 전극 패턴(18)은 해당 유전체 시트(13)의 길이 방향의 일측면으로 노출되는 제 3 갭 전극부(18a) 및 해당 유전체 시트(13)의 길이 방향의 타측면으로 노출되는 제 4 갭 전극부(18b)를 갖는다.

유전체 시트(13)의 위에 유전체 시트(11)가 적층됨에 따라, 제 1 전극 패턴(16) 및 제 2 전극 패턴(18)은 상호 중첩되는 영역을 가지게 된다. 즉, 제 1 전극 패턴(16) 및 제 2 전극 패턴(18)의 몸통부(16c, 18c)에서 돌출된 제 1 갭 전극부(16a)와 제 3 갭 전극부(18a)가 소정의 갭을 두고 상호 중첩되고, 제 1 전극 패턴(16) 및 제 2 전극 패턴(18)의 몸통부(16c, 18c)에서 돌출된 제 2 갭 전극부(16b)와 제 4 갭 전극부(18b)가 소정의 갭을 두고 상호 중첩된다. 이와 같이 상하로 서로 중첩된 갭 전극부(16a, 18a; 16b, 18b) 사이의 갭(도 3에서 "G1", "G2")에서 갭 방전이 이루어진다.

일반적으로, 상하로 중첩되어 있는 갭 전극부 사이에 겹치는 면적이 클수록 겹치는 면적에서의 캐패시턴스는 증가한다. 이러한 겹치는 면적에서의 캐패시턴스는 원하지 않는 성분이므로 가급적 겹치는 면적을 작게 하는 것이 바람직하다. 다시 말해서, 제 1실시예의 복합소자를 고속 신호라인에 채용한다고 가정하였을 경우, 상하의 갭 전극부간의 중첩되는 면적에서의 캐패시턴스가 증가하게 되면 신호의 지연 및 왜곡 등이 발생할 가능성이 있기 때문에 가급적 겹치는 면적을 작게 하는 것이 좋다. 도 1 내지 도 3에서, 상하로 중첩되어 있는 갭 전극부는 어느 정도 중첩되는 면적이 있으므로 적어도 유전체 시트(11, 13)는 저유전율(예컨대, 10 또는 그 이하의 유전율)의 유전체 재료로 제작하는 것이 바람직하다.

제 1실시예의 경우, 상하로 중첩된 갭 전극부(16a, 18a; 16b, 18b)간의 갭이 그 사이에 개재된 유전체 시트의 두께에 의해 조절가능하므로, 갭 전극부(16a, 18a; 16b, 18b)간의 갭을 보다 쉽고 정확하게 조절할 수 있게 된다. 이로 인해 다양한 형태의 트리거 전압을 구현할 수 있게 된다. 예를 들어, 갭 전극부간의 갭(스파크 갭이라고 할 수 있음)을 보다 작게 구현함으로써 스파크 갭(서프레서 포함)의 트리거 전압을 대략 100V 이하로 다운시킬 수 있고, 이는 캐패시터와 스파크 갭이 함께 동작할 수 있도록 해 준다. 기존의 스파크 갭의 트리거 전압은 캐패시터의 트리거 전압에 비해 매우 높았으나, 본 발명은 스파크 갭(서프레서 포함)의 트리거 전압을 대략 100V 이하로 다운시킬 수 있어서 캐패시터와 스파크 갭이 동작할 수 있도록 해 준다.

또한, 유전체 시트(13)의 위에 유전체 시트(11)가 적층됨에 따라, 제 1 전극 패턴(16)과 제 2 전극 패턴(18)의 몸통부(16c, 18c)는 상호 중첩된다. 제 1 전극 패턴(16) 및 제 2 전극 패턴(18)의 상호 중첩되는 몸통부 영역(도 3에서 "C")에서 소정의 캐패시턴스를 형성한다. 여기서, 몸통부(16c, 18c)라 함은 제 1 전극 패턴(16)의 경우 제 1 및 제 2 갭 전극부(16a, 16b)를 제외한 부분을 의미하고, 제 2 전극 패턴(18)의 경우 제 3 및 제 4 갭 전극부(18a, 18b)를 제외한 부분을 의미한다. 이는 다른 실시예에서도 통용된다.

그리고, 중첩된 제 1 갭 전극부(16a)와 제 3 갭 전극부(18a) 사이, 제 2 갭 전극부(16b)와 제 4 갭 전극부(18b) 사이에는 방전매체가 덮인다. 도 1 내지 도 3에 방전매체를 도시하지 않았지만, 이를 도시하지 않아도 당업자라면 충분히 알 수 있다. 방전매체는 Al, Ag, Pt, Ru, Cu, W 등의 금속물질 및 절연체(예컨대, Al₂O₃, SiO₂)를 주원료로 하고 에폭시, 실리콘, 유리 등을 결합제로 하여 혼합시킨다. 방전매체는 공기 또는 폴리머이어도 된다. 물론, 갭 전극부(16a, 18a; 16b, 18b) 사이에서 방전이 쉽게 되도록 함과 더불어 서지 흡수를 위해 기여할 수 있는 금속물질이라면 앞서 언급한 금속물질 이외의 금속물질을 방전매체의 금속물질로 하여도 된다. 방전매체의 부성저항 특성으로 인해 바리스터 또는 다이오드에서 나타낼 수 없는 소자 전압보다 낮은 ESD 클램핑 전압의 구현이 가능하다. 이로 인해 매우 우수한 정전기, 서지 등의 과전압 성분 차단 특성 구현이 가능하다.

제 1실시예에서는 소체(10)의 길이 방향의 양 외측면으로 갭 전극부가 노출되도록 하였는데, 이는 어느 한 외측면으로만 갭 전극부를 노출시키는 것에 비해 효율적이기 때문이다. 즉, 한 쪽의 갭 전극부가 제기능을 상실하더라도 다른 한 쪽의 갭 전극부가 계속 제기능을 유지할 수 있게 되므로 매우 유용한 구성이 된다. 다시 말해서, 소체(10)의 길이 방향의 어느 한 외측면으로만 갭 전극부를 노출되게 할 수도 있으나, 해당 소체(10)의 길이 방향의 양 외측면으로 갭 전극부를 노출시키는 것이 한 쪽으로만 노출시키는 것에 비해 제품의 성능을 보다 더 유지할 수 있다는 이점이 있다.

외부 단자(12, 14)는 통상적인 터미네이션 장비에 의해 해당 유전체 소 체(10)의 폭방향의 양 외측면부에 형성된다. 외부 단자(12)는 제 1 전극 패턴(16)의 일측 단면에 연결되고, 외부 단자(14)는 제 2 전극 패턴(18)의 일측 단면에 연결된다. 여기서, 외부 단자(12)가 입력 라인에 연결되고, 외부 단자(14)가 출력 라인에 연결되는 것으로 볼 수 있다. 물론, 그 입력 및 출력은 바뀌어도 무방하다.

이러한 구성을 갖는 본 발명의 제 1실시예에 따른 복합소자는 도 4와 같은 등가회로도로 표현된다. 제 1실시예의 제 1 전극 패턴(16) 및 제 2 전극 패턴(18)의 상호 중첩되는 몸통부(16c, 18c)의 영역(도 3에서 "C")을 캐패시터라고 하고, 상하로 서로 중첩된 갭 전극부(16a, 18a; 16b, 18b) 사이의 갭(도 3에서 "G1", "G2")을 스파크 갭이라고 할 수 있다. 도 4에서와 같이 캐패시터와 스파크 갭은 병렬로 연결된다. 제 1실시예에서 캐패시터를 형성하는 제 1 전극 패턴(16) 및 제 2 전극 패턴(18)이 형성된 유전체 시트는 대략 10 ~ 100정도의 유전율을 가지는 재료를 사용함이 바람직하다. 그리고, 제 1실시예의 캐패시터는 대략 수㎊ ~ 0.01㎌ 정도의 용량을 가지고, 용량 변화율은 대략 0±30ppm/℃이다. 다시 말해서, 제 1실시예의 캐패시터를 형성하기 위해 제 1 전극 패턴(16) 및 제 2 전극 패턴(18)은 고주파 특성이 좋고 온도에 따라 안정된 값을 가지고 절연 저항도 크고 노화현상(aging)도 없는 등의 특성을 가짐이 바람직하다. 이러한 캐패시터에 대한 설명(재료, 용량, 용량 변화율 등)은 후술할 다른 실시예에도 그대로 적용된다.

도 4에서, 캐패시터는 고주파 성분을 제거하는 것으로서, ESD 피크 성분을 감쇄시킨다. 스파크 갭은 ESD 클램핑 성분을 감쇄시킨다. 높은 레벨의 ESD는 스파 크 갭에 의해 감쇄시키고, 낮은 레벨에서는 캐패시터에 의해 피크 전압을 감소시켜 준다.

(제 2실시예)

도 5는 본 발명의 제 2 실시예에 따른 복합소자의 구조를 나타낸 도면이다. 도 6은 도 5에 도시된 전극 패턴의 적층 구조를 설명하기 위한 도면이다. 도 7은 도 5의 A-A선의 단면도이다.

제 2실시예의 복합소자는 적층된 다수의 유전체 시트를 포함한 유전체 소체(20), 및 유전체 소체(20)의 양측 외측면에 형성된 외부 단자(22, 24)를 포함한다.

유전체 소체(20)는 MLCC와 같이 내산성 및 절연성을 지니고 있는 유전체 시트를 사용함이 바람직하다. 이는 고온고습 부하시험과 같은 환경 시험에서 제품이 쉽게 열화되는 불량을 제거하여 우수한 안정성을 제공해 주기 때문이다. 물론, MLCC와 같은 재료를 사용하기 어려운 여건이라면 소체에 내산성을 부여하기 위해 글래스(glass) 코팅 등을 실시하여도 된다.

다수의 유전체 시트중 일부의 유전체 시트(21, 23)에는 전극 패턴이 형성된다. 도 6에서는 전극 패턴이 형성된 유전체 시트(21, 23)만을 도시하였으나, 실제적으로 제 2실시예의 복합소자는 유전체 시트(21, 23)의 상부 및 하부에 더미시트를 추가로 포함하는 것으로 보면 된다.

유전체 시트(21)의 제 1 전극 패턴(26)은 기역자 형상으로 형성되되 일측 끝 단부인 갭 전극부(26a)가 해당 유전체 시트(21)의 길이 방향의 일측면으로 노출된다. 유전체 시트(21)의 제 2 전극 패턴(30)은 일자 형상으로 해당 유전체 시트(21)의 폭 방향의 일측면에서 타측면쪽으로(즉, 좌측면에서 우측으로) 소정의 폭으로 형성되되, 폭 방향의 일측면으로는 노출되지만 폭 방향의 타측면으로는 노출되지 않는다. 제 1 전극 패턴(26)과 제 2 전극 패턴(30)은 상호 이격된다. 도면으로 도시하지 않았지만, 유전체 시트(21)에 갭 전극부(26a)와는 반대의 방향으로 노출된 갭 전극부를 추가로 형성시켜도 무방하다. 이는 상술한 제 1실시예에서와 마찬가지의 이유에서이다. 즉, 도 5 및 도 6에서는 유전체 시트(21)의 길이 방향의 어느 한 외측면으로만 갭 전극부를 노출시켰으나, 갭 전극부가 길이 방향의 양 외측면으로 노출되게 제 2 전극 패턴(30)을 사이에 두고 기역자 형상의 제 1 전극 패턴(26)을 양측에 형성시켜도 된다.

유전체 시트(23)의 제 3 전극 패턴(28)은 기역자 형상으로 형성되되 일측 끝단부인 갭 전극부(28a)가 해당 유전체 시트(23)의 길이 방향의 일측면으로 노출된다. 유전체 시트(23)의 제 4 전극 패턴(32)은 일자 형상으로 해당 유전체 시트(23)의 폭 방향의 일측면에서 타측면쪽으로(즉, 우측면에서 좌측으로) 소정의 폭으로 형성되되, 폭 방향의 일측면으로는 노출되지만 폭 방향의 타측면으로는 노출되지 않는다. 제 3 전극 패턴(28)과 제 4 전극 패턴(32)은 상호 이격된다. 도면으로 도시하지 않았지만, 유전체 시트(23)에 갭 전극부(28a)와는 반대의 방향으로 노출된 갭 전극부를 추가로 형성시켜도 무방하다. 이는 상술한 제 1실시예에서와 마찬가지의 이유에서이다. 즉, 도 5 및 도 6에서는 유전체 시트(23)의 길이 방향의 어느 한 외측면으로만 갭 전극부를 노출시켰으나, 갭 전극부가 길이 방향의 양 외측면으로 노출되게 제 4 전극 패턴(32)을 사이에 두고 기역자 형상의 제 3 전극 패턴(28)을 양측에 형성시켜도 된다.

유전체 시트(23)의 위에 유전체 시트(21)가 적층됨에 따라, 제 1 전극 패턴(26) 및 제 3 전극 패턴(28)은 상호 중첩되는 영역을 가지게 된다. 즉, 제 1 전극 패턴(26)의 갭 전극부(26a)와 제 3 전극 패턴(28)의 갭 전극부(28a)가 소정의 갭을 두고 상호 중첩된다. 이와 같이 상하로 서로 중첩된 갭 전극부(26a, 28a) 사이의 갭(도 7에서 "G1")에서 갭 방전이 이루어진다.

일반적으로, 상하로 중첩되어 있는 갭 전극부 사이에 겹치는 면적이 클수록 겹치는 면적에서의 캐패시턴스는 증가한다. 이러한 겹치는 면적에서의 캐패시턴스는 원하지 않는 성분이므로 가급적 겹치는 면적을 작게 하는 것이 바람직하다. 다시 말해서, 제 2실시예의 복합소자를 고속 신호라인에 채용한다고 가정하였을 경우, 상하의 갭 전극부간의 중첩되는 면적에서의 캐패시턴스가 증가하게 되면 신호의 지연 및 왜곡 등이 발생할 가능성이 있기 때문에 가급적 겹치는 면적을 작게 하는 것이 좋다. 도 5 내지 도 7에서, 상하로 중첩되어 있는 갭 전극부(26a, 28a)는 어느 정도 중첩되는 면적이 있으므로 적어도 유전체 시트(21, 23)는 저유전율(예컨대, 10 또는 그 이하의 유전율)의 유전체 재료로 제작하는 것이 바람직하다.

제 2실시예의 경우, 상하로 중첩된 갭 전극부(26a, 28a; 26b, 28b)간의 갭이 그 사이에 개재된 유전체 시트의 두께에 의해 조절가능하므로, 갭 전극부(26a, 28a; 26b, 28b)간의 갭을 보다 쉽고 정확하게 조절할 수 있게 된다. 이로 인해 다 양한 형태의 트리거 전압을 구현할 수 있게 된다. 예를 들어, 갭 전극부간의 갭(스파크 갭이라고 할 수 있음)을 보다 작게 구현함으로써 스파크 갭(서프레서 포함)의 트리거 전압을 대략 100V 이하로 다운시킬 수 있고, 이는 캐패시터와 스파크 갭이 함께 동작할 수 있도록 해 준다. 기존의 스파크 갭의 트리거 전압은 캐패시터의 트리거 전압에 비해 매우 높았으나, 본 발명은 스파크 갭(서프레서 포함)의 트리거 전압을 대략 100V 이하로 다운시킬 수 있어서 캐패시터와 스파크 갭이 동작할 수 있도록 해 준다.

또한, 유전체 시트(23)의 위에 유전체 시트(21)가 적층됨에 따라, 제 2 전극 패턴(30)과 제 4 전극 패턴(32)은 상호 중첩되는 영역이 존재한다. 상호 중첩되는 부위라 함은 외부 단자(22, 24)와 접속되는 부위를 제외한 나머지 부위(몸통부라고 함)를 말한다. 제 2 전극 패턴(30) 및 제 4 전극 패턴(32)의 상호 중첩되는 몸통부의 영역(도 7에서 "C")에서 소정의 캐패시턴스를 형성한다.

그리고, 중첩된 갭 전극부(26a)와 갭 전극부(28a) 사이에는 방전매체가 덮인다. 도 5 내지 도 7에 방전매체를 도시하지 않았지만, 이를 도시하지 않아도 당업자라면 충분히 알 수 있다. 방전매체에 대한 보다 세부적인 설명은 상술한 제 1실시예에서와 동일한다.

외부 단자(22, 24)는 통상적인 터미네이션 장비에 의해 해당 유전체 소체(20)의 폭 방향의 양 외측면부에 형성된다. 외부 단자(22)는 제 1 및 제 2 전극 패턴(26, 30)의 일측 단면에 연결되고, 외부 단자(24)는 제 3 및 제 4 전극 패턴(28, 32)의 일측 단면에 연결된다. 여기서, 외부 단자(22)가 입력 라인에 연결되 고, 외부 단자(24)가 출력 라인에 연결되는 것으로 볼 수 있다. 물론, 그 입력 및 출력은 바뀌어도 무방하다.

이러한 구성을 갖는 본 발명의 제 2실시예에 따른 복합소자는 상술한 도 4와 같은 등가회로도로 표현된다. 제 2실시예의 제 2 전극 패턴(30) 및 제 4 전극 패턴(32)의 상호 중첩되는 몸통부의 영역(도 7의 "C")을 캐패시터라고 하고, 상하로 서로 중첩된 갭 전극부(26a, 28a) 사이의 갭(도 7의 "G1")을 스파크 갭이라고 할 수 있다. 도 4에서와 같이 캐패시터와 스파크 갭은 병렬로 연결된다.

병렬로 연결된 캐패시터와 스파크 갭에 의한 동작 및 효과는 상술한 제 1실시예에서와 동일한다. 그리고, 제 2실시예는 상술한 제 1실시예에서의 효과를 그대로 창출할 수 있게 된다.

(제 3실시예)

도 8은 본 발명의 제 3 실시예에 따른 복합소자의 구조를 나타낸 도면이다. 도 9는 도 8에 도시된 전극 패턴의 적층 구조를 설명하기 위한 도면이다. 도 10은 도 8의 A-A선의 단면도이다.

제 3실시예는 상술한 제 1실시예의 변형예라고 할 수 있다. 제 3실시예에서는 상술한 제 1실시예의 캐패시터의 용량을 늘린 것이다.

제 3실시예의 복합소자는 적층된 다수의 유전체 시트를 포함한 유전체 소 체(40), 및 유전체 소체(40)의 양측 외측면에 형성된 외부 단자(42, 44)를 포함한다.

유전체 소체(40)는 MLCC와 같이 내산성 및 절연성을 지니고 있는 유전체 시트를 사용함이 바람직하다. 이는 고온고습 부하시험과 같은 환경 시험에서 제품이 쉽게 열화되는 불량을 제거하여 우수한 안정성을 제공해 주기 때문이다. 물론, MLCC와 같은 재료를 사용하기 어려운 여건이라면 소체에 내산성을 부여하기 위해 글래스(glass) 코팅 등을 실시하여도 된다.

다수의 유전체 시트중 일부의 유전체 시트(41, 43, 45, 47, 49, 51)에는 전극 패턴이 형성된다. 도 9에서는 전극 패턴이 형성된 유전체 시트(41, 43, 45, 47, 49, 51)만을 도시하였으나, 실제적으로 제 3실시예의 복합소자는 유전체 시트(41, 43, 45, 47, 49, 51)의 상부 및 하부에 더미시트를 추가로 포함하는 것으로 보면 된다.

유전체 시트(41)의 제 1 전극 패턴(46)은 해당 유전체 시트(41)의 폭 방향의 일측면에서 타측면쪽으로(즉, 좌측면에서 우측으로) 일자 형상으로 소정의 폭으로 형성되되, 폭 방향의 일측면으로는 노출되지만 폭 방향의 타측면으로는 노출되지 않는다.

유전체 시트(43)의 제 2 전극 패턴(48)은 해당 유전체 시트(43)의 폭 방향의 일측면에서 타측면쪽으로(즉, 우측면에서 좌측으로) 일자 형상으로 소정의 폭으로 형성되되, 폭 방향의 일측면으로는 노출되지만 폭 방향의 타측면으로는 노출되지 않는다.

유전체 시트(45)의 제 3 전극 패턴(50)은 해당 유전체 시트(45)의 폭 방향의 일측면에서 타측면쪽으로(즉, 좌측면에서 우측으로) 일자 형상으로 소정의 폭으로 형성되되, 폭 방향의 일측면으로는 노출되지만 폭 방향의 타측면으로는 노출되지 않는다. 제 3 전극 패턴(50)은 해당 유전체 시트(45)의 길이 방향의 일측면으로 노출되는 제 1 갭 전극부(50a) 및 해당 유전체 시트(45)의 길이 방향의 타측면으로 노출되는 제 2 갭 전극부(50b)를 갖는다.

유전체 시트(47)의 제 4 전극 패턴(52)은 해당 유전체 시트(47)의 폭 방향의 일측면에서 타측면쪽으로(즉, 우측면에서 좌측으로) 일자 형상으로 소정의 폭으로 형성되되, 폭 방향의 일측면으로는 노출되지만 폭 방향의 타측면으로는 노출되지 않는다. 제 4 전극 패턴(52)은 해당 유전체 시트(47)의 길이 방향의 일측면으로 노출되는 제 3 갭 전극부(52a) 및 해당 유전체 시트(47)의 길이 방향의 타측면으로 노출되는 제 4 갭 전극부(52b)를 갖는다.

유전체 시트(49)에는 제 1 전극 패턴(46)과 동일한 형상의 제 5 전극 패턴(54)이 형성되고, 유전체 시트(51)에는 제 2 전극 패턴(48)과 동일한 형상의 제 6 전극 패턴(56)이 형성된다. 캐패시터의 용량을 더 늘리기 위해서는 유전체 시트(41, 43)를 필요한 개수만큼 더 갖추면 된다.

유전체 시트(51)의 위에 유전체 시트(49)를 적층하고 그 위에 유전체 시트(47)를 적층한 후에 유전체 시트(45)를 적층하고, 그 위에 유전체 시트(43)를 적층한 후에 그 위에 유전체 시트(41)를 적층하게 되면, 전극 패턴간에는 상호 중첩되는 영역이 발생하게 된다. 즉, 제 3 전극 패턴(50) 및 제 4 전극 패턴(52)의 몸 통부(50c, 52c)에서 돌출된 제 1 갭 전극부(50a)와 제 3 갭 전극부(52a)가 소정의 갭을 두고 상호 중첩되고, 제 3 전극 패턴(50) 및 제 4 전극 패턴(52)의 몸통부(50c, 52c)에서 돌출된 제 2 갭 전극부(50b)와 제 4 갭 전극부(52b)가 소정의 갭을 두고 상호 중첩된다. 이와 같이 상하로 서로 중첩된 갭 전극부(50a, 50a; 52b, 52b) 사이의 갭(도 10에서 "G1", "G2")에서 갭 방전이 이루어진다.

일반적으로, 상하로 중첩되어 있는 갭 전극부 사이에 겹치는 면적이 클수록 겹치는 면적에서의 캐패시턴스는 증가한다. 이러한 겹치는 면적에서의 캐패시턴스는 원하지 않는 성분이므로 가급적 겹치는 면적을 작게 하는 것이 바람직하다. 다시 말해서, 제 3실시예의 복합소자를 고속 신호라인에 채용한다고 가정하였을 경우, 상하의 갭 전극부간의 중첩되는 면적에서의 캐패시턴스가 증가하게 되면 신호의 지연 및 왜곡 등이 발생할 가능성이 있기 때문에 가급적 겹치는 면적을 작게 하는 것이 좋다. 도 8 내지 도 10에서, 상하로 중첩되어 있는 갭 전극부는 어느 정도 중첩되는 면적이 있으므로 적어도 유전체 시트(45, 47)는 저유전율(예컨대, 10 또는 그 이하의 유전율)의 유전체 재료로 제작하는 것이 바람직하다.

제 3실시예의 경우, 상하로 중첩된 갭 전극부(50a, 52a; 50b, 52b)간의 갭이 그 사이에 개재된 유전체 시트의 두께에 의해 조절가능하므로, 갭 전극부(50a, 52a; 50b, 52b)간의 갭을 보다 쉽고 정확하게 조절할 수 있게 된다. 이로 인해 다양한 형태의 트리거 전압을 구현할 수 있게 된다. 예를 들어, 갭 전극부간의 갭(스파크 갭이라고 할 수 있음)을 보다 작게 구현함으로써 스파크 갭(서프레서 포함)의 트리거 전압을 대략 100V 이하로 다운시킬 수 있고, 이는 캐패시터와 스파크 갭이 함께 동작할 수 있도록 해 준다. 기존의 스파크 갭의 트리거 전압은 캐패시터의 트리거 전압에 비해 매우 높았으나, 본 발명은 스파크 갭(서프레서 포함)의 트리거 전압을 대략 100V 이하로 다운시킬 수 있어서 캐패시터와 스파크 갭이 동작할 수 있도록 해 준다.

또한, 유전체 시트(51)의 위에 유전체 시트(49)를 적층하고 그 위에 유전체 시트(47)를 적층한 후에 유전체 시트(45)를 적층하고, 그 위에 유전체 시트(43)를 적층한 후에 그 위에 유전체 시트(41)를 적층하게 되면, 제 1 전극 패턴(46)과 제 2 전극 패턴(48)은 상호 중첩되는 영역이 존재하고, 제 5 전극 패턴(54)과 제 6 전극 패턴(56)은 상호 중첩되는 영역이 존재한다. 상호 중첩되는 부위라 함은 외부 단자(42, 44)와 접속되는 부위를 제외한 나머지 부위(몸통부라고 함)를 말한다. 제 1 전극 패턴(46) 및 제 2 전극 패턴(48)의 상호 중첩되는 몸통부의 영역(도 9에서 "C1") 및 제 5 전극 패턴(54) 및 제 6 전극 패턴(56)의 상호 중첩되는 몸통부의 영역(도 9에서 "C2")에서 소정의 캐패시턴스를 형성한다. 물론, 제 3 전극 패턴(50)의 몸통부(50c)와 제 4 전극 패턴(52)의 몸통부(52c)도 상호 중첩되므로, 그 몸통부(50c, 52c)간에도 소정의 캐패시턴스가 형성되는 것으로 볼 수 있다.

그리고, 중첩된 제 1 갭 전극부(50a)와 제 3 갭 전극부(52a) 사이, 제 2 갭 전극부(50b)와 제 4 갭 전극부(52b) 사이에는 방전매체가 덮인다. 도 8 내지 도 10에 방전매체를 도시하지 않았지만, 이를 도시하지 않아도 당업자라면 충분히 알 수 있다. 방전매체에 대한 보다 상세한 설명은 상술한 제 1실시예에서와 동일한다.

외부 단자(42, 44)는 통상적인 터미네이션 장비에 의해 해당 유전체 소 체(40)의 폭 방향의 양 외측면부에 형성된다. 외부 단자(42)는 제 1 전극 패턴(46)과 제 3 전극 패턴(50) 및 제 5 전극 패턴(54)의 일측 단면에 연결되고, 외부 단자(44)는 제 2 전극 패턴(48)과 제 4 전극 패턴(52) 및 제 6 전극 패턴(56)의 일측 단면에 연결된다. 여기서, 외부 단자(42)가 입력 라인에 연결되고, 외부 단자(44)가 출력 라인에 연결되는 것으로 볼 수 있다. 물론, 그 입력 및 출력은 바뀌어도 무방하다.

이러한 구성을 갖는 본 발명의 제 3실시예에 따른 복합소자는 상술한 도 4와 같은 등가회로도로 표현된다. 제 3실시예의 제 1 전극 패턴(46) 및 제 2 전극 패턴(48)의 상호 중첩되는 몸통부 영역(도 9에서 "C1") 및 제 5 전극 패턴(54) 및 제 6 전극 패턴(56)의 상호 중첩되는 몸통부 영역(도 9에서 "C2")를 캐패시터라고 하고, 상하로 서로 중첩된 갭 전극부(50a, 52a; 50b, 50b) 사이의 갭(도 9에서 "G1", "G2")을 스파크 갭이라고 할 수 있다. 도 4에서와 같이 캐패시터와 스파크 갭은 병렬로 연결된다.

병렬로 연결된 캐패시터와 스파크 갭에 의한 동작 및 효과는 상술한 제 1실시예에서와 동일한다. 그리고, 제 3실시예는 상술한 제 1실시예에서의 효과를 그대로 창출할 수 있게 된다.

(제 4실시예)

도 11은 본 발명의 제 4 실시예에 따른 복합소자의 구조를 나타낸 도면이다. 도 12는 도 11에 도시된 전극 패턴의 적층 구조를 설명하기 위한 도면이다. 도 13은 도 11의 A-A선의 단면도이다.

제 4실시예는 상술한 제 1 내지 제 3실시예와 비교하여 볼 때, 시간지연 효과가 있는 인덕터를 입력단과 출력단 사이에 추가로 배치될 수 있도록 한 것을 특징으로 한다. 제 4실시예에서는 인덕터를 추가시킴으로써 캐패시터와 스파크 갭이 순차적으로 동작할 수 있도록 한다.

제 4실시예의 복합소자는 적층된 다수의 유전체 시트를 포함한 유전체 소체(60), 및 유전체 소체(60)의 양측 외측면에 형성된 외부 단자(81, 82, 83, 84, 85, 86)를 포함한다.

유전체 소체(60)는 MLCC와 같이 내산성 및 절연성을 지니고 있는 유전체 시트를 사용함이 바람직하다. 이는 고온고습 부하시험과 같은 환경 시험에서 제품이 쉽게 열화되는 불량을 제거하여 우수한 안정성을 제공해 주기 때문이다. 물론, MLCC와 같은 재료를 사용하기 어려운 여건이라면 소체에 내산성을 부여하기 위해 글래스(glass) 코팅 등을 실시하여도 된다.

다수의 유전체 시트중 일부의 유전체 시트(61, 65, 67, 69)에는 전극 패턴이 형성된다. 도 12에서는 전극 패턴이 형성된 유전체 시트(61, 65, 67, 69)만을 도시하였으나, 실제적으로 제 4실시예의 복합소자는 유전체 시트(61, 65, 67, 69)의 상부 및 하부에 더미시트를 추가로 포함하는 것으로 보면 된다.

유전체 시트(61)의 제 1 전극 패턴(71)은 인덕터용 전극 패턴의 일부이다. 제 1 전극 패턴(71)의 일단이 해당 유전체 시트(61)의 길이 방향의 일 외측면으로 노출되고 타단은 노출되지 않는다. 제 1 전극 패턴(71)의 타단에는 구멍(71a)이 형성된다. 구멍(71a)에는 Ag 페이스트 등과 같은 도전성 재료가 충진된다.

유전체 시트(63)에는 구멍(63a)이 형성되고, 구멍(63a)에는 Ag 페이스트 등과 같은 도전성 재료가 충진된다. 구멍(63a)에 의해 제 1 전극 패턴(71)과 후술할 제 2 전극 패턴(72)이 연결된다.

유전체 시트(65)의 제 2 전극 패턴(72)은 인덕터용 전극 패턴의 일부이다. 제 2 전극 패턴(72)의 일단이 해당 유전체 시트(65)의 길이 방향의 일 외측면으로 노출되고 타단은 노출되지 않는다. 구멍(63a)에 의해 상호 연결된 제 1 전극 패턴(71) 및 제 2 전극 패턴(72)이 인덕터용 전극 패턴(74)으로 된다.

제 4실시예에서는 인덕터용 전극 패턴(74)을 형성시키기 위해 3개의 유전체 시트를 사용하였으나, 그 유전체 시트의 수는 원하는 인덕턴스에 따라 달라질 수 있다.

유전체 시트(67)는 상호 이격된 제 3 전극 패턴(76) 및 제 4 전극 패턴(78)을 포함한다. 제 3 전극 패턴(76)은 영어 알파벳 대문자 와이(Y)자 형상으로 인쇄된다. 제 3 전극 패턴(76)은 해당 유전체 시트(67)의 폭방향의 어느 한 외측면으로 노출된 갭 전극부(76a), 갭 전극부(76a)와 일체로 형성되고 해당 유전체 시트(67)의 길이 방향의 어느 한 외측면으로 노출된 내부 전극부(76b), 및 갭 전극부(76a)와 내부 전극부(76b)와 일체로 형성되고 해당 유전체 시트(67)의 길이 방향의 다른 한 외측면으로 노출된 내부 전극부(76c)를 포함한다. 제 4 전극 패턴(78)은 몸통 부(78c), 및 몸통부(78c)에서 해당 유전체 시트(67)의 길이 방향의 양 외측면으로 노출된 내부 전극부(78a, 78b)를 갖춘다.

유전체 시트(69)의 제 5 전극 패턴(80)은 접지 전극 패턴이다. 제 5 전극 패턴(80)은 몸통부(80d), 몸통부(80d)에서 해당 유전체 시트(69)의 폭 방향의 어느 한 외측면으로 노출된 접지 갭 전극부(80a), 및 몸통부(80d)에서 해당 유전체 시트(69)의 길이 방향의 양 외측면으로 노출된 내부 전극부(80b, 80c)를 포함한다.

유전체 시트(69)의 위에 유전체 시트(67)를 적층하고 그 위에 유전체 시트(65)를 적층한 후에 유전체 시트(63)를 적층하고 그 위에 유전체 시트(61)를 적층하게 되면, 구멍(63a)에 의해 제 1 전극 패턴(71) 및 제 2 전극 패턴(72)이 연결되어 인덕터용 전극 패턴(74)으로 된다. 그리고, 제 3 전극 패턴(76)과 제 5 전극 패턴(80) 사이, 및 제 4 전극 패턴(78)과 제 5 전극 패턴(80) 사이에는 상호 중첩되는 영역이 발생하게 된다. 즉, 제 3 전극 패턴(76)의 갭 전극부(76a)와 제 5 전극 패턴(80)의 접지 갭 전극부(80a)가 상호 중첩되고, 제 4 전극 패턴(78)의 몸통부(78c)와 제 5 전극 패턴(80)의 몸통부(80d)가 상호 중첩된다. 상호 중첩된 갭 전극부(76a)와 접지 갭 전극부(80a) 사이에서 갭 방전이 이루어지고, 상호 중첩된 제 4 전극 패턴(78)의 몸통부(78c)와 제 5 전극 패턴(80)의 몸통부(80d) 사이에서 소정의 캐패시턴스를 형성한다.

제 4실시예의 복합소자를 고속 신호라인에 채용한다고 가정하였을 경우, 갭 전극부(76a)와 접지 갭 전극부(80a)간의 중첩되는 면적에서의 캐패시턴스가 증가하게 되면 신호의 지연 및 왜곡 등이 발생할 가능성이 있기 때문에 가급적 겹치는 면 적을 작게 하는 것이 좋다. 상하로 중첩되어 있는 갭 전극부(76a)와 접지 갭 전극부(80a)는 어느 정도 중첩되는 면적이 있으므로 적어도 유전체 시트(67, 69)는 저유전율(예컨대, 10 또는 그 이하의 유전율)의 유전체 재료로 제작하는 것이 바람직하다.

제 4실시예의 경우, 상하로 중첩된 갭 전극부(76a)와 접지 갭 전극부(80a)간의 갭이 그 사이에 개재된 유전체 시트의 두께에 의해 조절가능하므로, 갭 전극부(76a)와 접지 갭 전극부(80a)간의 갭을 보다 쉽고 정확하게 조절할 수 있게 된다. 이로 인해 다양한 형태의 트리거 전압을 구현할 수 있게 된다. 예를 들어, 갭 전극부(76a)와 접지 갭 전극부(80a)간의 갭(스파크 갭이라고 할 수 있음)을 보다 작게 구현함으로써 스파크 갭(서프레서 포함)의 트리거 전압을 대략 100V 이하로 다운시킬 수 있고, 이는 캐패시터와 스파크 갭이 함께 동작할 수 있도록 해 준다. 기존의 스파크 갭의 트리거 전압은 캐패시터의 트리거 전압에 비해 매우 높았으나, 본 발명은 스파크 갭(서프레서 포함)의 트리거 전압을 대략 100V 이하로 다운시킬 수 있어서 캐패시터와 스파크 갭이 동작할 수 있도록 해 준다.

그리고, 중첩된 갭 전극부(76a)와 접지 갭 전극부(80a) 사이에는 방전매체가 덮인다. 도 11 내지 도 13에 방전매체를 도시하지 않았지만, 이를 도시하지 않아도 당업자라면 충분히 알 수 있다. 방전매체에 대한 보다 세부적인 설명은 상술한 제 1실시예에서와 동일한다.

외부 단자(81 ~ 86)는 통상적인 터미네이션 장비에 의해 해당 유전체 소체(60)의 길이방향의 양 외측면부에 형성된다. 외부 단자(81)는 제 3 전극 패 턴(76)의 내부 전극부(76b)에 연결되고, 외부 단자(82)는 제 5 전극 패턴(80)의 내부 전극부(80b)에 연결되고, 외부 단자(83)는 제 4 전극 패턴(78)의 내부 전극부(78a)에 연결된다. 외부 단자(84)는 제 1 전극 패턴(71)의 노출된 일단 및 제 3 전극 패턴(76)의 내부 전극부(76c)에 연결되고, 외부 단자(85)는 제 5 전극 패턴(80)의 내부 전극부(80c)에 연결되고, 외부 단자(86)는 제 2 전극 패턴(72)의 노출된 일단 및 제 4 전극 패턴(78)의 내부 전극부(78b)에 연결된다. 여기서, 외부 단자(81, 84)가 출력 라인에 연결되고, 외부 단자(83, 86)가 입력 라인에 연결되며, 외부 단자(82, 85)가 접지 라인에 연결되는 것으로 볼 수 있다. 물론, 그 입력 및 출력은 바뀌어도 무방하다.

이러한 구성을 갖는 본 발명의 제 4실시예에 따른 복합소자는 도 14와 같은 등가회로도로 표현된다. 제 4실시예의 제 1 전극 패턴(71) 및 제 2 전극 패턴(72)은 도 14의 인덕터가 되고, 제 4 전극 패턴(78) 및 제 5 전극 패턴(80)의 상호 중첩되는 몸통부(78c, 80d)간의 영역은 도 14의 캐패시터가 되고, 상하로 서로 중첩된 갭 전극부(76a) 및 접지 갭 전극부(80a) 사이의 갭은 도 14의 스파크 갭이 된다. 도 14에서, 캐패시터와 스파크 갭은 병렬로 연결된다.

도 14에서, 인덕터는 캐패시터와 스파크 갭이 순차적으로 동작할 수 있도록 하기 위한 시간 지연의 기능을 수행한다. 캐패시터는 고주파 성분을 제거하는 것으로서, ESD 피크 성분을 감쇄시킨다. 스파크 갭은 ESD 클램핑 성분을 감쇄시킨다.

따라서, 도 14의 등가회로도에 의하면, 예를 들어 입력측으로 ESD가 입력되 면 캐패시터에서 피크 전압을 감쇄시키고 이어서 스파크 갭이 클램핑 전압을 감쇄시킨다.

제 4실시예의 인덕터와 캐패시터 및 스파크 갭에 의한 동작 및 효과는 상술한 제 1실시예에서와 동일한다. 그리고, 제 4실시예는 상술한 제 1실시예에서의 효과를 그대로 창출할 수 있게 된다.

도 15는 본 발명의 복합소자의 동작특성을 설명하기 위한 파형도이다. 도 15에서, 파형(a)은 기존의 바리스터에 ESD 8KV를 방사하였을 경우 방사된 시점에서의 전압을 오실로스코프(도시 생략)로 측정하였을 때의 파형이다. 파형(b)은 본 발명의 복합소자에 ESD 8KV를 방사하였을 경우 방사된 시점에서의 전압을 오실로스코프(도시 생략)로 측정하였을 때의 파형이다. 파형(c)은 본 발명의 복합소자에 ESD 15KV를 방사하였을 경우 방사된 시점에서의 전압을 오실로스코프(도시 생략)로 측정하였을 때의 파형이다.

통상적으로, 기존의 바리스터의 경우 ESD를 두 배로 올리면 클램핑 전압이 두배로 올라가겠지만, 본 발명의 이에스 보호소자에서는 ESD를 두 배로 높여도(즉, 8KV에서 15KV로 높임) 클램핑 전압이 올라가지 않음을 알 수 있다.

그리고, 본 발명의 복합소자의 경우, ESD 8KV 또는 ESD 15KV를 방사하더라도 방사된 시점에서의 전압을 측정장비(예컨대, 오실로스코프(도시 생략))로 측정하게 되면 대략 240 ~ 350V 정도의 피크 전압(Vp)이 측정되고 30ns ~ 100ns 에서의 클램 핑 전압(Vc)은 대략 50V 정도가 됨을 알 수 있다.

도 15의 파형(a)과 파형(b, c)을 비교하여 보면, 동일한 전압의 ESD를 가했음에도 불구하고 본 발명에서의 복합소자를 사용한 경우가 피크 전압 및 클램핑 전압이 종래와 비교하여 거의 반 이하로 되므로 매우 훌륭한 ESD 감쇄 기능을 수행함을 알 수 있다.

상술한 실시예들에서 설명된 갭 전극부는 소체의 측면으로 노출되는 것으로서, 측면 갭 전극 또는 표면 갭 전극 등으로 불리어 질 수 있다. 본 발명은 갭 전극이 소체의 측면으로 노출되는 것만으로 한정되지 않는다. 갭 전극은 하기의 제 5실시예에서와 같이 소체의 내부에 형성되어도 무방하다.

(제 5 실시예)

도 16은 본 발명의 제 5 실시예에 따른 복합소자의 횡단면도이다.

제 5 실시예의 복합소자는 복수의 유전체 시트가 적층된 소체(100); 소체(100)의 내부에서 상하로 대향되게 형성된 갭 전극용 제 1 및 제 2 전극 패턴(102, 104); 상하로 대향되게 형성된 제 1 및 제 2 전극 패턴(102, 104) 사이의 일정 부분(즉, 방전공간)에 충전된 방전매체(106); 소체(100)에 형성되고 제 1 전극 패턴(102)의 일단에 접속된 제 1 외부 단자(112); 소체(100)에 형성되고 제 2 전극 패턴(104)의 일단에 접속된 제 2 외부 단자(114); 소체(100)의 내부에서 시트상에 형성되되, 일단이 제 1 외부 단자(112)에 접속된 제 3 전극 패턴(108); 및 소 체(100)의 내부에서 시트상에 형성되되, 일단이 제 2 외부 단자(104)에 접속된 제 4 전극 패턴(110)을 포함한다.

소체(100)는 MLCC와 같이 내산성 및 절연성을 지니고 있는 유전체 시트를 사용함이 바람직하다. 이는 고온고습 부하시험과 같은 환경 시험에서 제품이 쉽게 열화되는 불량을 제거하여 우수한 안정성을 제공해 주기 때문이다. 물론, MLCC와 같은 재료를 사용하기 어려운 여건이라면 소체에 내산성을 부여하기 위해 글래스(glass) 코팅 등을 실시하여도 된다.

제 5 실시예에 대해서는 앞서의 실시예 설명에서와 같은 분해사시도를 도시하지 않았다. 동종업계에 종사하는 자라면 도 16의 횡단면도를 보고서도 전극 패턴(102, 104, 108, 110) 등의 형상 등을 충분히 짐작할 수 있다. 예를 들면, 갭 전극용 제 1 전극 패턴(102)의 형상은 제 1실시예의 제 1 전극 패턴(16)에서 갭 전극부(16a, 16b)를 제외한 형상으로 이해하면 되고, 갭 전극용 제 2 전극 패턴(104)의 형상은 제 1실시예의 제 2 전극 패턴(18)에서 갭 전극부(18a, 18b)를 제외한 형상으로 이해하면 된다. 그리고, 방전매체(106)가 상호 대향된 제 1 전극 패턴(102)과 제 2 전극 패턴(104) 사이에 방전공간에 충전된 것으로 이해하면 된다. 그리고, 제 3 전극 패턴(108)의 형상은 제 3실시예의 제 1 전극 패턴(46)의 형상으로 이해하면 되고, 제 4 전극 패턴(110)의 형상은 제 3실시예의 제 2 전극 패턴(48)의 형상으로 이해하면 된다.

제 5실시예는, 상호 대향된 갭 전극용 제 1 및 제 2 전극 패턴(102, 104) 사이의 갭에서 갭 방전이 이루어지고, 제 3 전극 패턴(108)과 제 4 전극 패턴(110)의 상호 중첩된 영역에 의해 캐패시턴스를 형성한다. 이와 같은 제 5실시예는 도 4와 같은 등가회로도로 표현된다.

병렬로 연결된 캐패시터와 갭 전극에 의한 동작 및 효과는 상술한 제 1실시예에서와 동일하다. 물론, 제 5실시예는 방전매체(106)가 소체(100)의 내부에 존재하므로 제조공정에서 앞선 실시예들과는 다소 차이가 있을 수 있고, 방전매체(106)의 재질에서도 약간의 차이가 있을 수 있으나, 상술한 제 1실시예에서의 효과를 그대로 창출할 수 있게 된다.

한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.

도 1은 본 발명의 제 1실시예에 따른 복합소자의 구조를 나타낸 도면이다.

도 2는 도 1에 도시된 전극 패턴의 적층 구조를 설명하기 위한 도면이다.

도 3은 도 1의 A-A선의 단면도이다.

도 4는 도 1의 등가회로도이다.

도 5는 본 발명의 제 2 실시예에 따른 복합소자의 구조를 나타낸 도면이다.

도 6은 도 5에 도시된 전극 패턴의 적층 구조를 설명하기 위한 도면이다.

도 7은 도 5의 A-A선의 단면도이다.

도 8은 본 발명의 제 3 실시예에 따른 복합소자의 구조를 나타낸 도면이다.

도 9는 도 8에 도시된 전극 패턴의 적층 구조를 설명하기 위한 도면이다.

도 10은 도 8의 A-A선의 단면도이다.

도 11은 본 발명의 제 4 실시예에 따른 복합소자의 구조를 나타낸 도면이다.

도 12는 도 11에 도시된 전극 패턴의 적층 구조를 설명하기 위한 도면이다.

도 13은 도 11의 A-A선의 단면도이다.

도 14는 도 11의 등가회로도이다.

도 15는 본 발명의 복합소자의 동작특성을 설명하기 위한 파형도이다.

도 16은 본 발명의 제 5 실시예에 따른 복합소자의 횡단면도이다.

Claims (17)

1. 복수의 시트가 적층된 소체;

   상기 소체에 형성된 제 1 외부 단자;

   상기 소체에 형성된 제 2 외부 단자;

   상기 소체의 내부에서 시트상에 형성되고 상기 제 1 및 제 2 외부 단자중에서 어느 한 외부 단자에 접속되되, 몸통부 및 상기 몸통부에서 돌출되어 상기 소체의 외부로 노출된 갭 전극부를 포함하는 제 1 전극 패턴; 및

   상기 소체의 내부에서 시트상에 형성되고 상기 제 1 및 제 2 외부 단자중에서 다른 한 외부 단자에 접속되되, 몸통부 및 상기 몸통부에서 돌출되어 상기 소체의 외부로 노출된 갭 전극부를 포함하는 제 2 전극 패턴을 구비하고,

   상기 제 1 전극 패턴과 상기 제 2 전극 패턴은 각기 다른 시트에 형성되어 적층되고,

   상기 소체의 내부에서 시트상에 형성되고 상기 제 1 및 제 2 외부 단자중에서 어느 한 외부 단자에 접속된 제 3 전극 패턴; 및 상기 소체의 내부에서 시트상에 형성되고 상기 제 1 및 제 2 외부 단자중에서 다른 한 외부 단자에 접속된 제 4 전극 패턴을 추가로 포함하고, 상기 제 3 전극 패턴과 상기 제 4 전극 패턴은 상호 중첩된 영역에 의해 캐패시턴스를 형성하고,

   상기 제 3 전극 패턴 및 상기 제 4 전극 패턴은 각기 다른 시트에 형성되어 적층되되, 상기 제 1 전극 패턴이 형성된 시트 및 상기 제 2 전극 패턴이 형성된 시트의 상부 또는 하부에 적층되는 것을 특징으로 하는 복합소자.
2. 청구항 1에 있어서,

   상기 제 1 전극 패턴의 갭 전극부와 상기 제 2 전극 패턴의 갭 전극부는 그 사이에 개재된 시트의 두께에 의해 갭을 형성하고, 상기 제 1 전극 패턴의 몸통부와 상기 제 2 전극 패턴의 몸통부는 상호 중첩된 영역에 의해 캐패시턴스를 형성하는 것을 특징으로 하는 복합소자.
3. 청구항 2에 있어서,

   상기 제 1 전극 패턴의 갭 전극부 및 상기 제 2 전극 패턴의 갭 전극부는 각각 적어도 1개 이상인 것을 특징으로 하는 복합소자.
4. 삭제
5. 삭제
6. 청구항 1 내지 청구항 3중의 어느 한 항에 있어서,

   상기 제 3 전극 패턴이 형성된 시트 및 상기 제 4 전극 패턴이 형성된 시트가 하나의 적층군으로 하여 상기 제 1 전극 패턴이 형성된 시트 및 상기 제 2 전극 패턴이 형성된 시트의 상부 또는 하부에 적층되되, 상기 적층군이 두 개 이상인 것을 특징으로 하는 복합소자.
7. 청구항 1 내지 청구항 3중의 어느 한 항에 있어서,

   상기 노출된 갭 전극부 사이의 갭에는 방전매체가 덮인 것을 특징으로 하는 복합소자.
8. 복수의 시트가 적층된 소체;

   상기 소체에 형성된 제 1 외부 단자;

   상기 소체에 형성된 제 2 외부 단자;

   상기 소체의 내부에서 시트상에 형성되고 상기 제 1 및 제 2 외부 단자중에서 어느 한 외부 단자에 접속되되, 상기 소체의 외부로 노출된 제 1 갭 전극부를 포함하는 제 1 전극 패턴;

   상기 소체의 내부에서 시트상에 형성되되, 일단이 상기 제 1 전극 패턴과 동일한 외부 단자에 접속된 제 2 전극 패턴;

   상기 소체의 내부에서 시트상에 형성되고 상기 제 1 및 제 2 외부 단자중에서 다른 한 외부 단자에 접속되되, 상기 소체의 외부로 노출된 제 2 갭 전극부를 포함하는 제 3 전극 패턴;

   상기 소체의 내부에서 시트상에 형성되되, 일단이 상기 제 3 전극 패턴과 동일한 외부 단자에 접속된 제 4 전극 패턴을 구비하고,

   상기 제 1 전극 패턴과 상기 제 3 전극 패턴은 상호 다른 시트에 형성되어 적층되고,

   상기 노출된 제 1 갭 전극부와 상기 노출된 제 2 갭 전극부 사이의 갭에는 방전매체가 덮인 것을 특징으로 하는 복합소자.
9. 청구항 8에 있어서,

   상기 제 1 전극 패턴과 상기 제 2 전극 패턴이 동일한 시트에 형성되고,

   상기 제 3 전극 패턴과 상기 제 4 전극 패턴이 동일한 시트에 형성되고,

   상기 제 1 갭 전극부와 상기 제 2 갭 전극부는 그 사이에 개재된 시트의 두께에 의해 갭을 형성하고, 상기 제 2 전극 패턴과 상기 제 4 전극 패턴은 상호 중첩된 영역에 의해 캐패시턴스를 형성하는 것을 특징으로 하는 복합소자.
10. 삭제
11. 청구항 9에 있어서,

    상기 제 1 갭 전극부와는 반대의 방향으로 노출된 제 3 갭 전극부를 갖는 제 5 전극 패턴, 및 상기 제 2 갭 전극부와는 반대의 방향으로 노출된 제 4 갭 전극부를 갖는 제 6 전극 패턴을 추가로 구비하고,

    상기 제 3 갭 전극부와 상기 제 4 갭 전극부는 그 사이에 개재된 시트의 두께에 의해 갭을 형성하는 것을 특징으로 하는 복합소자.
12. 청구항 11에 있어서,

    상기 노출된 제 1 갭 전극부와 상기 노출된 제 2 갭 전극부 사이의 갭에는 방전매체가 덮이고, 상기 노출된 제 3 갭 전극부와 상기 노출된 제 4 갭 전극부 사이의 갭에는 방전매체가 덮인 것을 특징으로 하는 복합소자.
13. 복수의 시트가 적층된 소체;

    상기 소체에 형성된 제 1 외부 단자;

    상기 소체에 형성된 제 2 외부 단자;

    상기 소체에 형성된 제 3 외부 단자;

    상기 소체의 내부에서 시트상에 형성되되, 일단이 상기 제 1 외부 단자에 접속되고 타단이 상기 제 2 외부 단자에 접속된 인덕터용 전극 패턴;

    상기 소체의 내부에서 시트상에 형성되되, 상기 제 1 및 제 2 외부 단자중에서 어느 한 외부 단자에 접속되고 상기 소체의 외부로 노출된 갭 전극부를 포함하는 제 1 전극 패턴;

    상기 소체의 내부에서 시트상에 형성되되, 상기 제 1 및 제 2 외부 단자중에서 다른 한 외부 단자에 접속된 제 2 전극 패턴; 및

    상기 소체의 내부에서 시트상에 형성되되, 상기 제 3 외부 단자에 접속되고 상기 소체의 외부로 노출된 접지 갭 전극부를 포함하는 접지 전극 패턴을 구비하고,

    상기 제 1 전극 패턴과 상기 접지 전극 패턴은 상호 다른 시트에 형성되어 적층되고,

    상기 노출된 갭 전극부와 상기 노출된 접지 갭 전극부 사이의 갭에는 방전매체가 덮인 것을 특징으로 하는 복합소자.
14. 청구항 13에 있어서,

    상기 제 1 전극 패턴과 상기 제 2 전극 패턴은 동일한 시트에 상호 이격되게 형성된 것을 특징으로 하는 복합소자.
15. 청구항 14에 있어서,

    상기 갭 전극부와 상기 접지 갭 전극부는 그 사이에 개재된 시트의 두께에 의해 갭을 형성하고, 상기 제 2 전극 패턴과 상기 접지 전극 패턴은 상호 중첩된 영역에 의해 캐패시턴스를 형성하는 것을 특징으로 하는 복합소자.
16. 삭제
17. 삭제

Images